计算机组成原理一位全加器实验报告
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
【实验目的】
1、熟悉原理图和HDL语言的编写。
2、验证全加器功能。
【实验原理】
设计一个一位全加器，能完成两个二进制位的加法操作，考虑每种情况下的进位信号，完成8组数据的操作。
【原理图设计】
【实验总结】
通过实验，学会了功能仿真如何做出，并且了解了自己在知识中不足的地方，通过自己动手，解决问题，提高了自己的动手能力。
原理图设计实验总结通过实验学会了功能仿真如何做出并且了解了自己在知识中不足的地方通过自己动手解决问题提高了自己的动手能力
实验二
姓名：钱相州班级：网工1201学号：1205110707
【实验环境】
1. Windows 2000或Windows XP
2. QuartusII、GW48-PK2或DE2-115计算机组成原理教学实验系统一台，排线若干。
1、熟悉原理图和HDL语言的编写。
2、验证全加器功能。
【实验原理】
设计一个一位全加器，能完成两个二进制位的加法操作，考虑每种情况下的进位信号，完成8组数据的操作。
【原理图设计】
【实验总结】
通过实验，学会了功能仿真如何做出，并且了解了自己在知识中不足的地方，通过自己动手，解决问题，提高了自己的动手能力。
原理图设计实验总结通过实验学会了功能仿真如何做出并且了解了自己在知识中不足的地方通过自己动手解决问题提高了自己的动手能力
实验二
姓名：钱相州班级：网工1201学号：1205110707
【实验环境】
1. Windows 2000或Windows XP
2. QuartusII、GW48-PK2或DE2-115计算机组成原理教学实验系统一台，排线若干。