D触发器实验报告
触发器实验报告
触发器实验报告引言：触发器是数字电路中常见的基本组件之一，它能够存储和转换电信号，广泛应用于各种电子设备和系统中。
本实验旨在通过实际操作，深入理解触发器的工作原理和应用。
实验原理：触发器是一种双稳态电路，能够固定保存输入信号的状态。
常见的触发器包括RS触发器、D触发器、JK触发器等。
本实验将以D触发器为例进行演示。
实验步骤：1. 准备实验器材：D触发器芯片、电源、示波器以及适配器等。
2. 连接电路：将D触发器芯片插入适配器，并按照实验电路图连接相关引脚。
3. 提供输入信号：通过开关或信号源向D触发器提供输入信号。
4. 观察输出信号：使用示波器监测D触发器的输出信号，并记录相关数据。
5. 测量实验数据：改变输入信号的频率和幅值，测量触发器的输出变化，并记录数据。
6. 分析实验结果：根据观察到的数据，分析D触发器的工作原理和特性。
实验结果与分析：通过实验观察和实际数据记录，我们可以得出以下结论：1. D触发器具有边沿触发和电平触发两种模式。
在边沿触发模式下，触发器仅在输入信号上升沿（或下降沿）时才进行状态转换；而在电平触发模式下，输入信号处于高电平（或低电平）时触发器状态保持不变。
2. D触发器的输出状态受到输入信号和时钟信号的控制。
输入信号为逻辑高电平时，若时钟信号为上升沿触发，则输出信号将与上一时钟周期的输入信号一致；若时钟信号为下降沿触发，则输出信号将与上一时钟周期的输入信号相反。
3. 改变输入信号的频率和幅值，我们发现触发器的输出信号频率和幅值也发生了相应的变化。
当输入信号频率较低时，触发器能够稳定存储和输出输入信号；而当输入信号频率较高时，触发器可能无法及时反应输入信号的状态变化，导致输出信号不准确。
实验应用：触发器作为数字电路中的重要组件，在现代电子技术中有着广泛的应用：1. 存储器芯片中广泛使用的触发器技术，使得计算机能够对数据进行有效地存储和读取。
2. 触发器在时序电路中的应用，能够实现时钟同步、状态变化检测等功能。
数字逻辑实验报告：触发器及其作用
数字逻辑实验报告：触发器及其作用一、实验目的1. 学习触发器的基本概念、类型及其工作原理；2. 掌握触发器的电路实现方法；3. 掌握使用触发器进行时序逻辑设计的方法。
二、实验原理触发器（Flip-flop）是数字逻辑电路中最基本的存储元件。
它可以在电路中实现数据的存储、时序的生成、状态的转移等功能。
触发器从功能上分为两大类：时序逻辑触发器和状态逻辑触发器。
时序逻辑触发器是指根据输入信号的时序变化来激发触发器输出端口状态变化的触发器，常见的有SR触发器、D触发器和JK触发器等。
状态逻辑触发器是指触发器的输出值与输入值中的某些形式的关系有关，常见的有T触发器和R-S触发器等。
此实验主要介绍SR触发器、D触发器、JK触发器的实现及其作用。
1. SR触发器SR触发器也称为RS触发器，它的英文全称是Set-Reset Flip-flop。
SR触发器的输入有两个：S、R。
当S=1，R=0时，Q输出为1；当S=0，R=1时，Q输出为0；当S=R=1时，Q的状态就不确定了。
具有这个不确定状态的原因是因为在SR触发器中，S和R是可以同时为1的，这种情况会导致电路出现失效或过度充电的问题，故SR触发器不常用。
2. D触发器D触发器是指数据存储触发器，它有一个数据输入信号D，其输出信号Q与输入信号D同步，并且保持输出信号状态不变。
当时钟信号CK上升时，D触发器将数据D储存在内部存储器中，当时钟信号CK下降时，存储器中的数据被保持不变。
D触发器还具有一个反相输出信号Q'，它与输出信号Q恰好相反。
3. JK触发器JK触发器是指一种利用J和K两个输入信号来控制输出状态的电路。
当J=K=0时，JK触发器不动；当J=1，K=0时，JK触发器转换到置“1”状态；当J=0，K=1时，JK触发器转换到复位“0”状态；当J=K=1时，JK触发器的状态与上一状态相反。
这里需要注意的是，当J=K=1时，JK触发器可以作为一个数字计数器或频率分带器使用。
数电实验三报告总结
数电实验三报告总结
实验三就是检验D触发器的特性，设计并不难，只要找到D触发器的集成块，然后按引脚进行接线就可以了，让老师检验的时候只要将置零置一的先讲，然后输入D，来一个脉冲，输出就变成相应的输入了。
D触发器就是跟随功能比较强，来了一个脉冲，输入是什么输出就是什么，原来学习的时候根本没有真正验证D触发器的这种功能，一直照着书本做的，书上说是什么就是什么，根本没有机会验证，现在做了这个实验，真正的了解到了D 触发器的功能。
西工大数电实验报告——触发器及其应用
实验三触发器及其应用班级：03051001班学号：姓名：同组成员：一、实验目的1.熟悉基本D触发器的功能测试。
2.了解D触发器的触发特点。
3.熟悉触发器的实际应用。
二、试验设备数字电路实验箱、数字双踪示波器、函数发生器、74LS00、74LS74三、实验原理触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。
在数字系统和计算机中有着广泛的应用。
触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
触发器呦集成触发器和门电路（主要是“与非门”）组成的触发器。
按其功能可分为有RS触发器、JK触发器、D触发器、T和T’功能等触发器。
触发方式有电平触发和边沿触发两种。
D触发器在时钟脉冲CP的前沿（正跳变0→1）发生翻转，触发器的次态1+nQ取决于CP脉冲上升沿到来之前D端的状态，及1+n Q=D。
因此，它具有置0、置1两种功能。
由于在CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。
R和D S分D 别是决定触发器初始状态nQ的直接置0、置1端。
当不需要强迫置0、置1时，R和D S端都应置高电平（如接+5V电源）。
74LS74（CC4013）等均为上D升沿触发的边沿触发器。
图（1）为74LS74的引脚图，图（2）为其逻辑图，表（1）为其真值表。
D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等。
74LS000的引脚排列如图（3）。
图（1）图（2）表（1）图（3）四、实验内容1.用双D触发器构成二分频器2.用双D触发器构成四分频器3.生成如图所示时序脉冲五、实验结果1和2设计连接示意图见图（4）。
在CP1端加入1KHz，峰峰值为5.00V，平均值为2.50V的连续方波，并用示波器观察CP，1Q，2Q各点的波形，见图（5）。
实验三 D触发器及其应用
实验三：D触发器及其应用2014.11.05一、实验目的：1、熟悉D触发器的逻辑功能；2、掌握用D触发器构成分频器的方法；3、掌握简单时序逻辑电路的设计方法。
二、实验设备：数字电路实验箱，示波器，函数信号发生器，集成电路：74LS00 ，74LS74三、实验原理：1.相关概念补充：a.时序逻辑电路：任一时刻的输出信号不但取决于当时的输入信号，而且还取决于电路原来的状态，与以前的输入有关。
分类：同步时序电路异步时序电路b．触发器：一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。
c.D触发器在时钟脉冲CP的前沿（正跳变0→1）发生翻转，触发器的次态取决于CP脉冲上升沿到来之前D端的状态。
D触发器在时钟脉冲CP的前沿（正跳变0到1）发生翻转，触发器的次态取决于脉冲上升沿到来之前D端的状态，它具有置0、置1两种功能。
由于CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。
R和 S分别是决定触发器初始状态 Q的直接置0、置1 端。
当不需要强迫置0、置1时，R和 S 端都应置高电平（如接+5V 电源）。
74LS74、74LS175等均为上升沿触发的边沿触发器。
触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生器等。
d.74LS74：双D触发器（上升沿触发的边沿D触发器）引脚定义：74LS74逻辑图：真值表：四、实验内容：1、用74LS74（1片）构成二分频器、四分频器，并用示波器观察波形；2、实现如图所示时序脉冲 （ 74LS74和74LS00各1片）CPF五、实验结果：1、二分频：D1=Q1 ，Q1n+1=[D1]CP ↑= [Q1] CP ↑示波器显示波形：四分频：D1=Q1 ，Q1n+1=[D1]CP ↑= [Q1] CP ↑D2=Q2 ，Q2n+1=[D2]Q1↑= [Q2]Q1↑U1B1D21Q5~1Q6~1CLR11CLK 3~1PR4CPOutput示波器显示波形：2.逻辑分配：CPOutput特征方程：示波器显示波形：CP六、心得体会：课上王老师说出二分频四分频的时候大家明显愣了一下，因为理论课上我们就没有停过这个概念。
触发器及其应用 数电实验报告
1.测试D触发器的逻辑功能：
（1）将74LS74的DSDR端分别加低电平，观察并记录Q端的状态；
（2）令DSDR端为高电平，D端分别接高、低电平，用单脉冲做CP，观察记录当CP为0，上升，1,下降时Q段状态的变化；
（3）当DSDR为高电平，CP=0(或CP=1)，改变D端状态，观察Q端的状态是否变化；
姓名：
班级：
学号：
实验名称
触发器及其应用
实验目的
1、D触发器的功能测试。
2、了解触发器的两种触发方式( 脉冲电平触发和脉冲边沿触发)及触发特点。
3、掌握触发器之间的相互转换方法。
4、熟悉触发器的实际应用。
实验设备
数字电路实验箱
双踪示波器，
数字万用表
74LS00，74LS20,74LS74，74LS76,74LS86
可以得到如下关系式：
连接电路如图：
波形如下：
故障排除
实验过程中，得不到较为理想的电路图，电路图较为模糊，把电路从新连接解决了此类问题。
心得体会
这次试验，认识了触发器的基本原理，我更熟悉了电路的连接，设计电路的能力也得到了提高。在这次实验中，我了解到了触发器的应用，并经过实践加深了对其原理的理解
（4）得到74LS74D触发器的功能测试表
2.构成分频器
参照课本P55图构成2分频和4分频器。在CP1端加入1kHZ的连续方波，并用示波器观察波形
3.设计时序脉冲控制器，用示波器观察并记录CP及Z的波形
实验分频器 （2）4分频器
3.时序脉冲器 设计电路过程如下：
真值表
触发器 R-S、D 、J-K 实验报告(有数据)
一、实验目的
1、熟悉并掌握R-S、D、J-K 触发器的构成，工作原理和功能测试方法；
2、学会正确使用触发器集成芯片；
3、了解不同逻辑功能触发器相互转换的方法。
二、实验仪器及器件
1、双踪示波器
2、实验用元器件
74LS00 1 片 74LS74 双D 型触发器 1 片 74LS112 双J-K 触发器 1 片
(1)将D触发器和J-K触发器转换成T，触发器，列出表达式，画出实验电路图。
(2)接入连续脉冲，观察各触发器CP及Q端波形。比较两者关系。
(3)自拟实验数据表并填写。
D触发器特性方程： J-K触发器特性方程：
T，触发器的特性方程： ，故实验电路图如图所示。
D触发器转换成T，触发器
JK触转发器换成T，触发器
双J-K负边沿J-K触发器74LS112芯片的逻辑符号如图4.5所示。
(1)按表4.3给出的控制状态顺序，测试其逻辑功能，并将结果填入表4.5中。
(2)令J=K=1时，CP端加连续脉冲，用双踪示波器观察Q和CP波形，并与D型触发器实验2的(4)D和端相连时观察到的Q端的波形相比较，有何异同点？
表4.5
Qn+1
CP
J K Qn
Qn+1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
不定
不定
1
1
0
0
0
1
0 0
0 1
1 0
1 1
0
0
1
1
0 0 0
0 0 1
0 1 0
触发器实验报告
触发器实验报告一、实验目的本次触发器实验的主要目的是深入了解触发器的工作原理、功能特性以及在数字电路中的应用。
通过实际操作和观察，掌握触发器的基本概念，熟悉其逻辑功能和时序特性，为后续更复杂的数字电路设计和分析打下坚实的基础。
二、实验设备与器材1、数字电路实验箱2、示波器3、逻辑分析仪4、若干集成电路芯片，包括 D 触发器、JK 触发器等三、实验原理（一）D 触发器D 触发器是一种在时钟脉冲上升沿或下降沿触发的触发器。
当 D 输入端的数据在时钟脉冲作用下被传输到输出端 Q。
其逻辑表达式为：Q(n+1) ＝ D 。
（二）JK 触发器JK 触发器具有置 0、置 1、保持和翻转四种功能。
当 J ＝ 1，K ＝ 0 时，触发器置 1；当 J ＝ 0，K ＝ 1 时，触发器置 0；当 J ＝ K ＝ 0 时，触发器保持原态；当 J ＝ K ＝ 1 时，触发器翻转。
其逻辑表达式为：Q(n+1) ＝ JQ' ＋ K'Q 。
四、实验内容与步骤（一）D 触发器功能测试1、按照实验电路图在数字电路实验箱上连接好 D 触发器芯片。
2、将 D 输入端分别接高电平和低电平，通过示波器观察时钟脉冲和输出端 Q 的波形，记录实验结果。
（二）JK 触发器功能测试1、依照实验电路图搭建 JK 触发器的实验电路。
2、分别设置 J、K 输入端的不同组合，观察并记录输出端 Q 的状态变化。
（三）触发器的级联1、将多个 D 触发器或 JK 触发器级联，形成移位寄存器。
2、输入串行数据，观察移位寄存器的输出结果。
五、实验数据与结果分析（一）D 触发器实验结果当 D 输入端接高电平时，在时钟脉冲上升沿，输出端 Q 变为高电平；当 D 输入端接低电平时，在时钟脉冲上升沿，输出端 Q 变为低电平。
这与 D 触发器的逻辑功能相符，验证了其正确性。
（二）JK 触发器实验结果在不同的 J、K 输入组合下，JK 触发器的输出端 Q 呈现出置 1、置0、保持和翻转的状态，与理论预期完全一致。
D触发器设计实验报告
reg RD;
reg CP;
// Output
wire QN;
wire Q;
// Bidirs
always #50 CP= ~CP;
always #20 D = {$random}%2;
// Instantiate the UUT
D_top UUT (
.SD(SD),
.QN(QN),
.Q(Q),
end
// `endif
endmodule
输出波形图：
五、课后思考题
1、异步时序逻辑电路与同步时序逻辑电路有何区别？
答：对于同步时序逻辑电路，因为时钟脉冲对电路的控制作用，所以无论输入信号时电平信号还是脉冲信号，对电路引起的状态响应都是相同的。
而对于异步时序逻辑电路，电路中没有统一的时钟脉冲信号同步，电路状态的改变是外部输入信号变化直接作用的结果；在状态转移过程中，各存储元件的状态变化不一定发生在同一时刻，不同状态的维持时间不一定相，并且可能出现非稳定状态。对输入信号的形式有所区分，输入电平信号与脉冲信号，对电路引起的状态响应是不同的
如下图1所示：
输入CLR为清0端，信号LD为置数端，将A、B、C、D的输入值送到计数器中，并立即在QA、QB、QC、QD中输出。输入信号M为模式选择端，当M=1时加1计数，当M=0时减1计数。CP端输入一个上升信号时进行一次计数，计数有进位/借位时，Qcc端输出一个负脉冲。
三、实验过程
1、启动ISE集成开发环境，创建工程并输入设计源文件。
output b ;
reg b ;
reg [31:0] cnt ;
reg clkout ;
always @ ( posedge clk or negedge rst )
触发器实验报告
触发器实验报告一、实验目的本次实验的主要目的是深入了解触发器的工作原理和功能，通过实际操作和观察，掌握触发器在数字电路中的应用，以及如何利用触发器实现特定的逻辑功能。
二、实验原理触发器是一种具有存储功能的基本逻辑单元，能够在时钟信号的控制下，根据输入信号的变化改变其输出状态，并保持该状态直到下一个时钟脉冲的到来。
常见的触发器类型包括 D 触发器、JK 触发器、SR 触发器等。
D 触发器是在时钟脉冲上升沿或下降沿时，将输入数据（D 端）传输到输出端（Q 端）。
JK 触发器则根据输入的 J、K 信号和时钟脉冲来决定输出状态的翻转。
SR 触发器则由置位（S）和复位（R）信号控制输出状态。
三、实验设备与材料1、数字电路实验箱2、 74LS74（D 触发器）芯片、74LS112（JK 触发器）芯片、74LS279（SR 触发器）芯片3、示波器4、逻辑笔5、杜邦线若干四、实验内容与步骤1、 D 触发器实验按照实验箱的引脚说明，将 74LS74 芯片正确插入插座。
连接时钟信号源，将其频率设置为适当的值。
将 D 输入端分别接高电平和低电平，用逻辑笔观察 Q 和 Q'输出端的状态变化，并记录在表格中。
使用示波器观察时钟信号和 Q 输出端的波形，分析其关系。
2、 JK 触发器实验插入 74LS112 芯片，按照引脚连接电路。
设置不同的 J、K 输入组合，观察并记录 Q 输出端的状态变化。
同样使用示波器观察相关波形。
3、 SR 触发器实验安装 74LS279 芯片，连接电路。
改变 S、R 输入端的电平，观察 Q 输出端的状态。
五、实验数据记录与分析1、 D 触发器实验数据｜ D 输入｜ Q 输出（上升沿）｜ Q 输出（下降沿）｜｜｜｜｜｜ 0 ｜ 0 ｜ 0 ｜｜ 1 ｜ 1 ｜ 1 ｜从数据可以看出，在时钟上升沿或下降沿时，D 触发器能够准确地将 D 输入端的电平传输到 Q 输出端。
2、 JK 触发器实验数据｜ J ｜ K ｜ Q 输出（上升沿）｜ Q 输出（下降沿）｜｜｜｜｜｜｜ 0 ｜ 0 ｜保持｜保持｜｜ 0 ｜ 1 ｜ 0 ｜ 0 ｜｜ 1 ｜ 0 ｜ 1 ｜ 1 ｜｜ 1 ｜ 1 ｜翻转｜翻转｜分析可知，JK 触发器的输出状态根据 J、K 输入和时钟脉冲的组合进行相应的变化。
数电触发器_实验报告
一、实验目的1. 理解数字电路中触发器的基本原理和功能。
2. 掌握基本RS触发器、D触发器、JK触发器的逻辑功能及其应用。
3. 学会使用数字电路实验设备，进行实验操作和数据分析。
二、实验原理触发器是数字电路中的基本单元，具有存储一位二进制信息的功能。
根据触发器的逻辑功能和工作原理，可分为基本RS触发器、D触发器、JK触发器等。
1. 基本RS触发器：由两个与非门组成，具有置位（S）和复位（R）功能，可实现二进制信息的存储。
2. D触发器：由基本RS触发器和传输门组成，具有数据（D）输入和时钟（CP）输入，实现数据在时钟上升沿或下降沿的传输。
3. JK触发器：由基本RS触发器和传输门组成，具有J、K输入和时钟（CP）输入，可实现数据保持、置位、复位和翻转功能。
三、实验仪器与设备1. 数字电路实验箱2. 74LS00、74LS74、74LS76等集成电路3. 双踪示波器4. 电源5. 连接线四、实验内容1. 基本RS触发器实验（1）搭建基本RS触发器电路，分析电路结构和工作原理。
（2）观察并记录基本RS触发器的置位、复位、保持和翻转功能。
2. D触发器实验（1）搭建D触发器电路，分析电路结构和工作原理。
（2）观察并记录D触发器的数据传输功能，分析时钟上升沿和下降沿对数据传输的影响。
3. JK触发器实验（1）搭建JK触发器电路，分析电路结构和工作原理。
（2）观察并记录JK触发器的数据保持、置位、复位和翻转功能。
4. 触发器应用实验（1）设计一个计数器电路，使用D触发器实现。
（2）观察并记录计数器电路的计数功能，分析计数脉冲和时钟信号的关系。
五、实验结果与分析1. 基本RS触发器实验实验结果显示，基本RS触发器具有置位、复位、保持和翻转功能。
在置位端输入高电平，触发器输出为1；在复位端输入高电平，触发器输出为0；在两个输入端同时输入高电平时，触发器处于不定状态。
2. D触发器实验实验结果显示，D触发器在时钟上升沿或下降沿输入数据，可以实现数据的传输。
d触发器实验报告
d触发器实验报告D 触发器实验报告一、实验目的1、深入理解 D 触发器的工作原理和逻辑功能。
2、掌握 D 触发器的特性测试方法。
3、学会使用实验仪器和设备进行电路搭建和测试。
二、实验原理D 触发器是一种具有存储功能的逻辑单元，它在数字电路中有着广泛的应用。
D 触发器的特点是在时钟脉冲的上升沿或下降沿，将输入的数据（D 端）存储到输出端（Q 端）。
其逻辑表达式为：Q(n+1) ＝ D （在时钟上升沿或下降沿时）D 触发器通常由门电路组成，常见的有基于与非门的实现方式。
三、实验设备与材料1、数字电路实验箱2、 74LS74 双 D 触发器芯片3、示波器4、直流电源5、逻辑电平测试笔6、若干导线四、实验内容及步骤（一）测试 D 触发器的逻辑功能1、按照实验箱的说明，将 74LS74 双 D 触发器芯片插入合适的插槽。
2、连接电路，将 D 端分别接高电平和低电平，时钟端（CLK）接入脉冲信号，使用逻辑电平测试笔观察 Q 端和\（＼overline{Q}＼）端的输出电平。
3、记录不同输入情况下的输出结果，验证 D 触发器的逻辑功能。
（二）观察 D 触发器的状态转换1、将 D 端接一个可手动控制的电平开关，CLK 端接入连续的时钟脉冲。
2、通过示波器观察 Q 端的波形，观察在不同 D 输入时，Q 端的状态转换情况。
（三）构建一个简单的计数器1、使用两个 D 触发器串联，构成一个 2 位二进制计数器。
2、输入时钟脉冲，观察计数器的计数过程，验证其功能。
五、实验数据记录与分析（一）逻辑功能测试数据｜ D 输入｜ CLK 脉冲｜ Q 输出｜＼（＼overline{Q}＼）输出｜｜｜｜｜｜｜ 0 ｜上升沿｜ 0 ｜ 1 ｜｜ 0 ｜下降沿｜ 0 ｜ 1 ｜｜ 1 ｜上升沿｜ 1 ｜ 0 ｜｜ 1 ｜下降沿｜ 1 ｜ 0 ｜从上述数据可以看出，D 触发器在时钟脉冲的上升沿或下降沿，能够准确地将 D 端的输入存储到 Q 端，符合其逻辑功能。
触发器实验报告
触发器实验报告一、实验目的本次触发器实验的主要目的是深入理解触发器的工作原理和功能，通过实际操作和观察，掌握触发器在数字电路中的应用，以及其对信号的存储和转换作用。
二、实验原理1、触发器的定义与分类触发器是一种具有记忆功能的基本逻辑单元，能够存储一位二进制信息。
常见的触发器类型包括基本 RS 触发器、JK 触发器、D 触发器等。
2、基本 RS 触发器由两个与非门交叉连接而成，具有置 0 和置 1 功能，但存在输入约束条件。
3、 JK 触发器在时钟脉冲的作用下，根据输入的 J、K 信号进行状态翻转。
4、 D 触发器在时钟脉冲上升沿或下降沿时，将输入的 D 信号存储到触发器中。
三、实验设备与器材1、数字电路实验箱2、集成电路芯片：74LS00（四 2 输入与非门）、74LS74（双 D 触发器）、74LS112（双 JK 触发器）3、示波器4、导线若干四、实验内容及步骤1、基本 RS 触发器实验（1）按照电路图在实验箱上连接好 74LS00 芯片，组成基本 RS 触发器。
（2）通过改变输入 R、S 的电平，观察输出 Q 和 Q'的状态变化，并记录在表格中。
2、 JK 触发器实验（1）将 74LS112 芯片插入实验箱，按照电路图连接好 JK 触发器。
（2）设置不同的 J、K 输入组合和时钟脉冲，观察并记录 Q 和 Q'的输出状态。
3、 D 触发器实验（1）使用 74LS74 芯片搭建 D 触发器电路。
（2）改变 D 输入和时钟信号，记录 Q 和 Q'的输出。
五、实验数据记录与分析1、基本 RS 触发器数据记录｜ R ｜ S ｜ Q ｜ Q' ｜｜｜｜｜｜｜ 0 ｜ 0 ｜保持｜保持｜｜ 0 ｜ 1 ｜ 1 ｜ 0 ｜｜ 1 ｜ 0 ｜ 0 ｜ 1 ｜｜ 1 ｜ 1 ｜不定｜不定｜分析：当 R=0、S=1 时，触发器被置 1；当 R=1、S=0 时，触发器被置 0；当 R=S=0 时，触发器保持原状态；当 R=S=1 时，输出状态不定，不符合正常工作条件。
d触发器实验报告
d触发器实验报告D触发器实验报告引言：D触发器是数字电路中常用的一种时序电路元件，其具有存储和传输数据的功能。
本实验旨在通过搭建和测试D触发器电路，加深对该元件的理解，并验证其工作原理。
实验目的：1. 了解D触发器的基本原理和功能；2. 掌握D触发器的搭建方法；3. 验证D触发器在不同输入条件下的工作特性。
实验器材：1. 数字电路实验箱；2. 7400系列集成电路芯片；3. 电压源、示波器等实验设备。
实验步骤：1. 搭建D触发器电路：根据实验箱上的示意图，连接集成电路芯片，将D触发器电路搭建好。
2. 输入电路设计：设计一个简单的输入电路，用于改变D触发器的输入值。
可以使用开关、按钮或者信号发生器等。
3. 测试触发器的工作特性：a. 设置输入为低电平，记录输出状态；b. 将输入切换为高电平，观察输出状态是否发生变化；c. 连续改变输入电平，观察输出是否跟随变化。
4. 测量触发器的时序特性：a. 使用示波器测量D触发器的输入和输出波形；b. 记录并分析触发器的延时时间、上升/下降时间等参数。
实验结果与分析：通过实验，我们得到了D触发器在不同输入条件下的工作特性。
在输入为低电平时，输出保持不变；当输入切换为高电平时，输出状态发生改变。
这说明D 触发器具有存储和传输数据的功能。
同时，我们还测量了触发器的时序特性，得到了一些重要的参数。
讨论与总结：D触发器是数字电路中重要的时序元件，广泛应用于计算机、通信等领域。
通过本次实验，我们深入理解了D触发器的工作原理和特性。
同时，我们也发现了一些问题和改进的空间，例如触发器的响应时间较长，可以尝试优化电路设计以提高性能。
结语：通过本次实验，我们成功搭建和测试了D触发器电路，并验证了其工作原理。
这对于我们进一步理解数字电路和时序电路的原理和应用具有重要意义。
希望通过今后的实验和学习，我们能够更深入地探索和应用这些知识，为科学技术的发展做出贡献。
触发器功能测试实验报告
触发器功能测试实验报告触发器功能测试实验报告一、引言触发器是数字电路中常见的重要元件之一，其具有存储和放大信号的功能。
触发器的功能测试是电子工程师在设计和制造数字电路时必不可少的一项工作。
本实验旨在通过对不同类型的触发器进行功能测试，验证其在不同工作模式下的正确性和稳定性。
二、实验目的1. 了解触发器的基本原理和工作模式；2. 掌握触发器的功能测试方法；3. 验证不同类型触发器的工作特性。
三、实验器材和材料1. 实验板；2. 电源供应器；3. 逻辑分析仪；4. 电压表；5. 连接线。
四、实验步骤1. 准备工作：将实验板连接好电源供应器和逻辑分析仪，并确保连接正确；2. 功能测试：依次测试RS触发器、D触发器、JK触发器和T触发器的工作特性。
五、实验结果与分析1. RS触发器测试：a. 将RS触发器的S端和R端分别接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证RS触发器在不同输入情况下的工作特性。
2. D触发器测试：a. 将D触发器的D端接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证D触发器在不同输入情况下的工作特性。
3. JK触发器测试：a. 将JK触发器的J端和K端分别接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证JK触发器在不同输入情况下的工作特性。
4. T触发器测试：a. 将T触发器的T端接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证T触发器在不同输入情况下的工作特性。
六、实验结论通过对RS触发器、D触发器、JK触发器和T触发器的功能测试，我们可以得出以下结论：1. RS触发器具有存储和放大信号的功能，可以用于实现简单的存储器和时序电路；2. D触发器可以将输入信号在时钟脉冲到来时存储，并在下一个时钟脉冲到来时输出；3. JK触发器是一种带有异步清零和置位功能的触发器，可以用于实现频率分割和计数器等电路；4. T触发器是一种特殊的JK触发器，其输入端和输出端相连，可以实现频率分割和频率加倍等功能。
实验十一JK D触发器实验
STE-3A 数字电路实验—11实验十一 JK、D触发器实验一．实验目的1. 掌握JK、D触发器的逻辑功能。
2. 熟悉TTL JK、D触发器功能的测试方法。
二．电路原理简述触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。
触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
主从JK触发器的逻辑图和符号如图11-1所示，它由两级RS触发器组成，前级为主触发器，后级为从触发器，并将后级输入反馈到前级输入，以消除不确定状态。
在两级时钟输入端之间接一个非门，其作用是使主、从触发器的时钟脉冲极性相反。
CP为时钟脉冲输入端，J、K为控制输入端。
主触发器有两个S端，一个接从触发器Q，一个就是J输入端，两个S端是“与”关系，这个与门的输出就是前级同步RS触发器的S1输入端，R端也有两个，一个接从触发器Q，一个就是K输入,两个R端也是“与”关系，它的输出就是前级同步RS 触发器的R1输入端，即S1＝JQ，R1＝KQ。
在从触发器中，也可引出其异步输入端S D和R D（图11-1中未画出）。
主从JK触发器的真值表如表11-1所示。
（a）逻辑图（b）逻辑符号图11-1表11-1D触发器的状态方程为：Qn+1=D。
其状态的更新发生在CP脉冲的边沿，触发器的状态只取决于时针到来前D端的状态。
D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等，其逻辑符号如图11-2：图11-2三．实验设备名称数量型号1．适配器1只SD1282．四位输入器1只SD1013．4非门1只SD1234．JK触发器2只SD1195．电源1只5V6．实验板1块5孔7．电子导线若干四．实验内容与步骤1. 按图11-3连接线路，用手控方式输入时钟脉冲，按表11-2在J、K端输入不同数据，观察Q、Q的变化情况，将实验结果填入表中。
D触发器及其应用
实验八D触发器及其应用一、实验目的1．熟悉基本D触发器的功能测试；2．了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点；3．熟悉触发器的实际应用；4.了解并掌握Multisim仿真软件的使用。
二、实验设备数字实验电路箱，74LS74，导线若干，Multisim数电仿真软件。
74LS74引脚图74LS74逻辑图三、实验原理D触发器在时钟脉冲CP的前沿（正跳变0到1）发生翻转，触发器的次态取决于脉冲上升沿到来之前D端的状态，即=D。
因此，它具有置0、置1两种功能。
由于CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。
和分别是决定触发器初始状态的直接置0、置1端。
当不需要强迫置0、置1时，和端都应置高电平（如接+5V电源）。
74LS74、74LS175等均为上升沿触发的边沿触发器。
触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生器等。
四、实验内容1.测试D触发器的逻辑功能；2.构成异步分频器，构成2分频和4分频；3.构成同步分频器，构成2分频和4分频。
五、实验设计及实验仿真1.测试D 触发器的逻辑功能：（1）将74LS74的D S D R 端分别加低电平，观察并记录Q 端的状态；（2）令D S D R 端为高电平，D 端分别接高、低电平，用单脉冲做CP ，观察记录当CP 为0，上升，1,下降时Q 段状态的变化；（3）当D S D R 为高电平，CP=0(或CP=1)，改变D 端状态，观察Q 端的状态是否变化；（4）得到74LS74D 触发器的功能测试表：2.构成计时分频器，构成2分频和4分频：仿真如图所示： 得到实验结果图如图所示：3.构成同步分频器，构成2分频和4分频：仿真如图所示：得到实验结果图如图所示：六、实验思考实验结束后，我们对下述电路进行了验证：完成两位竞赛抢答电路，观察抢答电路的工作情况，分析工作原理。
经过试验可得以下真值表：当主控1Rd=2Rd=0时，1D和2D置1置0都不会亮。
d触发器 实验报告
d触发器实验报告D触发器实验报告引言：D触发器是数字电路中常用的一种时序电路元件，它可以存储和传递一个位的信息。
本实验旨在通过搭建一个D触发器电路并进行相应测试，探究其工作原理和性能特点。
实验目的：1. 了解D触发器的基本原理和逻辑功能；2. 掌握D触发器的搭建方法和测试技巧；3. 分析D触发器的工作性能和应用场景。
实验原理：D触发器是一种基于双稳态器件的时序电路元件。
它由两个互补的双稳态器件构成，其中一个用于存储输入信号，另一个用于传递输出信号。
D触发器的输入端称为数据输入端(D)，输出端称为输出端(Q)。
当时钟信号(Clk)上升沿到来时，D触发器将数据输入端(D)的电平状态存储到输出端(Q)上，形成一个稳定的输出。
当时钟信号下降沿到来时，D触发器保持上一个时钟周期的输出状态不变。
实验材料：1. D触发器芯片；2. 电路连接线；3. 示波器；4. 信号发生器。
实验步骤：1. 将D触发器芯片插入实验板中，并按照芯片引脚图连接相应的电路线；2. 将信号发生器的输出连接到D触发器的数据输入端(D)；3. 将示波器的探头分别连接到D触发器的时钟输入端(Clk)和输出端(Q)；4. 设置信号发生器的频率和幅值，并观察示波器上的波形变化；5. 调节信号发生器的频率和幅值，观察D触发器的输出变化情况。
实验结果与分析：通过实验，我们观察到了D触发器的工作原理和性能特点。
当信号发生器输出一个高电平信号时，D触发器在时钟上升沿到来时将该信号存储到输出端(Q)上，并保持不变。
当信号发生器输出一个低电平信号时，D触发器在时钟上升沿到来时将输出端(Q)置为低电平。
这种存储和传递输入信号的特性使得D触发器在数字电路中应用广泛，例如在时序电路、计数器和存储器等方面。
实验中我们还观察到了D触发器的响应速度和稳定性。
随着信号发生器频率的增加，我们发现D触发器的输出波形变得更加稳定，并且响应速度更快。
这说明D触发器在高频率信号处理方面具有良好的性能。
电子实验报告用d触发器做十进制计数器
1.实验内容用D触发器设计一个同步十进制计数器2.实验器材编号器材型号个数1 二输入与门74LS08 12 三输入与门74LS11 13 二输入或非门74LS02 14 三输入或非门74LS10 15 D触发器74LS74 26 导线若干7 LED灯 48 电阻(200Ω) 13.实验原理计数器实际上是对时钟脉冲进行计数，每来一个脉冲，计数器状态改变一次。
8421 BCD码十进制加计数器在每个时钟脉冲作用下，触发器输出编码值加1，编码顺序与8421 BCD码一样，每个时钟脉冲完成一个计数周期。
由于电路的状态数、状态转换关系及状态编码都是明确的，因此设计过程较简单。
4.实验过程1）列出状态表十进制计数器共有十个状态，需要4个D触发器构成，其状态表1-1所示。
表1-18421 BCD码同步十进制加计数器的状态表计数脉冲CP的顺序状态状态（激励信号）Q3 Q2 Q1 Q0 Q3（D3）Q2（D2）Q1（D1）Q3（0D0）0 1 2 3 4 5 6 7 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 08 9 0 0 0 01 0 0 110 0 10 0 0 0（2）确定激励方程组按表1-1可画出触发器激励信号的卡诺图，如图1-1所示。
4个触发器组合16个状态（0000 ~ 1111）,其中有6个转台（1010 ~ 1111）在8421 BCD码十进制计数器中是无效状态，在图1-1所示的卡诺图中以无关项×表示。
于是，得到激励方程组：图1-1 卡诺图（3）画出逻辑图，并且检查自启动能力检查激励方程组可画出逻辑图，如图1-2所示。
图中，各触发器的直接置0端为之地电平有效，如果系统没有复位信号，电路的RESET输入端应保持为高电平计数器能够正常工作。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
深圳大学实验报告
课程名称：VHDL数字电路设计教程
实验项目名称：异步复位D触发器设计及实现
学院：信息工程学院
专业：电子信息工程
指导教师：邓小莺
报告人：陈林泳学号：2011130101 班级：电子1班实验时间：2013.4.11
实验报告提交时间：2013.4.19
教务部制
实验目的与要求：
1.熟悉Xilinx ISE软件的使用；
2.掌握基本的VHDL语言，并进行简单的程序编写；
3.用VHDL语言设计编写同步与异步复位的D触发器，指出其区别，并用软件仿真出波形及基本电路设计图；
4.分析异步复位D触发器与同步复位D触发器的不同，并在波形上比较指出。
方法、步骤：
1.点击图标，运行Xilinx ISE软件，新建文件并保存。
2.编写程序，检验无误后，进行仿真。
3.仿真出波形，并进行相关的比较。
4.运行获得设计完成的电路。
实验过程及内容：
1.异步复位D触发器程序（1）程序编写：
（2）仿真波形：
（3）设计电路
2.同步复位D触发器程序（1）程序编写：
（2）仿真波形
（3）设计电路
同步D触发器跟异步D触发器的异同：
同步复位，就是即使复位信号有效，如果时钟脉冲边沿未到来，触发器也不会复位。
异步复位则不同，一旦复位信号有效，不管时钟脉冲边沿有没有到来，触发器就立即复位。
指导教师批阅意见：
成绩评定：
指导教师签字：
年月日备注：
注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。
2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内。