《CPLD与FPGA简介》PPT课件

精选ppt
2
CPLD/FPGA 与 SPLD
一般认为，复杂可编程逻辑器件CPLD/FPGA 的单片集成度大于1000门,而简单可编程逻辑 器 件 SPLD （ Simple Programable Logic Device）的单片集成度小于1000门。
目前FPGA的单片集成度已超过1千万门，达 到Intel公司最新奔腾Ⅳ CPU的集成度。可以 在这种高集成度的FPGA芯片上设计CPU/DSP,实 现SOPC。
FPGA (Field Programmable Gate Arry，现场可编程门阵 列)是Xilinx公司发明的。Xilinx公司把基于查找表技术、 SRAM存储工艺的可编程逻辑器件叫FPGA；把基于乘积项技 术、 E2PROM（或Flash MEM）存储工艺的可编程逻辑器件 叫CPLD；
Altera公司把自己生产的可编程逻辑器件都叫作CPLD,即复 杂PLD(Complex PLD),但分为 MAX系列CPLD（乘积项技术、 E2PROM存储工艺）和FLEX/ACEX/APEX系列CPLD（查找表技 术、SRAM存储工艺）。
▲利用这种查表的方法实现逻辑函数输出是一种简单、高效 的方法。这就是存储器可用作逻辑函数发生器的原理。
▲ N个输入的逻辑函数，需要2的N次方的容量的SRAM来实现
精选ppt
29
查找表（LUT)的工作原理与组成
精选ppt
30
查找表（LUT)的工作原理与组成
精选ppt
31
查找表结构的FPGA逻辑实现原理
以这个电路为例：
▲ A,B,C,D由FPGA芯片的管脚输入后进入可编程连线，然后作为
地址线连到到LUT，LUT中由于已经事先写入了所有可能的逻辑结
果，通过地址查找到相应的数据然后输出，这样组合逻辑就实现
精选ppt
21
可编程连线阵列PIA
在各个逻辑宏单元之间以及逻辑宏单元与 I/O单元之间提供可编程的信号连接网络；
CPLD中一般采用固定长度的线段来进行连接 ，因此信号传输的延时是固定的，使得信号 传输时时间延时能够预测。
精选ppt
22
FPGA的结构与工作原理
FPGA都采用查找表
(Look-Up-Table,LUT) 来实现逻辑函数。 如Altera的FLEX/ACEX /APEX系列器件和
全 球 CPLD/FPGA 产 品 60% 以 上 是 由 Altera 和 Xilinx提供的。可以讲Altera和Xilinx共同决 定了CPLD技术的发展方向。
精选ppt
8
CPLD/FPGA的叫法
不同的厂家，对自己生产的可编程逻辑器件叫法不尽相同。
PLD(Programmable Logic Device)是可编程逻辑器件的总 称。 PAL、GAL等是早期的SPLD芯片。
I/O 控制块(IOB)负责输入输出引脚的电气 特性控制，比如可以设定集电极开路输出， 摆率控制，三态输出等。
逻辑宏单元的具体结构见下图：
精选ppt
17
乘积项逻辑阵列
可编程 触发器
乘积项选择矩阵 宏单元的内部结构
精选ppt
18
上图的左侧是乘积项阵列，实际就是一个与阵 列，每个交叉点都是一个可编程点。通过“与 阵列”产生乘积项（最小项）。后面的或门把 按要求产生的乘积项“加”起来，得到需要的 输出组合逻辑函数。
1、可编程逻辑块
（CLB）
2、可编程输入输
出块（IOB）
3、可编程连线资
源（PIR）
CLB中包含1个或2 个逻辑单元（LE）
IOB
CLB包含1个或2 个逻辑单元
可编程连线 资源（PIR）
精选ppt
24
FPGA的基本组成
可编程逻辑块CLB组成了FPGA的核心门阵列，能完成用户指定 的逻辑功能；每个CLB中包含1个或2个逻辑单元（LE）。LE主 要由一个组合逻辑函数发生器、几个触发器、若干个多路选选 择器及控制电路组成。
精选ppt
10
CPLD/FPGA设计流程
精选ppt
用户输入
开发系统利 用计算机进 行处理
用户测试
11
主要的CPLD/FPGA生产厂商
目前世界上有多家公司生产CPLD/FPGA，主要 的CPLD/FPGA生产厂商有：
1、Altera 公司，主要的CPLD生产厂商 2、Xilinx 公司，主要的FPGA生产厂商 3、Lattice公司，著名的CPLD生产厂商 4、ACTEL公司， 著名的CPLD生产厂商 5、Cypress公司，著名的CPLD生产厂商 6、Atemal公司，著名的IC/MCU公司,也设计生产PLD产品. 7、Luccent公司，著名的通讯企业，也设计生产PLD产品.
GAL/PAL芯片属于SPLD，但目前它们已较少 使用。
精选ppt
3
ALTERA公司的新一代千万门级的
可编程逻辑器件Stratix
▲ 该系列芯片采用1.5v内核，0.13微米全铜工艺。 ▲ 开发系统是QuartusII 2.0版本。 ▲ 该系列中型号为EP1S120的芯片，内含114,140 个LE（约1.1M个门电路），芯片中包含的元件数量已 超过10M个。
精选ppt
4
ALTERA的新一代低成本高密度FPGA： Cyclone（飓风）
该FPGA芯片集成度达330万门， 可用于SOPC设计
精选ppt
5
一块SOPC板
精选ppt
6
一块SOPC板的应用：用作电视解码器
精选ppt
7
经过了最近20年的发展，许多IC设计公司都 开发出了CPLD/FPGA。
Altera 公司的 CPLD 系列和Xilinx 公司的 FPGA 系列，全球知名度高、应用面广，开发系 统成熟，占据了世界PLD市场的较大分额。
（E2PROM工艺）,Xilinx的XC9500系列（Flash 工艺）和Lattice,Cypress的大部分产品 （E2PROM/ Flash工艺） 这种CPLD的基本结构如下所示: （以MAX7000结构组成为例，其他型号CPLD的 结构与此非常相似）。
精选ppt
15
CPLD内部结构（Altera的MAX7000S系列）
精选ppt
12
国外主要的CPLD/FPGA开发系统有：
Altera: MAX+PlusII、QuartusII Xilinx: Foundation、ISE、Alliance Lattice: Synario、ispDesignEXPERT、Vantis Altec: Active CAD CPRESS WRAP OrCAD: OrCAD/2000
Xilinx的多数器件。 FPGA的编程配置元 件都是SRAM。 由于SRAM较易制造 ，且其可重复编程使 用的次数几乎无限， 所以目前高集成度的 可编程逻辑器件几乎 都是FPGA。
精选ppt
23
FPGA基本结构组成图
FPGA的内部结构 称为LCA（Logic Cell Array），由 三个基本部分组成
精选ppt

CPLD/FPGA的结构分类
对于CPLD产品，按结构一般可分为：基于乘积项（ Product-Term）技术、EEPROM（或Flash Memory） 存储工艺的CPLD，和基于查找表（Look-Up table） 技术、SRAM存储工艺的FPGA。
基于EEPROM存储工艺的CPLD集成度相对小一点，多 用于2万门规模以下的设计，适合实现较复杂的组合 逻辑，如编、译码设计。
图右侧是一个可编程D触发器，它的时钟，清 零输入都可以编程选择，可以使用专用的全局 清零和全局时钟。
图中的异或门用来控制组合逻辑函数的极性。
由图可见，CPLD的宏单元（也可称为逻辑单元 LE）与GAL的OLMC结构非常类似。
精选ppt
19
开发系统对MAX7064SLAB的描述
精选ppt
20
可编程的I/O控制块
使引脚能兼容TTL和CMOS多种接口和电压标准； 可将引脚配置为输入、输出、双向、集电极开路和
三态等形式； 能提供适当的驱动电流； 降低引脚接口功耗，防止脉冲过冲和减少电源噪声 支持多种接口电压（降低芯片功耗）
● 1.2～0.5um,5V ● 0.35um,3.3V ● 0.25um,internal 2.5V,I/O3.3V ● 0.18um,internal 1.8V,I/O2.5V and 3.3V
3、有很高的逻辑布线能力，可以预测信号延迟，便于使用计算机进 行逻辑功能仿真与时序仿真。
4、有良好的设计加密功能，便于保护知识产权（IP）。 5、有强大的EDA开发工具(软件)支持，与ASIC设计相比，易学易用。 6、研制、开发时间较短，费用相对少。 7、必须借助CPLD开发系统，才能设计、开发CPLD/FPGA系统。
基于SRAM工艺的FPGA，集成度较高，内部触发器多 ，多用于1万门以上的大规模系统设计，适合做复杂 的时序逻辑设计，如数字信号处理和各种算法。
已有基于FPGA的SOPC器件问世，并得到广泛关注。
精选ppt
14
基于乘积项（Product-Term)的CPLD结构
采用这种结构的PLD芯片有： Altera的MAX7000,MAX9000,MAX3000系列
xc4000的clb中有两个边沿触发的d触发器它们共有一个公共的时钟共有一个时钟使能输入端允许选择时钟信号高或低电平有效可以看出只要对clb内部的数据选择器进行编程逻辑函数发生器gf和h的输出就可以触发器连接实现所需要的时序逻辑输出
第三 章
CPLD/FPGA 简介
CPLD/FPGA 的主要特点
CPLD/FPGA是一种半定制的ASIC，属LSI或VLSI逻辑器件; 其主要特性是：
1、采用LSI/VLSI技术制造，高集成度（最高已达千万门级）； 2、支持各种组合逻辑和时序逻辑电路设计，甚至实现“片上系统”
（SOC）； 3、可编程改变芯片的逻辑功能，芯片可重复使用，具有ISP或ICR特
性。（ISP：In System Programming,在系统编程) （ICR：In Circuit Reconfigable,在电路重构）
可编程I/O
逻辑阵列块
控制块
(LAB)
可编程 连线资源
逻辑阵列块中包含多个宏单元
精选ppt
16
逻辑宏单元的基本结构
逻辑宏单元是 PLD 的基本结构，由它来实 现基本的逻辑功能。一般8个逻辑宏单元构 成一个逻辑阵列块LAB。
上图中的兰色部分就是LAB。
可编程连线PIA负责信号传递，连接所有的 逻辑宏单元。
2、掌握CPLD/FPGA开发系统（软件）；
3、能对CPLD/FPGA芯片进行编程配置（加载设计代码）。
由于CPLD/FPGA开发系统已发展得相当完善，用户甚至可以不用详细 了解CPLD/FPGA的内部结构，就可以用自己熟悉的方法（如原理图输 入法/HDL语言输入法/波形输入法)来完成要求的CPLD /FPGA设计。
26
ＣＬＢ基本结构图
精选ppt
27
LE内部结构
精选ppt
28
什么是查找表(Look-Up-Table,LUT)？
▲查找表（LUT）就是一个有N根（一般是4根）地址线的16x1 的RAM存储器。
▲当用户通过原理图或 HDL 语言描述了一个4输入的逻辑电 路后，CPLD/FPGA 开发软件就会按设计要求自动计算逻辑 电路的所有可能的结果，并把该结果事先写入这个RAM存储 器。这样，当输入变量作为RAM的地址信号输入时，预期的 结果（输出逻辑函数）就作为RAM的存储数据输出了。
可编程的输入/输出块IOB位于芯片内部四周，在内部逻辑阵列 与外部芯片封装引脚之间提供一个可编程接口，它主要由逻辑 门、触发器和控制单元组成。
可编程连线资源PIR位于芯片内部的逻辑块之间，经编程后形 成连线网络，用于芯片内部逻辑间的相互连接，并在它们之间 传递逻辑信息。
精选ppt
25
精选ppt
由于FLEX等系列是基于查找表技术、采用SRAM存储工艺的 器件，其使用方法和Xilinx的FPGA一样，所以人们也把 FLEX/ACEX/APEX系列的CPLD产品叫做FPGA。
精选ppt
9
如何使用CPLD/FPGA ？
开发、使用CPLD需要掌握三部分的知识：
1、熟悉、了解CPLD/FPGA芯片；
但是若要很好的掌握CPLD/FPGA设计与应用技术，懂得必要的 CPLD/FPGA结构组成、特性参数与基本工作原理还是必要的。另外， 能熟练操作、使用一种CPLD /FPGA开发系统、至少掌握一种HDL语 言也是必要的，这将有助于提高设计的效率和可行性。
目前主要的CPLD/FPGA生产商都提供适合自己产品开发、应用的EDA 开发软件。也有许多第三方EDA软件公司提供CPLD/FPGA开发系统， 且性能优良。如CANDENCE公司的SPW系统、 Altec公司的Active CAD系统。