VerilogHDL与FPGA设计基础_授课教案0709

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

西安邮电大学课程教案

课程名称:VerilogHDL与FPGA设计基础授课教师:**

授课教师所在学院:电子工程学院

授课班级:电路1201~02

授课学期:2014-2015-01学期

一、基本信息

二、课程大纲

《VerilogHDL与FPGA设计基础》课程教学大纲

The fundamental of FPGA Design with Verilog HDL

课程编号:DZ140340适用专业:集成电路设计与系统集成

先修课程:数字电路,电路分析学分数:4

总学时数:64 实验(上机)学时:24

考核方式:考试

执笔者:李哲编写日期:2014年7月7日

一、课程性质和任务

本课程是集成电路设计与系统集成专业的一门院定选修专业基础课程。学生通过本课程学习之后应当熟悉Verilog HDL语言的基本语法和语义、自顶向下的设计方法学、能用Verilog HDL语言在不同的抽象层次上描述数字电路、掌握用Verilog HDL实现数字电路仿真的方法;同时能够应用Verilog HDL语言进行基于FPGA的电路设计。一方面可以使学生掌握一种适合产品样机和小批量生产的理想手段,另一方面也为进一步学习专用集成电路芯片设计打下了良好基础。通过本课程的学习可以使学生掌握1)自顶向下的全正向设计思想;2)可编程逻辑器件的基本知识和相关软件的使用方法;3)FPGA电路设计的方法和技巧。基本具备中小规模可编程逻辑器件的设计开发能力。

二、课程教学内容和要求

本课程系统的介绍用VerilogHDL设计和验证数字硬件电路,重点讨论综合VerilogHDL子集在设计数字电路中的应用,讨论FPGA现场可编程阵列器件的结构、特点和相应的集成环境的使用以及目前工业界最常用的仿真工具Modelsim 的使用。重点讲授基于FPGA的数字电路设计流程中的基本概念、所采用的步骤和应该遵循的原则,包括模块划分原则、可综合VerilogHDL编码风格、验证程序的编写方法和静态时序分析等。

第一章 VerilogHDL数字设计综述

主要内容:复习数字逻辑电路的相关概念;VerilogHDL的发展历史与语言特点;Verilog语言与FPGA之间的关系;FPGA设计流程,自底向上和自顶向下;。

基本要求:了解VerilogHDL特点及与FPGA关系,理解数字电路设计流程第二章 FPGA介绍

主要内容: FPGA基本概念,现场可编程门阵列FPGA结构、配置、选型。

基本要求:理解FPGA结构,掌握FPGA配置。

第三章 VerilogHDL语法及层次建模概念

主要内容:数字系统抽象描述层次;Verilog模块的基本概念;赋值语句;模块的结构、模块组成,端口连接规则,标示符层次引用;数据类型、常量、变量和基本运算符号;模块实例及逻辑仿真的构成。

基本要求:理解数字电路设计方法:理解模块和模块实例之间关系;理解抽象层次:行为级、数据流级、门级和开关级;理解VerilogHDL词法约定;学习数据类型、系统任务等。

重点:模块连接规则,VerilogHDL语法,数据类型。

第四章仿真模型与仿真环境

主要内容: Verilog HDL构建仿真模块;仿真模块的一般结构;仿真环境。

基本要求: VerilogHDL设计、验证与仿真之间关系;仿真环境与工具。

重点:测试平台。

第五章不同抽象级别建模方法

主要内容:门级建模、数据流建模、行为级建模,不同级别建模逻辑设计的差别及作用。门级原语、表达式、结构化语句。

基本要求:不同建模级别概念,理解门级原语,电路逻辑图用VerilogHDL 描述;使用数据流结构对数字电路建模,表达式、各种结构化语句。

重点:数据流建模、行为级建模方法

第六章任务与函数

主要内容:任务、函数、任务与函数的区别、系统函数、实用建模技术。

基本要求:理解任务和函数之间区别,掌握任务、函数的声明和调用。

第七章设计验证

主要内容:验证综述;功能验证的技术;时序验证相关概念。

基本要求:掌握验证的基本方法。

第八章FPGA设计实例

主要内容:以实例形式从逻辑设计、仿真、FPGA选型、资源利用、下载、验证与测试等方面全面阐述基于VerilogHDL的FPGA数字电路设计。

基本要求:掌握基于VerilogHDL的FPGA数字电路设计基本方法。

三、各教学环节的学时分配

四、实验部分教学内容和要求:

1、实验项目及学时分配

其中:演示性实验0 %,验证性实验16.7 %,

五、本课程与其它课程的联系

先修课:数字电路逻辑设计;

后续课:数字集成电路设计;

六、建议教材及参考资料

建议教材:

1.《VerilogHDL数字设计与综合》(第二版),Samir Palnitkar 著夏宇闻

等译,电子工业出版社,2013年1月

2.《基于verilog的FPGA设计基础》杜慧敏、李宥谋等,西安电子科技

大学出版社出版,2006年2月第1版。

参考资料

1.Verilog数字系统设计教程》(第二版),夏宇闻,北京航天航空大学出

版社,2008年6月

2.《Verilog HDL硬件描述语言》J.Bhasker著,徐振林等译,机械工业

出版社,2000年7月第一版

3.《FPGA设计及应用》,褚振勇、翁木云编著,西安电子科技大学出版社出版,2002

年7月第1版。

4. 《CPLD/FPGA的开发与应用》,徐志军、徐光辉编著,电子工业出版社出版,2002

相关文档
最新文档