数字逻辑第7讲(编码器和译码器)
合集下载
第7讲编码器与译码器
7.1.3 二---十进制编码器
二---十进制编码器的作用：将十个状态（对应于十进制的 十个代码）编制成BCD码。 10线—4线编码器是将十进制数码转换为二进制代 码的组合逻辑电路。常用的集成芯片有74LS147等。 74LS147的逻辑符号和管脚功能
UCC 空脚D I4 I3 I2 I1 A
16 15 14 13 12 11 10 9
Y1 I 2 I I 3
Y0 I1 I 2 I 3 I 3
1 （3）画出逻辑电路（略）
2、集成8线—3线优先编码器74LS148及应用。
VCC YS 16 15 YEX I3 14 13 I2 12 I1 11 I0 Y0 10 9 Y2 Y1 Y0 6 7 9 YS 15 YEX 14
7-1 编码器
编码：把二进制码按一定的规律编排，使每级代 码具有一特定的含义（代表某个数或控制信号）称 谓编码。 如：8421BCD码中用1000表示数字8 如：ASCII码中用100 0001表示字母A 等
编码器：具有编码功能的逻辑电路。 编码器的逻辑功能：能将每一组输入信息变换为 相应二进制的代码输出。
优先编码器的提出：
如果有两个或更多输入信号有效，将会出现输出混乱。
必须根据轻重缓急，规定好这些外设允许操作的先后次 序，即优先级别。 识别多个编码请求信号的优先级别，并进行相应编码的 逻辑部件称为优先编码器。
1、4 线─2 线优先编码器(设计）
输入编码信号高电平有效，输出为二进制代码 输入为编码信号I3 I0 输出为Y1 Y0 输入编码信号优先级从高到低为 I3 ~ I0 （1）列出功能表 输 入 I0 1 × × × 低 I1 0 1 × × I2 0 0 1 × I3 0 0 0 1 高 输 出 Y1 Y0 0 0 1 1 0 1 0 （2）写出逻辑表达式
译码器和编码器.ppt
优先编码器 优先编码器是数字系统中实现优先权管理的一个重要逻辑部件。 没有普通编码器的输入使用限制 编码群输出端
使能端 扩展端
权值由高到低
反 码 输 出
例7.7 由148构成16级不同中断请求的中断优先编码器
2
1
7.1.3 多路选择器和多路分配器 功能：完成对多路数据的选择与分配、在公共传输线上实现多路 数据的分时传送。
7.1.2 译码器和编码器
编码器:对输入信号按一定规律进行编排,使每组输出代码具 有一特定的含义. 译码器:对具有特定含义的输入代码进行“翻译”,将其转换 成相应的输出信号.
1、译码器
常见译码器:二进制译码器、二-十进制译码器和数字显示译 码器。
二进制译码器有n 个输入
如：74ls138、T4138等
典型计数器实例之1------T4193（4位二进制同步可逆计数器）
高电平有效清零端 低电平有效预制端
上升沿触发
异步清零
异步置数
同步计数 计数器的作用是不但可以用来计数，还可以构成分频器，一 个二进制计数器还可以用来构成任意进制的计数器
一、用193构成小于16进制的计数器
A、构成模10加法计数器 模10加法计数器的状态图如图
193有16个不同的计数状态，如何使其在第十个状态时 就回到初始状态
反馈清零法
B、构成模12减法计数器
初始状态为1111，如何构成电路？
反 馈 置 数 法
一、用193构成大于16进制的计数器
Q Q Q Q Q Q Q Q Q CC A B C D CB A B C DQ
典型计数器实例之2------74LS161（4位二进制同步计数器）
寄存器实例之一：T1194 见书P242
教你读懂逻辑电路图之编码器和译码器
教你读懂逻辑电路图之编码器和译码器
逻辑电路图其实并不难解释，各类图形符号按照逻辑功能进行组合，而组成的电路就是逻辑电路图。
而阅读逻辑电路图也是按照这种思路来进行分解进行的。
在逻辑电路中，将数字和字母转化为二进制代码的电路被称为编码器，本文就将为大家带来如何读懂逻辑电路中的编码器和译码器。
编码器
图1（a）是一个能把十进制数变成二进制码的编码器。
一个十进制数被表示成二进制码必须4位，常用的码是使从低到高的每一位二进制码相当于十进制数的1、2、4、8，这种码称为8-4-2-1码或简称BCD码。
所以这种编码器就称为”10线-4线编码器”或“DEC/BCD编码器”。
从图看到，它是由与非门组成的。
有10个输入端，用按键控制，平时按键悬空相当于接高电平1。
它有4个输出端ABCD，输出8421码。
如果按下“1”键，与“1”键对应的线被接地，等于输入低电平0、于是门D输出为1，整个输出成0001。
图1
如按下“7”键，则B门、C门、D门输出为1，整个输出成0111。
如果把这些电路都做在一个集成片内，便得到集成化的10线4线编码器，它的逻辑符号见图1（b）。
左侧有10个输入端，带小圆圈表示要用低电平，右侧有4个输出端，从上到下按从低到高排列。
使用时可以直接选用。
译码器
要把二进制码还原成十进制数就要用译码器。
它也是由门电路组成的，现。
编码器和译码器教案
编码器和译码器教学目标：1、理解编码器、译码器、显示器的电路结构和工作原理；2、掌握组合逻辑电路的分析方法；教学重点：编码器、译码器、显示器的功能和正确使用教学难点：编码器、译码器的工作原理分析教学过程：一、复习各种进制之间的转换二、新授课基础知识基本组合逻辑电路在实际生产和日常生活中所遇到的逻辑问题无穷无尽，解决这些问题相应的数字电路也不可胜数，但若按电路逻辑功能分类，数字电路可分为组合逻辑电路和时序逻辑电路。
组合逻辑电路在任一时刻的输出仅取决于该时刻电路的输入，而与电路过去的输入状态无关；时序逻辑电路在任一时刻的输出不仅取决于该时刻电路的输入，而且还取决于电路原来的状态，或者说与电路过去的输入及输出也有关系。
本任务涉及的是组合逻辑电路，时序逻辑电路将在后续任务中学习。
组合逻辑电路应用十分广泛，常见的基本组合逻辑电路有编码器、译码器、数据选择器、数据分配器和加法器等。
㈠编码器在二进制运算系统中，每一位二进制数只有0和1两个数码，只能表达两个不同的信号或信息。
如果要用二进制数码表示更多的信号，就必须采用多位二进制数，并按照一定的规律进行编排。
把若干个0和1按一定的规律编排在一起，组成不同的代码，并且赋予每个代码以固定的含意，这就叫做编码。
例如，可以用三位二进制数的八组编码表示十进制数的0~7，把十进制数的0编成二进制数码000，把十进制数的1编成二进制数码001，……，把十进制数7编成二进制数码111。
这样，每组二进制数码都被赋予了十进制数0~7的固定含意。
能完成上述编码功能的逻辑电路称为编码器。
⒈二进制编码器将所需信号编为二进制代码的电路称为二进制编码器。
一位二进制代码可以表示两个信号，两位二进制代码有00、01、10、11四种组合，因而可以表示四个信号。
以此类推，用n位二进制代码，则有2n种数码组合，可以表达2n个不同的信号。
反之，要表示N个信息所需的二进制代码应满足2n N。
图5-20是3位二进制编码器示意图，I0~I7是编码器的8路输入，分别代表十进制数0~7的八个数字（或八个要区分的不同信号）；Y0、Y1、Y2是编码器的三个输出。
编码器、译码器 ppt课件
n和m的关系 m≤2n,这样才能保证对应一组输入代码，有且
仅有一个输出与之对应。
ppt课件
26
二．二进制译码器
输入端为n个，则输出端为2n个，且对应于输入 代码的每一种状态，2n个输出中只有一个为1（或为 0），其余全为0（或为1）
2线—4线译码器 3线—8线译码器 4线—16线译码器
ppt课件
27
任务一仿真测试编码器的逻辑功能
一、编码器的基本概念及工作原理
编码——将某种代码或电位信号转换成二进制代码的过程。 编码器：能够实现编码功能的数字电路称为编码器。
一般而言，N个不同的信号，至少需要n位二进制数编码。
N和n之间满足下列关系: 2n≥N
ppt课件
1
二、二进制普通编码器
将输入信号变成二进制代码的电路称为二进制编码器。 即：对应一个输入信号，输出相应的二进制代码。
Y1 I7 I7 I6 I7 I6 I5 I4 I3 I7 I6 I5 I4 I3 I2 I7 I6 I5 I4 (I3 I2 )
Y0 I7 I7 I6 I5 I7 I6 I5 I4 I3 I7 I6 I5 I4 I3 I2 I1 I7 I6 I5 I6 I4 I3 I6 I4 I2 I1
列编码表如右表所示：
ppt课件
9
得到输出函数如下：
Y3 I 8 I 9 I8I9
Y2 I 4 I 5 I 6 I 7 I4I5I6I7
Y1 I 2 I 3 I 6 I 7 I2I3I6I7
Y0 I1 I 3 I 5 I 7 I 9 I1I 3 I 5 I 7 I 9
仅有一个输出与之对应。
ppt课件
26
二．二进制译码器
输入端为n个，则输出端为2n个，且对应于输入 代码的每一种状态，2n个输出中只有一个为1（或为 0），其余全为0（或为1）
2线—4线译码器 3线—8线译码器 4线—16线译码器
ppt课件
27
任务一仿真测试编码器的逻辑功能
一、编码器的基本概念及工作原理
编码——将某种代码或电位信号转换成二进制代码的过程。 编码器：能够实现编码功能的数字电路称为编码器。
一般而言，N个不同的信号，至少需要n位二进制数编码。
N和n之间满足下列关系: 2n≥N
ppt课件
1
二、二进制普通编码器
将输入信号变成二进制代码的电路称为二进制编码器。 即：对应一个输入信号，输出相应的二进制代码。
Y1 I7 I7 I6 I7 I6 I5 I4 I3 I7 I6 I5 I4 I3 I2 I7 I6 I5 I4 (I3 I2 )
Y0 I7 I7 I6 I5 I7 I6 I5 I4 I3 I7 I6 I5 I4 I3 I2 I1 I7 I6 I5 I6 I4 I3 I6 I4 I2 I1
列编码表如右表所示：
ppt课件
9
得到输出函数如下：
Y3 I 8 I 9 I8I9
Y2 I 4 I 5 I 6 I 7 I4I5I6I7
Y1 I 2 I 3 I 6 I 7 I2I3I6I7
Y0 I1 I 3 I 5 I 7 I 9 I1I 3 I 5 I 7 I 9
编码器与译码器
74LS42二—十进制译码器的逻辑.图所示。
28
3. 字符显示译码器
（1）七段显示译码器 七段LED(Light Emitting Diode)数码显示器的显示原理:
R8
Vcc
a
GND gf ab
Vcc
b
c
a
d e
f gb
f
e d c dp
g
d p
e d c dp
共阴极
GND
.
29
GND gf ab
具有译码功能的逻辑电路称为译码器。
.
13
二．二进制译码器的一般原理框图
输
入
的
是
n 位
二
进
制
代
码
EI 输入使能端
.
输出为2n 个高、低 电平信号
14
三．2线－4线译码器
A A BB
EI
1
A
1
B
1
A A B B.
＆ Y0 EIAB
＆ Y1 EIAB
＆
Y2 EIAB
＆ Y3 EIAB
15
❖ 逻辑表达式为： Y0 EIAB Y1EIAB
GND
.
5V 直流 电源
31
显示数字2
GND gf ab
a f gb e d c dp
e d c dp
GND
R
R
gf a b a
f gb
e
c d
dp
e d c dp
R
.
5V 直流 电源
32
显示数字3
GND gf ab
a f gb e d c dp
e d c dp
GND
编码器和译码器
计算机电路基础
在许多数字设备中，数字信号的运算都是按照二进制代码进行的，而运算的 结果往往又必须转换成十进制的形式显示出来，也可以认为，编码器和译码器都 属于代码转换器类。
在数字电路中，用二进制信息表示特定对象的过程称为编码。能实现编码的 逻辑电路称为编码器。常用的编码器有二进制编码器、二－十进制编码器、优先 编码器等。
A I8 I9 B I4 I5 I6 I7 C I2 I3 I6 I7 D I1 I3 I5 I7 I9
前面讨论的二进制编码器和二－十进制编码器的输入信号是相互排斥的，同 一时刻只允许有一个有效输入信号，若同时有两个以上的输入信号要求编码时， 输出端就会出现错误。而优先编码器可以有多个输入信号同时有效，编码器按照 输入信号的优先级别进行编码。
例7.4 用一个74LS138实现逻辑函数 Y ABC ABC ABC 。
解 Y0 ABC ，Y4 ABC Y，7 ABC
，则
其逻辑图如下图所示。
Y Y0 Y4 Y7 Y 0Y 4Y 7
CT74LS138实现逻辑函数Y的逻辑图
在数字系统装置中，经常需要把数字、文字和符号等二进制编码翻译成人 们习惯的形式，直观地显示出来，以便于查看和对话。这种可以直接驱动显示 器的译码器称为显示译码器。
用门电路实现逻辑电路，如下图所示。
8线－3线编码器逻辑图
用BCD码对十进制数进行编码的电路，称为二－十进制编码器。 其中，输入信号为为 ，输出信号为 ，所以也称为十线－四线译码器。列出 二－十进制编码器的编码表，如下表所示。
二－十进制编码器的编码表
根据二－十进制编码器的编码表可以写出输出逻辑函数表达式为
二进制编码器是用n位二进制表示2n个信号的编码器。以三位二进制编码器 为例进行介绍。
在许多数字设备中，数字信号的运算都是按照二进制代码进行的，而运算的 结果往往又必须转换成十进制的形式显示出来，也可以认为，编码器和译码器都 属于代码转换器类。
在数字电路中，用二进制信息表示特定对象的过程称为编码。能实现编码的 逻辑电路称为编码器。常用的编码器有二进制编码器、二－十进制编码器、优先 编码器等。
A I8 I9 B I4 I5 I6 I7 C I2 I3 I6 I7 D I1 I3 I5 I7 I9
前面讨论的二进制编码器和二－十进制编码器的输入信号是相互排斥的，同 一时刻只允许有一个有效输入信号，若同时有两个以上的输入信号要求编码时， 输出端就会出现错误。而优先编码器可以有多个输入信号同时有效，编码器按照 输入信号的优先级别进行编码。
例7.4 用一个74LS138实现逻辑函数 Y ABC ABC ABC 。
解 Y0 ABC ，Y4 ABC Y，7 ABC
，则
其逻辑图如下图所示。
Y Y0 Y4 Y7 Y 0Y 4Y 7
CT74LS138实现逻辑函数Y的逻辑图
在数字系统装置中，经常需要把数字、文字和符号等二进制编码翻译成人 们习惯的形式，直观地显示出来，以便于查看和对话。这种可以直接驱动显示 器的译码器称为显示译码器。
用门电路实现逻辑电路，如下图所示。
8线－3线编码器逻辑图
用BCD码对十进制数进行编码的电路，称为二－十进制编码器。 其中，输入信号为为 ，输出信号为 ，所以也称为十线－四线译码器。列出 二－十进制编码器的编码表，如下表所示。
二－十进制编码器的编码表
根据二－十进制编码器的编码表可以写出输出逻辑函数表达式为
二进制编码器是用n位二进制表示2n个信号的编码器。以三位二进制编码器 为例进行介绍。
第7讲编码器与译码器
12345678
Y0 Y1 Y2 Y3 Y4 Y5 Y6
Y7
74LS138
A0 A1 A2
S2 S3 S1
A0 A1 A2 S2 S3 S1 Y7 GND (a) 引脚排列图
A0 A1 A2
S2 S3 S1
(b) 逻辑功能示意图
G2 S2 S3
真值表
输 使能
入 选择
输
出
S1 G 2
A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
011
01
0
1 1 1 1 0 ×××
100
01
0
1 1 1 1 1 0××
101
01
0
1 1 11 1 1 0×
1 10
01
0
11111110
111
01
7.1.3 二---十进制编码器
二---十进制编码器的作用：将十个状态（对应于十进制的 十个代码）编制成BCD码。 10线—4线编码器是将十进制数码转换为二进制代
A1 A0
LT
IB
IBR
电源＋5V
Vcc
Ya
Yb
74LS48
Yc
Yd
(T339)
Ye
Yf
Yg GND
地
控制端
LT ：测试端
输 A3 入 A2 数 A1
IB ：灭灯端(输入) 据 A0
Y 0 A2 A1 A0 m0
Y 1 A2 A1 A0 m1 Y 2 A2 A1 A0 m2
Y 3 A2 A1 A0 m3 Y 4 A2 A1 A0 m4
Y 5 A2 A1 A0 m5
Y 6 A2 A1 A0 m6 Y 7 A2 A1 A0 m7
Y0 Y1 Y2 Y3 Y4 Y5 Y6
Y7
74LS138
A0 A1 A2
S2 S3 S1
A0 A1 A2 S2 S3 S1 Y7 GND (a) 引脚排列图
A0 A1 A2
S2 S3 S1
(b) 逻辑功能示意图
G2 S2 S3
真值表
输 使能
入 选择
输
出
S1 G 2
A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
011
01
0
1 1 1 1 0 ×××
100
01
0
1 1 1 1 1 0××
101
01
0
1 1 11 1 1 0×
1 10
01
0
11111110
111
01
7.1.3 二---十进制编码器
二---十进制编码器的作用：将十个状态（对应于十进制的 十个代码）编制成BCD码。 10线—4线编码器是将十进制数码转换为二进制代
A1 A0
LT
IB
IBR
电源＋5V
Vcc
Ya
Yb
74LS48
Yc
Yd
(T339)
Ye
Yf
Yg GND
地
控制端
LT ：测试端
输 A3 入 A2 数 A1
IB ：灭灯端(输入) 据 A0
Y 0 A2 A1 A0 m0
Y 1 A2 A1 A0 m1 Y 2 A2 A1 A0 m2
Y 3 A2 A1 A0 m3 Y 4 A2 A1 A0 m4
Y 5 A2 A1 A0 m5
Y 6 A2 A1 A0 m6 Y 7 A2 A1 A0 m7
编码器译码器
任务资料
3.编码器
（1）二进制编码器（8线-3线编码器） 逻辑电路图：
根据真值表可以写出逻辑函 数表达式： Y2= 14+15+16+17 Y1= 12+13+16+17 Y0= 11+13+15+17
任务资料
3.编码器
（2）二-十进制编码器（8421BCD编码器）
将十进制数0～9的10个数字编成二进制代码的电路，称为二-十进 制编码器。示意图（图7.1.6）：
任务资料
2.显示译码器
（3）74LS48集成显示译码器 显示原理图： 74ls48输出时高电平，与 之配合使用的是共阴极半 导体数码管，显示电路原 理图如图7.2.8所示。 74LS47的引脚排列和功能基本 与其相同，区别在于输出为低 电平有效。 图7.2.8 半导体数码管显示电路原理图
学习愉快！
10～17为编码器8路 输入信号，分别表示8个 编对象。
输入 输出
Y2、Y1、Y0为3位输出 信号，表示的是每个输入 信号所对应的编码。
任务资料
3.编码器
（1）二进制编码器（8线-3线编码器） 普通编码器任何时刻只允许一个输入信输入（即有效编码），否则 发生混乱。 真值表（如表7.1.3所示）：。
项目七 组合逻辑电路
主讲：XXXXX
任务资料
3.编码器
数字不仅可以用来表示数量和顺序，还可以用来编码。在日 常生活中，我们可以接触到很多数字组成的编码，像邮政编码、 门牌号、车牌号等等，这些都是数字编码在生活中的应用。
比如身份证号码，每个公民一出生，就有一个身份证 的号码。由公安机关按照居民身份号码国家标准编制。
器中，输入、输出都是高电平
《数字逻辑设计》第7章 数据选择器及译码器
P1
P2
P9
P3
P8
Gnd P4
P7 P6
P5
扩展
W=(P8•P9)’ Y=(P2•P3•P6•P7)’
X=(P4•P5•P6•P7)’ Z=(P1•P3•P5•P7•P9)’
X
Y
Z
&
&
&
&
1. 二进制编码器——例：4线-2线编码器
Example
4:2编码器
计算机配有四个外部设备：声卡(A0),硬盘驱动器 (A1),鼠标(A2),网卡(A3)，B0、B1为编码输出。
g
CD
AB 00 01 11 10 00 1 1 0 0 01 0 0 1 0 11 × × × × 10 0 0 × ×
g=A+CD+BC+BC
编码器（Encoders）
编码器——
♦ 特点：多输入、多输出的组合逻辑电路 ♦ 功能：将二进制码按照一定规律编排，使其具有特定含义
（如：8421BCD码用1000 代表数字8），与译码器互逆。
0 1 0 0 0 1 1 001 1 4
0 1 0 1 1 0 1 101 1 5
0 1 1 0 1 0 1 111 1 6
0 1 1 1 1 1 1 000 0 7
1 0 0 0 1 1 1 111 1 8
1 0 0 1 1 1 1 101 1 9
七段数码管
f g COM a b
a
f
b
g
e
c
d
e d COM c
A1
A0
典型应用——实现常规逻辑函数
A
D0
D1
D2
数字逻辑第7讲(编码器和译码器)
输出： 输出：6位
低3位 高3位
片内优先级 片间优先级
I0
片间优先级的编码 —— 利用第9片74x148 利用第9 每片的GS端接到第9 每片的GS端接到第9片的输入端 GS端接到第 第9片的输出作为高3位（RA5～RA3） 片的输出作为高3 RA5～RA3）
数字逻辑
8片输出A2～A0 片输出A2～ A2 通过或门作为 最终输出的低3 最终输出的低3位 RA2～ RA2～RA0
College of computer science, SWPU
数字逻辑
Digital logic
主 讲 颜俊华 第七讲
编码器和译码器
Computer Science
重 点
掌握编码器工作原理 掌握译码器工作原理 掌握用译码器实现逻辑函数
数字逻辑
College of Computer Science, SWPU
数字逻辑
College of Computer Science, SWPU
二进制优先编码器
逻辑表达式
Y2 = I 7 = I7 Y = I 1 7 = I7 Y = I 7 0 = I7
数字逻辑
+ I7 I6 + I7 I6 I5 + I7 I6 I5 I 4 + I6 + I5 + I 4 + I7 I6 + I7 I6 I5 I 4 I3 + I7 I6 I5 I 4 I3I 2 + I6 + I5 I 4 I3 + I5 I 4 I 2 + I 7 I 6 I 5 + I 7 I 6 I 5 I 4 I 3 + I 7 I 6 I 5 I 4 I 3 I 2 I1 + I 6 I 5 + I 6 I 4 I 3 + I 6 I 4 I 2 I1
常用逻辑部件—编码器和译码器
2 编码器
编码：赋予选定的一系列二进制代码以固定的含义。 编码器：实现编码功能的逻辑电路。
数字系统的信息
数值
编码
文字符号
二进制代码
为了表示字符
1
1. 二进制编码器 将一系列信号状态编制成二进制代码。
n个二进制代码（n位二进制数）有2n种不同的 组合，可以表示2n个信号。
输入： 输出：
N个信号 n位二进制代码
Y2 Y1 Y0 YEX Y0
0
0 1 11 111 1
11 1 01
0
0 11 111 1
11 0 01
0
01 111 1
10 1 01
0
0 111 1
10 0 01
0
0 1 1 1
01 1 01
0
0 1 1
01 0 01
0
0 1
00 1 01
0
0
00 0 01
Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15
20
译码输出
2. 显示译码器
在数字系统中，常常需要将运算结果用人们习 惯的十进制显示出来，这就要用到显示译码器。
二-十进 制编码
显示译 码器
显示器件
显示器件： 常用的是七段显示器件 a
f gb
e
c
21
d
接法：
共阴极：
“1”亮，“0”不亮
ab c d e f g
十-四线编码器
10
编码表
输入
Y3
Y2
Y1
Y0
I0
0
0
0
0
I1
0
0
0
1
I2
0
编码：赋予选定的一系列二进制代码以固定的含义。 编码器：实现编码功能的逻辑电路。
数字系统的信息
数值
编码
文字符号
二进制代码
为了表示字符
1
1. 二进制编码器 将一系列信号状态编制成二进制代码。
n个二进制代码（n位二进制数）有2n种不同的 组合，可以表示2n个信号。
输入： 输出：
N个信号 n位二进制代码
Y2 Y1 Y0 YEX Y0
0
0 1 11 111 1
11 1 01
0
0 11 111 1
11 0 01
0
01 111 1
10 1 01
0
0 111 1
10 0 01
0
0 1 1 1
01 1 01
0
0 1 1
01 0 01
0
0 1
00 1 01
0
0
00 0 01
Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15
20
译码输出
2. 显示译码器
在数字系统中，常常需要将运算结果用人们习 惯的十进制显示出来，这就要用到显示译码器。
二-十进 制编码
显示译 码器
显示器件
显示器件： 常用的是七段显示器件 a
f gb
e
c
21
d
接法：
共阴极：
“1”亮，“0”不亮
ab c d e f g
十-四线编码器
10
编码表
输入
Y3
Y2
Y1
Y0
I0
0
0
0
0
I1
0
0
0
1
I2
0
编码器与译码器
▪ 译码器有变量译码器和显示译码器之分。
①变量译码器
▪ 变量译码器的逻辑功能是将输入的n位二 进制代码译成2n个输出变量。每个输出变 量与唯一的一组输入码对应，当输入为某 组码时，仅有与其对应的输出信号为有效
电平，其他输出均为无效电平。典型的 变量译码器型号为3线－8线译码器 74LS138。图2–3–2所示为3线－8线 译码器74LS138的引脚排列图。
× l × ×× 0 × × ×× 1 0 0 00 1 0 0 01 1 0 0 10 1 0 0 11 1 0 1 00 1 0 1 01 1 0 1 10 1 0 1 11
Y0 Y1 Y2 Y3 Y4 Y5
11 1111 11 1111 01 1111 10 1111 11 0111 11 1011 11 1101 11 1110 11 1111 11 1111
（a）七段显示器 （b）共阴极连接
（c）共阳极连接
▪ 本实验采用的型号为BS201共阴极式显示器， 它与74LS48译码器配套使用。
实验预习要求
▪ （1）复习有关编码器和译码器的原理。 ▪ （2）了解所用集成电路的功能和外部引
线排列。 ▪ （3）根据实验任务，画出所需的实验电
路 图及记录表格
实验内容和步骤
0 0 1 l l 1 1 1 1 1 110 1
▪ 在 S =“0”时，编码器允许工作。当 IN0 ~IN7 8条
输入线中有一条为0时，输出一组优先权最高 的有效输入所对应的二进制代码。
▪ （2）译码器
▪ 译码是编码的逆过程，它的逻辑功能是将每 个输入的二进制代码，译成对应的输出高、 低电平信号。
端 Y EX用于扩展编码功能。IN 0 ~IN 7 是8个编
码对象。IN 7 的优先权最高，IN 0 的优先权最低。 编码的输出是3位二进制代码，用 表Y2Y1Y0 示。表2–3–1为8线－3线优先编码器的真 值表。
①变量译码器
▪ 变量译码器的逻辑功能是将输入的n位二 进制代码译成2n个输出变量。每个输出变 量与唯一的一组输入码对应，当输入为某 组码时，仅有与其对应的输出信号为有效
电平，其他输出均为无效电平。典型的 变量译码器型号为3线－8线译码器 74LS138。图2–3–2所示为3线－8线 译码器74LS138的引脚排列图。
× l × ×× 0 × × ×× 1 0 0 00 1 0 0 01 1 0 0 10 1 0 0 11 1 0 1 00 1 0 1 01 1 0 1 10 1 0 1 11
Y0 Y1 Y2 Y3 Y4 Y5
11 1111 11 1111 01 1111 10 1111 11 0111 11 1011 11 1101 11 1110 11 1111 11 1111
（a）七段显示器 （b）共阴极连接
（c）共阳极连接
▪ 本实验采用的型号为BS201共阴极式显示器， 它与74LS48译码器配套使用。
实验预习要求
▪ （1）复习有关编码器和译码器的原理。 ▪ （2）了解所用集成电路的功能和外部引
线排列。 ▪ （3）根据实验任务，画出所需的实验电
路 图及记录表格
实验内容和步骤
0 0 1 l l 1 1 1 1 1 110 1
▪ 在 S =“0”时，编码器允许工作。当 IN0 ~IN7 8条
输入线中有一条为0时，输出一组优先权最高 的有效输入所对应的二进制代码。
▪ （2）译码器
▪ 译码是编码的逆过程，它的逻辑功能是将每 个输入的二进制代码，译成对应的输出高、 低电平信号。
端 Y EX用于扩展编码功能。IN 0 ~IN 7 是8个编
码对象。IN 7 的优先权最高，IN 0 的优先权最低。 编码的输出是3位二进制代码，用 表Y2Y1Y0 示。表2–3–1为8线－3线优先编码器的真 值表。
数字逻辑7-2编码器、译码器
7 0
数字逻辑
第7章 常用中规模集成组合逻辑电路
真值表
输入：自然二进制码 输出：低电平有效
数字逻辑 第7章 常用中规模集成组合逻辑电路
译码器的各个输出都是输入变量的最小项， 可以利用全译码器进行组合电路设计。 例 用3-8译码器设计全减器逻辑电路。 一位全减器有三个输入：被减数Ai、减数Bi、 来自相邻低位的借位；有两个输出：差Di和相 邻高位的借位Gi。根据二进制减法规则，写出 其真值表。由真值表写出其最小项表达式。
辅助端功能 （2）动态灭零输入端 RBI ：低电平有效 。当 RBI ＝0、且译码输入全为0时，该位 输出不显示，即0字被熄灭；当译码输入 不全为0时，该位正常显示。本输入端用 于消隐无效的0。如数据0034.50可显示 为34.5。
数字逻辑
第7章 常用中规模集成组合逻辑电路
辅助端功能 （3）灭灯输入/动态灭零输出端 BI / RBO ：这是 一个特殊的引脚，有时用作输入，有时用作输出 。当作为输入使用，且 BI＝0时，数码管七段全 灭，与译码输入无关。当作为输出使用时，受控 于 LT 和 RBI ：当 LT＝1且 RBI＝0时，输入数码 全0时，BI / RBO ＝0；其它情况下 BI / RBO ＝1。本端 钮主要用于显示多位数字时，多个译码器之间的 连接。
数字逻辑
第7章 常用中规模集成组合逻辑电路
逻辑图
电路特点：与门组成的阵列，每 一个输出都是最小项
数字逻辑 第7章 常用中规模集成组合逻辑电路
集成二进制译码器74LS138
Y ~ Y 为译码输 A2、A1、A0为二进制译码输入端， 出端（低电平有效），S1、S3、S2为选通控制端。 当S1＝1、 S3+ S2=0 时，译码器处于工作状态；当 S1＝0、或S3+ S2=1 时，译码器处于禁止状态。
数字逻辑
第7章 常用中规模集成组合逻辑电路
真值表
输入：自然二进制码 输出：低电平有效
数字逻辑 第7章 常用中规模集成组合逻辑电路
译码器的各个输出都是输入变量的最小项， 可以利用全译码器进行组合电路设计。 例 用3-8译码器设计全减器逻辑电路。 一位全减器有三个输入：被减数Ai、减数Bi、 来自相邻低位的借位；有两个输出：差Di和相 邻高位的借位Gi。根据二进制减法规则，写出 其真值表。由真值表写出其最小项表达式。
辅助端功能 （2）动态灭零输入端 RBI ：低电平有效 。当 RBI ＝0、且译码输入全为0时，该位 输出不显示，即0字被熄灭；当译码输入 不全为0时，该位正常显示。本输入端用 于消隐无效的0。如数据0034.50可显示 为34.5。
数字逻辑
第7章 常用中规模集成组合逻辑电路
辅助端功能 （3）灭灯输入/动态灭零输出端 BI / RBO ：这是 一个特殊的引脚，有时用作输入，有时用作输出 。当作为输入使用，且 BI＝0时，数码管七段全 灭，与译码输入无关。当作为输出使用时，受控 于 LT 和 RBI ：当 LT＝1且 RBI＝0时，输入数码 全0时，BI / RBO ＝0；其它情况下 BI / RBO ＝1。本端 钮主要用于显示多位数字时，多个译码器之间的 连接。
数字逻辑
第7章 常用中规模集成组合逻辑电路
逻辑图
电路特点：与门组成的阵列，每 一个输出都是最小项
数字逻辑 第7章 常用中规模集成组合逻辑电路
集成二进制译码器74LS138
Y ~ Y 为译码输 A2、A1、A0为二进制译码输入端， 出端（低电平有效），S1、S3、S2为选通控制端。 当S1＝1、 S3+ S2=0 时，译码器处于工作状态；当 S1＝0、或S3+ S2=1 时，译码器处于禁止状态。
数字电子技术-编码器与译码器
1
2
3
4
5
A0
A1 A2 (a)
G2A G2B G1 引脚排列图
Y7 GND
A0
A1 A2 (b)
G2A G2B G1 逻辑功能示意图
Y7 ~ Y0 为译码输出端（低电平 A2、A1、A0为二进制译码输入端， G2 A G2 B 0 时， G2 A 、 G2 B 为选通控制端。当G1＝1、 有效），G1、 译码器处于工作状态；当G1＝0、 G2 A G2 B 1 时，译码器处于 禁止状态。
2位二进制译码器 译码输入 a1 a0 0 0 0 1 1 0 1 1 译码输出 y0 y1 y2 y3 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1
二进制译码器输入输出满足：m=2n 如：2—4译码器 3—8译码器 4—16译码器 （二）十进制译码器
又称：二—十进制译码器 或：4—10译码器
c=d=e=f=g=1， a=b=0时
2、显示译码器
真值表
真值表仅适用于共阴极LED
功能或 十进制数
输
入 A3 A2 A1 A0 ×××× ×××× 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
RBI 相连 小数部分：低位的 BI / RBO 与高位的
g f
COM
a b
a f e d
COM
g
b c
DP
e d
c DP
按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。
译码器与编码器
100
11101111
10
101
11011111
10
110
10111111
10
111
01111111
输入：自然二进制码
输出：低电平有效
74LS138的级联
译码输入
A0A1A2
A3 “1”
4 线-16 线译码器
使能
A0A1A2 STA STB STC 低位片
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
别表示本级的比较结果。
设 L1 ( A B) ， L2 ( A B) ，L3 ( A B) ， L31 A3 B3 ( A3 B3 ) ， L32 A3 B3 ( A3 B3 ) ，
（输入为高电平有效，即是输入用原变量表示）
编码器真值表
输
入
I0 I1 I2 I3 I4 I5 I6 I7
100 00000
010 00000 001 00000 000 10000
000 01000
000 00100 000 00010
000 00001
输出
A2 A1 A0 000 001 010 011 100 101 110 111
G2 G2 A G2B
真值表
输 使能
入 选择
输
出
G1 G2
A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
×1
× × ×
11111111
0×
× × ×
1
1
1
1
1
1
1
1
10
000
11111110
10
001
11111101
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Y1、Y0略
数字逻辑
College of Computer Science, SWPU
二进制编码器
化简
利用约束项来化简
数字逻辑
College of Computer Science, SWPU
二进制编码器
逻辑表达式
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
College of Computer Science, SWPU
二进制优先编码器
逻辑图
8 线 3 线 优 先 编 码 器
数字逻辑
Y2 ≥1 & Y1 ≥1 & Y0 ≥1
1 I7 I6
1 I5
1 I4 I3
数字逻辑
College of Computer Science, SWPU
二进制优先编码器
逻辑表达式
Y2 I 7 I7 Y I 1 7 I7 Y I 7 0 I7
数字逻辑
I7 I6 I7 I6 I5 I7 I6 I5 I 4 I6 I5 I 4 I7 I6 I7 I6 I5 I 4 I3 I7 I6 I5 I 4 I3I 2 I6 I5 I 4 I3 I5 I 4 I 2 I 7 I 6 I 5 I 7 I 6 I 5 I 4 I 3 I 7 I 6 I 5 I 4 I 3 I 2 I1 I 6 I 5 I 6 I 4 I 3 I 6 I 4 I 2 I1
Y1 I 2 I 3 I 6 I 7
Y0 I 1 I 3 I 5 I 7
数字逻辑
College of Computer Science, SWPU
二进制优先编码器
二进制编码器：要求任何时刻只能有一个有效 输入。
如果某时刻同时出现多个有效输入该源自何处理？ 设定优先级（priority）即采用优先编码器。 不是对所有有效输入信号进行编码，而是根据 设计时规定好的信号优先编码顺序，选择其中 相对优先级最高的输入信号进行编码。
重 点
掌握编码器工作原理
掌握译码器工作原理
掌握用译码器实现逻辑函数
数字逻辑
College of Computer Science, SWPU
编码器(Encoder)
编码：是指用文字、符号和数码来表示某种信 息的过程。
在数字系统中，由于采用二进制运算处理数据， 因此通常将信息编成若干位二进制代码。在逻 辑电路中，信号都是以高、低电平的形式给出。
真值表
输 I7 I6 I5 I4 I3 入 I2 I1 I0 输 Y2 1 1 1 1 0 0 0 0 Y1 1 1 0 0 1 1 0 0 出 Y0 1 0 1 0 1 0 1 0
1 × × × × × × × 0 1 × × × × × × 0 0 1 × × × × × 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 × × × × 1 0 0 0 × × × 1 0 0 × × 1 0 × 1
数字逻辑
College of Computer Science, SWPU
二进制优先编码器
例：设计一个8线-3线优先编码器，在输入的8 个信号I0~I7中，I7的优先级最高，I6次之，依 此类推，I0最低。
数字逻辑
College of Computer Science, SWPU
二进制优先编码器
数字逻辑
College of Computer Science, SWPU
二进制编码器
逻辑电路图（注意：与I0无关）
8 -3 线 线 编 码 器
数字逻辑
College of Computer Science, SWPU
二进制编码器
思考：如果用与非门实现的话，Y2、Y1、Y0的 表达式该如何变？
Y2 I 4 I 5 I 6 I 7
2 n
m
数字逻辑
College of Computer Science, SWPU
二进制编码器
编码器的输出代码可以是原码形式也可以是反 码形式。
与十进制数数值对应的二进制码为原码。 把原码各位取反得到的码为反码。
数字逻辑
College of Computer Science, SWPU
二进制编码器
编码器：实现编码的数字电路，把输入的每个 高低电平信号编成一组对应的二进制代码。
数字逻辑
College of Computer Science, SWPU
二进制编码器
二进制编码器：对二进制编码的组合电路。
假设某编码器有n个输入端,I0, I1 …,In-1 ,有m 个输出端Y0，Y1 …，Ym-1 。为了不使输出发生 混乱而产生错误，普通编码器规定，在任何给 定的时刻，n个输入端中只能有一个有效，其余 n-1个都不能出现。同时也可以知道，输入端的 个数与输出端的个数有以下关系：
例：设计一个输入为8个高电平有效信号， 输出为原码输出的3位二进制编码器。 组合逻辑电路设计步骤？
数字逻辑
College of Computer Science, SWPU
二进制编码器
真值表
二进制 编码器 2
n
3位二进制编码器的真值表
I0 I1 I2 I3 I4 I5 I6 I 7 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 Y2 Y1 Y0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
个 输 入
I0 I1
Y0
Y1 Y2
I7
n 个 输 出
数字逻辑
College of Computer Science, SWPU
二进制编码器
逻辑表达式
Y2 I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7
数字逻辑
College of Computer Science, SWPU
二进制编码器
化简
利用约束项来化简
数字逻辑
College of Computer Science, SWPU
二进制编码器
逻辑表达式
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
College of Computer Science, SWPU
二进制优先编码器
逻辑图
8 线 3 线 优 先 编 码 器
数字逻辑
Y2 ≥1 & Y1 ≥1 & Y0 ≥1
1 I7 I6
1 I5
1 I4 I3
数字逻辑
College of Computer Science, SWPU
二进制优先编码器
逻辑表达式
Y2 I 7 I7 Y I 1 7 I7 Y I 7 0 I7
数字逻辑
I7 I6 I7 I6 I5 I7 I6 I5 I 4 I6 I5 I 4 I7 I6 I7 I6 I5 I 4 I3 I7 I6 I5 I 4 I3I 2 I6 I5 I 4 I3 I5 I 4 I 2 I 7 I 6 I 5 I 7 I 6 I 5 I 4 I 3 I 7 I 6 I 5 I 4 I 3 I 2 I1 I 6 I 5 I 6 I 4 I 3 I 6 I 4 I 2 I1
Y1 I 2 I 3 I 6 I 7
Y0 I 1 I 3 I 5 I 7
数字逻辑
College of Computer Science, SWPU
二进制优先编码器
二进制编码器：要求任何时刻只能有一个有效 输入。
如果某时刻同时出现多个有效输入该源自何处理？ 设定优先级（priority）即采用优先编码器。 不是对所有有效输入信号进行编码，而是根据 设计时规定好的信号优先编码顺序，选择其中 相对优先级最高的输入信号进行编码。
重 点
掌握编码器工作原理
掌握译码器工作原理
掌握用译码器实现逻辑函数
数字逻辑
College of Computer Science, SWPU
编码器(Encoder)
编码：是指用文字、符号和数码来表示某种信 息的过程。
在数字系统中，由于采用二进制运算处理数据， 因此通常将信息编成若干位二进制代码。在逻 辑电路中，信号都是以高、低电平的形式给出。
真值表
输 I7 I6 I5 I4 I3 入 I2 I1 I0 输 Y2 1 1 1 1 0 0 0 0 Y1 1 1 0 0 1 1 0 0 出 Y0 1 0 1 0 1 0 1 0
1 × × × × × × × 0 1 × × × × × × 0 0 1 × × × × × 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 × × × × 1 0 0 0 × × × 1 0 0 × × 1 0 × 1
数字逻辑
College of Computer Science, SWPU
二进制优先编码器
例：设计一个8线-3线优先编码器，在输入的8 个信号I0~I7中，I7的优先级最高，I6次之，依 此类推，I0最低。
数字逻辑
College of Computer Science, SWPU
二进制优先编码器
数字逻辑
College of Computer Science, SWPU
二进制编码器
逻辑电路图（注意：与I0无关）
8 -3 线 线 编 码 器
数字逻辑
College of Computer Science, SWPU
二进制编码器
思考：如果用与非门实现的话，Y2、Y1、Y0的 表达式该如何变？
Y2 I 4 I 5 I 6 I 7
2 n
m
数字逻辑
College of Computer Science, SWPU
二进制编码器
编码器的输出代码可以是原码形式也可以是反 码形式。
与十进制数数值对应的二进制码为原码。 把原码各位取反得到的码为反码。
数字逻辑
College of Computer Science, SWPU
二进制编码器
编码器：实现编码的数字电路，把输入的每个 高低电平信号编成一组对应的二进制代码。
数字逻辑
College of Computer Science, SWPU
二进制编码器
二进制编码器：对二进制编码的组合电路。
假设某编码器有n个输入端,I0, I1 …,In-1 ,有m 个输出端Y0，Y1 …，Ym-1 。为了不使输出发生 混乱而产生错误，普通编码器规定，在任何给 定的时刻，n个输入端中只能有一个有效，其余 n-1个都不能出现。同时也可以知道，输入端的 个数与输出端的个数有以下关系：
例：设计一个输入为8个高电平有效信号， 输出为原码输出的3位二进制编码器。 组合逻辑电路设计步骤？
数字逻辑
College of Computer Science, SWPU
二进制编码器
真值表
二进制 编码器 2
n
3位二进制编码器的真值表
I0 I1 I2 I3 I4 I5 I6 I 7 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 Y2 Y1 Y0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
个 输 入
I0 I1
Y0
Y1 Y2
I7
n 个 输 出
数字逻辑
College of Computer Science, SWPU
二进制编码器
逻辑表达式
Y2 I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7