CMOS三态门集成电路课程设计

集成电路课程设计

前言

集成电路在当今社会中发挥着越来越重要的作用。也越来越成为衡量一个国家高科技技术水平的重要指标。作为一门重要的课程，集成电路课程设计是电子科学与技术专业要求的实践课程，主要目的是使学生熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础。提高学生综合运用已掌握的知识，利用相关软件，进行集成电路芯片的能力。集成电路设计主要包括以下几个方面。系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。

1.设计需求分析

1.1设计内容及其性能指标要求

器件名称：CMOS三态门器件

要求电路性能指标：

（1）输出高电平时，|I

OH |≤20μA，V

OH，min

=5V；

（2）输出底电平时，|I

OL |≤4mA，V

OL，man

=0V；

（3）输出级充放电时间t

r =t

f

，t

pd

＜25ns；

（4）工作电源5V，常温工作，工作频率f

work =100HZ，最大功耗P

max

＝

150mW。

1.2设计指标

1.独立完成设计三态门芯片的全过程；

2.设计时使用的工艺及设计规则： MOSIS:mhp_n12；

3.根据所用的工艺，选取合理的模型库；

4.选用以lambda(λ)为单位的设计规则；

5.全手工、层次化设计版图；

6.达到设计要各项指标要求。

2.设计实现

2.1三态门芯片简介

所谓三态门（TG）就是一种传输模拟信号的模拟开关。CMOS三态门门由一个P沟道和一个N沟道增强型MOSFET并联而成，如下图所示。它的管脚图如图1所示，其逻辑真值表如表1所示：

三态门原理图

图1 三态门芯片管脚图

表1 三态门真值表

从图1可以看出三态门芯片是一个反相器与一组互补的增强型场效应管组成，而反相器也可以由一组互补的增强型场效应管构成。因此，本电路的重点是增强型场效应管的使用。从真值表我们可以看出EN为使能端。当其为1时，输出等于输入，当其为0时，输出为高阻态。

2.2电路工作原理

TP和TN是结构对称的器件，它们的漏极和源极是可互换的。设它们的开启电压|VT|=2V且输入模拟信号的变化范围为-5V到+5V。为使衬底与漏源极之间的PN结任何时刻都不致正偏，故TP的衬底接+5V电压，而TN的衬底接-5V电压。两管的栅极由互补的信号电压（+5V和-5V）来控制，分别用C和!C表示。传输门的工作情况如下：当C端接低电压-5V时TN的栅压即为-5V，vI取-5V到+5V范围内的任意值时，TN均不导通。同时、TP的栅压为+5V，TP亦不导通。可见，当C端接低电压时，开关是断开的。为使开关接通，可将C端接高电压+5V。此时TN的栅压为+5V，vI 在-5V到+3V的范围内，TN导通。同时TP的棚压为-5V，vI在-3V到+5V 的范围内TP将导通。由上分析可知，当vI<-3V时，仅有TN导通，而当vI>+3V时，仅有TP导通当vI在-3V到+3V的范围内，TN和TP两管均导通。进一步分析还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。这是CMOS传输出门的优点。在正常工作时，模拟开关的导通电阻值约为数百欧，当它与输入阻抗为兆欧级的运放串接时，可以忽略不计。

2.3电路设计

本次设计采用的是m12_20的模型库参数进行各级电路的尺寸计算，其参数如下：

NMOS:εox=3.9×8.85×10﹣12F/m μn=605.312×10﹣4㎡/Vs

t ox=395×10﹣10m V tn=0.81056V

PMOS: εox=3.9×8.85×10﹣12F/m μp=219×10﹣4㎡/Vs

t ox=395×10﹣10m V tp=﹣0.971428V

2.2.1 反相器电路设计

根据要求反相器电路等效电路图如图3所示，输入Vi为前一级的输

出，可认为是理想的输出，即V

IL =Vss, V

IH

=V DD。

图3 反相器电路

（1）反相器N管（W/L）N的计算

当输入为高电平时，输出为低电平，N管导通，工作在线性区，要求|I

OL

|≤

4mA，V

OL，man

=0.4V，根据NMOS管理想电流分方程分段表达式：

因此，

则，

(2) 反相器P 管（W/L ）P 的计算

当输入为低电平时，输出为高电平，P 管导通，工作在线性区。同时要求N 管和P 管的充放电时间t r =t f ，分别求出这两个条件下的（W/L ）P ，min 极限值，然后取大者。

1. 以|I OH |≤20μA ，V OH ，min =4.4V 为条件计算（W/L ）P ，min 极限值：用PMOS

管的理想电流方程分段表达式：

因此

则，

2. N 管和P 管的充放电时间t r 和t f 表达式分别为

()()()⎥⎦⎤⎪⎪⎭⎫ ⎝⎛--+⎢⎣⎡--⎪⎭⎫ ⎝⎛⋅⋅=dd tn dd tn dd tn dd dd tn n n ox ox L f V V V V V V V V V W L t C t 2019ln 1

1.022με

(

)

(

)

()

⎥⎦

⎤⎪⎪⎭⎫ ⎝⎛--+⎢⎢⎣

⎡--⎪⎭⎫ ⎝⎛⋅⋅=⋅dd tp

dd tp

dd tp dd dd tp p p ox ox L r V V V V V V V V V W L t C t 2019ln 11.02

2

με

计算得出：

则（W/L ）P =140

取其中的大值作为输出级P 管的尺寸，则（W/L ）P =140 2.2.2传输门MOS 的尺寸计算

内部逻辑门的电路如图5所示。根据截止延迟时间t pLH 和导通延迟时间t pHL 的要求，在最坏情况下，必须保证等效N 管、P 管的等效电阻与内部基本反相