高级计算机体系结构作业汇总(非标准答案)
计算机体系结构作业
Homework 11. Explain the Concepts○1系统结构（CA ：Computer Architecture ）：是指从程序设计者的角度看到的一个计算机系统的属性，即计算机的概念性结构和功能特性，它是计算机系统的软硬件界面，通过研究系统结构来建立完整系统的计算机软硬件体系。
○2高级系统结构（Advanced CA ）：即并行系统结构，是指由多个处理单元组成的相互通信和协作的计算机系统，该系统能快速、高效地求解大型复杂问题。
○3Amdahl law ：阿姆达尔定律，指系统中某一部件采用更快执行方式改进后使整个系统性能获得的改进程度，取决于该种执行方式被使用的频率大小，或者是它占整个执行时间的比例。
该定律定义了改进后和改进前的加速比s 如下，（其中a 为串行计算部分所占比例，n为并行的节点个数）。
))1((1na aS -+=○4SCALAR PROCESSING ：标量处理，是最简单的计算机处理类型，与向量处理相对。
是指在同一时间内只处理一条数据，对应的标量处理器是单指令流单数据流处理器（SISD ）。
○5LOOK-AHEAD ：先行技术，用来预处理指令，使得后续操作可以重叠，实现并行。
○6PVP ：parallel vector processor 并行向量处理机，是采用先行控制技术、流水线运算技术以及交叉访问的并行处理计算机，主要以流水线结构为主，有效提高运算速度。
○7SMP ：symmetrical multi-processor 对称多处理机，是指两个或多个相同的处理机由同一操作系统控制，通过一个互联网络，共享同一主存储器，拥有该种系统的处理机为对称多处理机。
○8MPP ：massively parallel processing 大规模并行处理，是指采用大量处理器并行工作的处理方式，其特点是高速度，在极大运算量领域有着重要应用。
○9DSM ：distributed shared memory 分布共享内存，是指在分布式操作系统中（或不共享物理内存的计算机之间）实现共享数据的一个抽象，即提供一块虚拟的地址空间，使得各计算机进程可以像访问自己的地址空间一样进行读写操作。
计算机体系结构考试卷子及答案
1.某台主频为1GHz的计算机执行标准测试程序，程序中指令类型、执行数量和平均时钟周期数如下:求该计算机的有效CPI、MIPS和程序执行时间。
（10分）2.将计算机系统中某一功能的处理速度加快15倍，但该功能的处理时间仅占整个系统运行时间的40%，则采用此增强功能方法后，能使整个系统的性能提高多少？3.如果某计算机系统有3个部件可以改进，则这3个部件进改进后达到的加速比分别为：S1=30，S2=20，S3=10。
（1）如果部件1和部件2改进前的执行之间占整个系统执行的时间比例都为30%，那么，部件3改进前的执行时间占整个系统执行时间的比例为多少，才能使3个部件都改进后的整个系统的加速比Sn达到10？（2）如果3个部件改进前执行时间占整个系统执行时间的比例分别是30%，30%和20%，那么，3个部件都改进后系统的加速比是多少？未改进部件执行时间在改进后的系统执行时间中占的比例是多少？（10分）4.假设某应用程序中有4类操作，通过改进，各操作获得不同的性能提高。
具体数据如下表所示:(1）改进后，各类操作的加速比分别是多少?(2）各类操作单独改进后，程序获得的加速比分别是多少?(3）4类操作均改进后，整个程序的加速比是多少?5.一台模型机的9条指令的使用频度如下：（10分）ADD（加）：26%SHR（右移）：2%SUB（减）：17%CLL（循环左移）：5%JOM（按页转移）：11%CLA（累加器清零）：15%STO（存）：2%STP（停机）：12%JMP（转移）：10%试设计这9条指令的Huffman编码的操作码表示以及其等长扩展操作码表示，并计算这两种表示的平均操作码长度。
6.有一个“Cache-主存”存储层次。
主存共分为8个块（0～7），Cache为4个块（0～3），采用直接映像方式。
（1）对于如下主存块地址流：0、2、6、1、3、7、0、1、4、5、4、6、0、7、2，如主存中内容一开始未装入Cache，请列出每次访问后Cache中各块的分配情况；（2）对于（1），指出既发生块失效又发生块争用的时刻；（3）对于（1），求出此期间的Cache命中率。
计算机体系结构答案
计算机体系结构答案2021 福师网院一、填空题（每空1分，共14分）1.高速缓冲存储器的地址映象方式有三种，它们分别是：全向量方式，直接相联方式，组相联方式。
2. 虚拟存储器的三种管理方式是段式管理，页式管理和段页式管理。
3.从主存的角度来看，“Cache—主存”层次的目的是为了提高速度，而“主存—辅存”层次的目的是为了扩大容量。
4.根据指令间的对同一寄存器读和写操作的先后次序关系，数据相关冲突可分为RAW 、WAR 和WAW 三种类型。
5.当代计算机体系结构的概念包括指令集结构、计算机组成和计算机实现三个方面的内容。
二、名词解释（每题2分，共16分）计算机体系结构：答：计算机体系结构包括指令集结构、计算机组成和计算机实现三个方面的内容。
兼容机：答：不同厂家生产的具有相同计算机结构的计算机；系列机：同一厂家生产的具有相同计算机结构，但具有不同组成和实现的一系列不同档次不同型号的机器；写直达法：答：执行“写”操作时，不仅写入Cache，而且也写入下一级存储器。
高速缓冲存储器:答：为解决CPU与主存储器间速度差而在内存储器和CPU之间增加的一种存取速度远高于普通内存的特殊存储器。
延迟转移技术：答：为了使指令流水线不断流，在转移指令之后插入一条不相关的有效的指令，而转移指令被延迟执行，这种技术称为延迟转移技术。
线性流水线：答：指各段串行连接、没有反馈回路的流水线。
数据通过流水线中的各段时，每一个段最多只流过一次；非线性流水线：指各段除了有串行的连接外，还有反馈回路的流水线。
流水线的吞吐率：答：在单位时间内流水线所完成的任务数量或输出结果的数量。
并行性：答：计算机系统在同一时刻或者同一时间间隔内进行多种运算或操作。
只要在时间上相互重叠，就存在并行性。
它包括同时性与并发性两种含义。
三、简答题(每题5分，共30分）1. 如有一个经解释实现的计算机，可以按功能划分成4级。
每一级为了执行一条指令需要下一级的N条指令解释。
计算机系统结构课后习题答案(第2版)
习题一1、解释下列术语计算机系统的外特性：通常所讲的计算机系统结构的外特性是指机器语言程序员或编译程序编写者所看到的外特性，即由他们所看到的计算机的基本属性（概念性结构和功能特性）。
计算机系统的内特性：计算机系统的设计人员所看到的基本属性，本质上是为了将有关软件人员的基本属性加以逻辑实现的基本属性。
模拟：模拟方法是指用软件方法在一台现有的计算机上实现另一台计算机的指令系统。
可移植性：在新型号机出台后，原来开发的软件仍能继续在升级换代的新型号机器上使用，这就要求软件具有可兼容性，即可移植性。
可兼容性是指一个软件可不经修改或只需少量修改，便可由一台机器移植到另一台机器上运行，即同一软件可应用于不同环境。
Amdahl定律：系统中对于某一部件采用某种更快的执行方式所能获得的系统性能改进程度，取决于这种执行方式被使用的频度或占总执行时间的比例。
虚拟机（Virtual Machine）：指通过软件模拟的具有完整硬件系统功能的、运行在一个完全隔离环境中的完整计算机系统。
6、7、假定求浮点数平方根的操作在某台机器上的一个基准测试程序中占总执行时间的20%，为了增强该操作的性能，可采用两种不同的方法：一种是增加专门的硬件，可使求浮点数平方根操作的速度提高为原来的20倍；另一种方法是提高所有浮点运算指令的速度，使其为原来的2倍，而浮点运算指令的执行时间在总执行时间中占30%。
试比较这两种方法哪一种更好些。
答：增加硬件的方法的加速比Sp1=1.23, 另一种方法的加速比Sp2=1.176，经计算可知Sp1=方法更好些。
Sp2>Sp2第一种9、假设高速缓存Cache的工作速度为主存的5倍，且Cache被访问命中的概率T=为90%，则采用Cache能使整个存储系统获得多高的加速比？答：加速比，其中tm=5tc，代入公式、得到加速比S=3.33。
11、Flynn分类法的依据是什么，它与按“并行级”和“流水级”的分类方法有什么不同？答：Flynn分类法的依据是指令流和数据流多倍性概念进行分类的。
[整理版]计算机体系结构试题汇总
![[整理版]计算机体系结构试题汇总](https://img.taocdn.com/s3/m/dcb28ad90408763231126edb6f1aff00bed5704c.png)
计算机系统结构姓名：学号：一、简答题（每小题10分，共20分）1．简述使用物理地址进行DMA存在的问题，及其解决办法。
2．从目的、技术途径、组成、分工方式、工作方式等5个方面对同构型多处理机和异构型多处理机做一比较（列表）。
二、（60分）现有如下表达式：Y＝a ×X其中：X和Y是两个有64个元素的32位的整数的向量，a为32位的整数。
假设在存储器中，X和Y的起始地址分别为1000和5000，a的起始地址为6000。
1．请写出实现该表达式的MIPS代码。
2．假设指令的平均执行时钟周期数为5，计算机的主频为500 MHz，请计算上述MIPS 代码（非流水化实现）的执行时间。
3．将上述MIPS代码在MIPS流水线上（有正常的定向路径、分支指令在译码段被解析出来）执行，请以最快执行方式调度该MIPS指令序列。
注意：可以改变操作数，但不能改变操作码和指令条数。
画出调度前和调度后的MIPS代码序列执行的流水线时空图，计算调度前和调度后的MIPS代码序列执行所需的时钟周期数，以及调度前后的MIPS流水线执行的加速比。
4．根据3的结果说明流水线相关对CPU性能的影响。
三、（20分）请分析I/O对于性能的影响有多大？假设：1．I/O操作按照页面方式进行，每页大小为16 KB，Cache块大小为64 B；且对应新页的地址不在Cache中；而CPU不访问新调入页面中的任何数据。
2．Cache中95%被替换的块将再次被读取，并引起一次失效；Cache使用写回方法，平均50%的块被修改过；I/O系统缓冲能够存储一个完整的Cache块。
3．访问或失效在所有Cache块中均匀分布；在CPU和I/O之间，没有其他访问Cache 的干扰；无I/O时，每1百万个时钟周期中，有15,000次失效；失效开销是30个时钟周期。
如果替换块被修改过，则再加上30个周期用于写回主存。
计算机平均每1百万个周期处理一页。
试题二计算机系统结构姓名：学号：一、名词解释（每题3分，共15分）1. Cache 2:1 经验规则3. 同构型多处理机5. 堆栈型机器2. 计算机体系结构4. 通道处理机二、填空（每空1分，共20分)1.设计I/O系统的三个标准是（）、（）和（）。
(完整版)计算机系统结构考试题目及参考答案
一：名词解释1：虚拟机：由软件实现的机器。
2：CPI：是衡量CPU执行指令效率的重要标志，指执行每条指令所需的平均时钟周期数。
3：摩尔定律：当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。
4：并发性：指两个或多个事件在同一时间间隔内发生的并行性。
5：程序局部性原理：是指程序在执行时呈现出局部性规律，即在一段时间内，整个程序的执行仅限于程序中的某一部分。
相应地，执行所访问的存储空间也局限于某个内存区域。
局部性原理又表现为：时间局部性和空间局部性。
6：CISC/RISC：CISC：即复杂指令系统计算机，指在系统中增加更多和复杂的指令，来提高操作系统效率的计算机。
RISC：即精简指令系统计算机，指在系统中选取使用一些频率最高的、长度固定的、格式种类少的简单指令的计算机。
7：计算机系统结构：指对机器语言计算机的软、硬件功能的分配和对界面的定义。
8：系列机：指先设计好一种系统结构，而后就按这种系统结构设计它的系统软件，按器件状况和硬件技术研究这种结构的各种实现方法，并按照速度、价格等不同要求，分别提供不同速度、不同配置的各档机器。
9：模拟：用机器语言程序解释实现程序移植的方法。
10：仿真：用微程序直接解释另一种机器的指令系统。
11：寻址方式：寻找操作数或指令的有效地址的方式。
12：替换算法：在存储体系中，当出现页面失效时或者主存的所有页面已经全部被占用而又出现页面失效时，按照某种算法来替换主存中某页。
[由于主存中的块比Cache中的块多，所以当要从主存中调一个块到Cache中时，会出现该块所映象到的一组（或一个）Cache块已全部被占用的情况。
这时，需要被迫腾出其中的某一块，以接纳新调入的块。
]二：选择题1，直接执行微指令的是（C）A 汇编程序B 编译程序C 硬件D微指令程序2，对汇编语言程序员不透明的是（C）A 程序计数器B主存地址寄存器C条件码寄存器D指令寄存器3，最早的冯·诺依曼型计算机是以（B）为中心的A运算器B控制器C存储器 D I/O设备4，计算机系统结构的角度的结构来看，机器语言程序员看到的机器属性是（C ）A 计算机软件所要完成的功能B 计算机硬件的全部组成C 编程要用到的硬件组织D计算机各部分硬件的实现5，不同系列计算机之间实现可移植性的途径，不包括（B ）A 采用统一的高级语言B采用统一的汇编语言C 模拟D仿真6，利用时间重叠原理，实现并行处理的是（A）A流水处理机B多处理机 C 阵列处理机D集群系统7，多处理机实现的并行主要是（B）A指令级并行 B 任务级并行C 操作级并行D操作步骤的级并行8计算机系统结构不包括（B）A信息保护B存储速度C数据表示D机器工作状态9，不需要编址的数据存储空间（D ）A CPU通用寄存器B 主存储器C I/O寄存器D堆栈10，RISC执行程序的速度比CISC 快的原因是（C）A RISC指令系统中条数较少B 程序在RISC编译生成的目标程序较短C RISC指令平均执行周期数较少D RISC中只允许LOAD和STORE指令存储11，程序员在编写程序时，使用的访存地址是（B）A主存地址B逻辑地址C物理地址D有效地址12，虚拟存储器主要是为了（A）A扩大存储器系统容量B提高存储器系统速度C扩大存储器系统容量和提高存储器系统速度D便于程序的访存操作13，与全相联映像相比，组相联映像的优点是（B）A目录表小B块冲突概率低C命中率高D主存利用率高14，输入输出数据不经过CPU内部寄存器的输入输出方式是（C ）A程序控制方式B中断 C DMA方式D上述三种方式15，在配置了通道的计算机系统中，用户程序需要输入输出时引起的中断是（A）A访管中断 B I/O中断C程序性中断D外部中断16，当计算机系统通过执行通道程序，完成输入输出工作时，执行通道程序的是（B）A CPUB 通道C CPU和通道D指定的外设三：填空1，常见的计算机系统结构的分类法有两种：Flynn分类法，冯氏分类法冯氏分类法是根据系统的最大并行度对计算机系统结构进行分类，大多数的位并行的单处理机属于字串位并的处理机方式2，由软件实现的机器称为：虚拟机3，在一个计算机系统中，低层机器的属性往往对高层机器的程序员是透明的。
高级计算机体系结构作业汇总(非标准答案)
1.Explain the ConceptsComputer Architecture系统结构由程序设计者所看到的一个计算机系统的属性。
即计算机系统的软硬件界面。
Advanced CA高级系统结构新型计算机系统结构。
基于串行计算机结构，研究多指令多数据计算机系统，具有并发、可扩展和可编程性。
为非冯式系统结构。
Amdahl lawAmdahl定律系统中某部件由于采用某种方式时系统性能改进后，整个系统性能的提高与该方式的使用频率或占的执行时间的比例有关。
SCALAR PROCESSING标量处理机在同一时间内只处理一条数据。
LOOK-AHEAD先行技术通过缓冲技术和预处理技术，解决存储器冲突，使运算器能够专心与数据的运算，从而大幅提高程序的执行速度。
PVP向量型并行计算处理机以流水线结构为主的并行处理器。
SMP对称多处理机系统任意处理器可直接访问任意内存地址,使用共享存储器，访问延迟、带宽、机率都是等价的。
MPP大规模并行计算机系统物理和逻辑上均是分布内存，能扩展至成百上千处理器，采用专门设计和定制的高通信带宽和低延迟的互联网络。
DSM分布式共享存储系统内存模块物理上局部于各个处理器内部,但逻辑上是共享存储的。
COW机群系统每个节点都是一个完整的计算机，各个节点通过高性能网络相互连接，网络接口和I/O总线松耦合连接，每个节点有完整的操作系统。
GCE网格计算环境利用互联网上的计算机的处理器闲置处理能力来解决大型计算问题的一种科学计算。
CISC复杂指令集计算机通过设置一些复杂的指令，把一些原来由软件实现的常用功能改用硬件实现的指令系统实现，以此来提高计算机的执行速度。
RISC精简指令集计算机尽量简化计算机指令功能，只保留那些功能简单，能在一个节拍内执行完的指令，而把复杂指令用段子程序来实现。
VMM虚拟机监视器作为软硬件的中间层，在应用和操作系统所见的执行环境之间。
SUPERCOMPUTER超级计算机数百数千甚至更多的处理器组成的能计算普通计算机不能完成的大型复杂问题的计算机。
计算机体系结构复习题（有答案）
计算机体系结构复习题（有答案）《体系结构复习题》⼀、选择题（15分）1．计算机系统多级层次中，从下层到上层，各级相对顺序正确的应当是（）A.汇编语⾔机器级---操作系统机器级---⾼级语⾔机器级B.微程序机器级---传统机器语⾔机器级---汇编语⾔机器级C.传统机器语⾔机器级---⾼级语⾔机器级---汇编语⾔机器级D. 汇编语⾔机器级---应⽤语⾔机器级---⾼级语⾔机器级2．对系统程序员不透明的是（）A.Cache 存储器B.系列⼏各档不同的数据通路宽度C.指令缓冲寄存器D.虚拟存储器3．在计算机系统设计中，⽐较好的⽅法是（）A.从上向下设计B.从下向上设计C.从两头向中间设计D.从中间开始向上、向下设计4．不同系列的机器之间，实现软件移植的途径不包括（）A.⽤统⼀的⾼级语⾔B.⽤统⼀的汇编语⾔C.模拟D.仿真5．堆栈型机器⽐通⽤寄存器型机器优越的是（）A.⽀持先进先出类接替算法的求解B.能更好地⽀持向量的运算C.⽀持由逆波兰表达式将⾼级语⾔多元赋值语句直接编译⽣成堆栈指令程序D.能优化存储器的空间利⽤率6．浮点数尾数基值 r m=8,尾数数值部分长 6 位，可表⽰的规格化最⼩正尾数为（）A.0.5B.0.25C.0.125D.1/647．在尾数下溢处理⽅法中，平均误差最⼤的是（）A.截断法B.舍⼊法C.恒置“1”法D.ROM 查表法8．ILLIAC Ⅳ是⼀种（）A.流⽔线处理机B.指令重叠处理机C.阵列处理机D.多处理机9．能实现作业、任务级并⾏的异构型多处理机属（）A.MISDB.SIMDC.MIMDD.SISD10．⾮线性流⽔线是指（）A.⼀次运算中使⽤流⽔线中多个功能段B.⼀次运算中要多次使⽤流⽔线中的某些功能段C. 流⽔线中的某些功能段在各次运算中的作⽤不同D. 流⽔线中的各个功能段在各种运算中有不同的组合11．流⽔机器对全局性的相关处理不包括（）A.猜测法B.提前形成条件码C.加快短循环程序的执⾏D.设置相关专⽤通路12．外部设备打印机适合于连接（）A.数组多路通道或选择通道B.字节多路通道或选择通道C.选择通道D.任意⼀种通道13．虚拟存储器常⽤的地址映像⽅式是（）A.全相联B.段相联C.组相联D.直接14．下列关于虚拟存储器的说法，⽐较正确的是（）A.访主存命中率随页⾯⼤⼩增⼤⽽提⾼B.访主存命中率随贮存容量增加⽽提⾼C.更换替换算法能提⾼命中率D.在主存命中率低时，改⽤堆栈型替换算法，并增⼤主存容量，可提⾼命中率15．Cache 存储器常⽤的地址映像⽅式是（）A.全相联映象B.页表法映象C.组相联映象D.段页表映象16．对系统结构透明的是（）A.字符⾏运算指令B.主存地址寄存器C.虚拟存储器D.VLSI 技术17．汇编语⾔源程序变换成机器语⾔⽬标程序是经（）来实现的。
计算机系统结构答案
第一章2 执行第2、第3、第4级的一条指令各需KNns、KN2ns、KN3ns的时间。
3 这样做，可以加快操作系统中操作命令的解释速度，同时也节省了存放解释操作命令这部分解释程序所占的存储空间，简化了操作系统机器级的设计，也有利于减少传统机器级的指令条数。
4 第2、3、和4级上的一段等效程序分别需要KN/Ms、KN2/M2s、KN3/M3s的时间。
13（1）可以。
因为它虽然是属计算机系统结构的内容，但它是新增加的数据类型和指令，不会影响到已有指令所写的程序的正确运行，只是现在用新增加的指令来写程序，会使计算机的性能和效率变得更好。
（2）不可以。
中断的分级和中断的响应次序等中断机构都属于计算机系统结构的内容。
中断分级由原来的4级增加到5级应当还是允许的，关键是重新调整了中断响应的优先次序，这就使原有程序的中断响应次序发生了改变，会影响原有程序工作得正确性。
（3）可以。
Cache存贮器属于计算机组成，它不会改变原有的系统程序和应用程序，不会影响到它们的正常运行，只是有了Cache存贮器后，系统的性能有了明显的提高。
（4）可以。
浮点数尾部的下溢处理不属于计算机系统结构，而是计算机组成设计所考虑的内容。
（5）不可以。
指令的操作码、字段格式、寻址方式等的指明都是计算机系统结构的内容，如果将它们加以改变，就会直接导致以前编写的程序都不能正确运行了。
（6）可以。
数据通路宽度是计算机组成的内容。
（7）可以。
单总线改为双总线是计算机组成的内容。
（8）不可以。
通用寄存器的德使用是属于计算机系统结构的内容。
0号通用寄存器该作堆栈指示器，将使原先程序中0号通用寄存器中的内容改变直接影响到堆栈指针的位置发生变化，造成程序无法正常工作的局面。
第二章6 p=6、m=48时，在非负阶、规格化、正尾数情况下，r m=2、8、16时的各个参数的计算结果如表2.1所示。
8ROM下溢处理表16个单元的地址码0000~1111，它与其内容（即下溢处理后的3位结果值）的对照表关系如表2.2所示。
计算机体系结构试卷试题(答案全)
一填空题（每空1分，共30分）1、系列机是指具有相同的体系结构，但具有不同组织和实现的一系列不同型号的机器。
2、存储程序计算机结构上的主要特点之一是以运算器为中心。
3、从计算机系统结构的多级层次结构可知，通常情况下，第1、2、3级用解释方法实现，第4或更高级用翻译方法实现。
4、对于最常见的事件，通常赋予它优先的处理权和资源使用权，这是计算机体系结构设计中的大概率事件优先原则。
5、容量为64块的Cache采用组相联方式映像，字块大小为128字节，每4块为一组，若主存容量为4096块，且以字编址，那么主存地址为 19 位，主存区号为 6 位。
6、可改进比例的值总是小于等于1 。
7、一般有两种策略来保存寄存器的内容,即：调用者保存和被调用者保存。
8、DLX指令集提供了立即数寻址、寄存器寻址、偏移寻址和寄存器间接寻址4种寻址方式。
9、对某流水线处理器测试时发现其存在结构冲突，通常可采用资源重复和流水化功能单元方法解决该问题。
10、编译器通过重新组织代码顺序消除暂停的技术被称为指令调度。
11、按照流水的级别可以把流水线分为部件级流水线、处理机级流水线和处理机间流水线。
12、为解决流水线使用非流水数据通路的寄存器引起冲突，在流水线设计中采用寄存器文件技术解决该问题。
13、Cache的替换算法常见的有 FIFO 、LRU 和随机法。
14、改进Cache性能的方法主要有降低失效率、减少失效开销和减少Cache命中时间。
15、减少流水线处理分支暂停时钟周期数的途径包括尽早判断分支转移是否成功和尽早计算出分支成功转移的PC值。
二、选择题（1—15题，每题1分，共15分）1、下面的指令中， A 不属于RISC处理器指令集。
Ａ.ADD R4,[1000] Ｂ.LD R3,(R4) Ｃ.SUB R4,R3 Ｄ.SD 0(R3),R42. 在其它部件性能保持不变的情况下，对CPU性能的不断改进并没有获得期望的结果，这主要是受到了 A 的影响。
计算机体系结构课后答案
第五章存储层次5.1名词解释1．存储层次——采用不同的技术实现的存储器，处在离CPU不同距离的层次上，目标是达到离CPU 最近的存储器的速度，最远的存储器的容量。
2．全相联映象——主存中的任一块可以被放置到Cache中任意一个地方。
3．直接映象——主存中的每一块只能被放置到Cache中唯一的一个地方。
4．组相联映象——主存中的每一块可以放置到Cache中唯一的一组中任何一个地方（Cache分成若干组，每组由若干块构成）。
5．替换算法——由于主存中的块比Cache中的块多，所以当要从主存中调一个块到Cache中时，会出现该块所映象到的一组（或一个）Cache块已全部被占用的情况。
这时，需要被迫腾出其中的某一块，以接纳新调入的块。
6．L RU——选择最近最少被访问的块作为被替换的块。
实际实现都是选择最久没有被访问的块作为被替换的块。
7．写直达法——在执行写操作时，不仅把信息写入Cache中相应的块，而且也写入下一级存储器中相应的块。
8．写回法——只把信息写入Cache中相应块，该块只有被替换时，才被写回主存。
9．按写分配法——写失效时，先把所写单元所在的块调入Cache，然后再进行写入。
10．不按写分配法——写失效时，直接写入下一级存储器中，而不把相应的块调入Cache。
11．写合并——在往缓冲器写入地址和数据时，如果缓冲器中存在被修改过的块，就检查其地址，看看本次写入数据的地址是否和缓冲器内某个有效块的地址匹配。
如果匹配，就将新数据与该块合并。
12．命中时间——访问Cache命中时所用的时间。
13．失效率——CPU访存时，在一级存储器中找不到所需信息的概率。
14．失效开销——CPU向二级存储器发出访问请求到把这个数据调入一级存储器所需的时间。
15．强制性失效——当第一次访问一个块时，该块不在Cache中，需要从下一级存储器中调入Cache，这就是强制性失效。
16．容量失效——如果程序在执行时，所需要的块不能全部调入Cache中，则当某些块被替换后又重新被访问，就会产生失效，这种失效就称作容量失效。
体系结构习题答案
体系结构习题答案1. 什么是计算机体系结构？计算机体系结构是指计算机系统中硬件和软件组件的设计和组织方式，包括指令集、数据路径、控制单元、存储器层次结构等。
2. 冯·诺依曼体系结构的主要特点是什么？冯·诺依曼体系结构的主要特点是：- 程序存储：指令和数据都存储在同一个读写内存中。
- 顺序执行：计算机按照程序存储的顺序执行指令。
- 单处理单元：只有一个中央处理单元（CPU）来执行指令。
3. 什么是流水线技术？流水线技术是一种提高计算机性能的方法，通过将指令执行过程划分为多个阶段，允许多个指令在不同的阶段同时进行，从而实现指令的并行处理。
4. 存储器层次结构的目的是什么？存储器层次结构的目的是为了平衡存储速度和成本，提供从快速但昂贵的缓存到较慢但便宜的主存和辅助存储的连续存储解决方案。
5. 什么是指令级并行性（ILP）？指令级并行性是指在单个指令执行过程中，通过并行执行多个操作来提高性能。
这通常通过流水线、超标量架构或动态调度实现。
6. 什么是数据级并行性（DLP）？数据级并行性是指在执行指令时，对数据进行并行处理，例如使用向量处理器或图形处理器（GPU）来同时处理多个数据元素。
7. 什么是线程级并行性（TLP）？线程级并行性是指通过同时执行多个线程来提高性能，这些线程可以是操作系统级别的线程或用户级别的线程。
8. 什么是多核处理器？多核处理器是一种包含两个或更多独立处理核心的CPU，每个核心可以独立执行指令，从而提高计算能力。
9. 什么是虚拟化技术？虚拟化技术允许多个操作系统和应用程序在同一硬件上运行，通过软件模拟硬件环境，实现资源的高效利用和隔离。
10. 什么是可靠性和可用性？可靠性是指系统在规定条件下和规定时间内执行所需功能的能力。
可用性是指系统在需要时能够提供服务的能力。
请注意，这些习题答案仅提供了一些基本的概念和定义。
在实际的学习和应用中，每个主题都可能需要更深入的探讨和理解。
体系结构 习题解答
第一章计算机体系结构的基本概念1.层次结构——计算机系统可以按语言的功能划分为多级层次结构，每一层以不同的语言为特征。
2.计算机体系结构：程序员看到的计算机的属性，即概念性结构和功能特性。
3.实质是计算机系统中软硬件界面的确定。
4.翻译——（基于层次结构）先把N+1级程序全部变换成N级程序之后，再去执行N级程序，在执行过程中，N+1级程序不再被访问。
5.解释——每当一条N+1级指令被译码后，就直接去执行一串等效的N级指令，然后再去取下一条N+1级指令，依此重复执行。
6.体系结构——程序员所看到的计算机的属性，即概念性结构与功能特性。
主要研究计算机系统软件和硬件的功能分配以及如何最佳、最合理地实现分配给硬件的功能。
8.透明性——在计算机技术中，对本来存在的事物或属性，从某一角度来看又好像不存在的概念称为透明性。
9.系列机——在一个厂家生产的具有相同的体系结构，但具有不同的组成和实现的一系列不同型号的机器。
10.软件兼容——同一个软件可以不加修改地运行于体系结构相同的各档机器上，而且它们所获得的结果一样，差别只在于运行的时间不同。
11.兼容机——不同厂家生产的、具有相同体系结构的计算机。
12.计算机组成——计算机体系结构的逻辑实现。
13.计算机实现——计算机组成的物理实现。
14.存储程序计算机（冯·诺依曼结构）——采用存储程序原理，将程序和数据存放在同一存储器中。
指令在存储器中按其执行顺序存储，由指令计数器指明每条指令所在的单元地址。
15.并行性——在同一时刻或同一时间间隔内完成两种或两种以上性质相同或不同的工作。
16.时间重叠——在并行性中引入时间因素，即多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。
17.资源重复——在并行性中引入时间因素，是根据―以数量取胜‖的原则，通过重复设置资源，尤其是硬件资源，大幅度提高计算机系统的性能。
18.资源共享——是一种软件方法，它使多个任务按一定的时间顺序轮流使用同一套硬件设备。
计算机体系结构试题及答案
计算机体系结构试题及答案12008年01月23日22:211、计算机高性能发展受益于：(1)电路技术的发展；(2)计算机体系结构技术的发展。
2、层次结构：计算机系统可以按语言的功能划分为多级层次结构，每一层以不同的语言为特征。
第六级：应用语言虚拟机-> 第五级：高级语言虚拟机-> 第四级：汇编语言虚拟机-> 第三级：操作系统虚拟机-> 第二级：机器语言(传统机器级) ->第一级：微程序机器级。
3、计算机体系结构：程序员所看到的计算机的属性，即概括性结构与功能特性。
4、透明性：在计算机技术中，对本来存在的事物或属性，从某一角度来看又好像不存在的概念称为透明性。
5、Amdahl提出的体系结构是指机器语言级程序员所看见的计算机属性。
6、经典计算机体系结构概念的实质3是计算机系统中软、硬件界面的确定，也就是指令集的设计，该界面之上由软件的功能实现，界面之下由硬件和固件的功能来实现。
7、计算机组织是计算机系统的逻辑实现；计算机实现是计算机系统的物理实现。
8、计算机体系结构、计算机组织、计算机实现的区别和联系？答：一种体系结构可以有多种组成，一种组成可以有多种物理实现，体系结构包括对组织与实现的研究。
9、系列机：是指具有相同的体系结构但具有不同组织和实现的一系列不同型号的机器。
10、软件兼容：即同一个软件可以不加修改地运行于系统结构相同的各机器，而且它们所获得的结果一样，差别只在于运行时间的不同。
11、兼容机：不同厂家生产的、具有相同体系结构的计算机。
12、向后兼容是软件兼容的根本特征，也是系列机的根本特征。
13、当今计算机领域市场可划分为：服务器、桌面系统、嵌入式计算三大领域。
14、摩尔定律：集成电路密度大约每两年翻一番。
15、定量分析技术基础（1）性能的评测：（a）响应时间：从事件开始到结束之间的时间；计算机完成某一任务所花费的全部时间。
（b）流量：单位时间内所完成的工作量。
计算机体系结构习题三及答案专升本高升专计算机高本下学期
计算机体系结构习题三及答案专升本⾼升专计算机⾼本下学期计算机体系结构习题三⼀、（10分）某台主频为400MHz的计算机执⾏标准测试程序，程序中指令类⼆、（10分）计算机系统中有三个部件可以改进，这三个部件的改进加速⽐为：部件加速⽐1=30；部件加速⽐2=20；部件加速⽐3=10 （1）如果部件1和部件2在整个系统运⾏时间中所占的⽐例均为30%，那么当部件3的⽐例为多少时，系统加速⽐才可以达到10？（2）如果三个部件的所占⽐例分别为30%、30%和20%，三个部件同时改进，那么系统中不可加速部分的执⾏时间在总执⾏时间中占的⽐例是多少？三、（5分）根据CPU中保存操作数的存储器类型，可以把指令集结构分为哪些类型？四、（10分）在MIPS流⽔线上运⾏如下代码序列：LOOP：LW R1，0（R2）DADDIU R1，R1，#1SW R1，0（R2）DADDIU R2，R2，#4DSUB R4，R3，R2BNEZ R4，LOOP其中：R3的初值是R2+396。
假设：在整个代码序列的运⾏过程中，所有的存储器访问都是命中的，并且在⼀个时钟周期中可对同⼀个寄存器在前半周期写，⽽在后半周期读。
那么：（1）在没有任何其它定向（或旁路）硬件的⽀持下，请画出该指令序列执⾏的流⽔线时空图。
假设采⽤暂停流⽔线的策略处理分⽀指令，且所有的存储器访问都命中Cache，那么执⾏上述循环需要多少个时钟周期？（2）假设该流⽔线有通常的定向路径，请画出该指令序列执⾏的流⽔线时空图。
假设采⽤预测分⽀失败的策略处理分⽀指令，且所有的存储器访问都命中Cache，那么执⾏上述循环需要多少个时钟周期？（3）假设该流⽔线有通常的定向路径和⼀个时钟周期的延迟分⽀，请对该循环中的指令进⾏调度，你可以重新组织指令的顺序，也可以修改指令的操作数，但是注意不能增加指令的条数。
请画出该指令序列执⾏的流⽔线时空图，并计算执⾏上述循环所需要的时钟周期数。
五、（10分）假设某程序各种分⽀指令数占所有指令数的百分⽐如下：现有⼀条段数为4的流⽔线，⽆条件分⽀在第2个时钟周期结束时就被解析出来，⽽条件分⽀要到第3个时钟周期结束时才能够被解析出来。
计算机系统结构复习试题及答案(非计算)
一．名词解释计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。
在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。
系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。
同构型多处理机系统：由多个同类型或至少担负同等功能的处理机组成，它们同时处理同一作业中能并行执行的多个任务。
堆栈型机器：CPU 中存储操作数的单元是堆栈的机器。
累加器型机器：CPU 中存储操作数的单元是累加器的机器。
通用寄存器型机器：CPU 中存储操作数的单元是通用寄存器的机器。
数据相关：考虑两条指令i 和j，i 在j 的前面，如果下述条件之一成立，则称指令j 与指令 i 数据相关：（1）指令j 使用指令i 产生的结果；（2）指令j 与指令k 数据相关，而指令k 又与指令i 数据相关。
定向：用来解决写后读冲突的。
在发生写后读相关的情况下，在计算结果尚未出来之前，后面等待使用该结果的指令并不见得是马上就要用该结果。
如果能够将该计算结果从其产生的地方直接送到其它指令需要它的地方，那么就可以避免停顿。
向量处理机：指令级并行：简称ILP。
是指指令之间存在的一种并行性，利用它，计算机可以并行执行两条或两条以上的指令。
指令的动态调度：是指在保持数据流和异常行为的情况下，通过硬件对指令执行顺序进行重新安排，以提高流水线的利用率且减少停顿现象。
是由硬件在程序实际运行时实施的。
指令的静态调度：是指依靠编译器对代码进行静态调度，以减少相关和冲突。
它不是在程序执行的过程中、而是在编译期间进行代码调度和优化的。
失效率：CPU 访存时，在一级存储器中找不到所需信息的概率。
失效开销：CPU 向二级存储器发出访问请求到把这个数据调入一级存储器所需的时间。
强制性失效：当第一次访问一个块时，该块不在Cache 中，需要从下一级存储器中调入Cache，这就是强制性失效。
容量失效：如果程序在执行时，所需要的块不能全部调入Cache 中，则当某些块被替换后又重新被访问，就会产生失效，这种失效就称作容量失效。
高级计算机体系结构总结
1.摩尔定律内容及其对现代计算机的影响？答：摩尔定律是由英特尔名誉董事长戈登摩尔经过长期观察指出的。
主要内容是集成电路芯片上所集成的晶体管数将每隔18个月翻一番，微处理器的性能将提高一倍，价格下降一半。
影响：（1）归纳了信息技术进步的速度，比如半导体芯片的发展；（2）带动了芯片产业自热化得竞争，是公司发展的驱动力；（3）指导着高科技产业中设计者们的工作，让生产找到了提高产品性能的途径。
摩尔定律实际上是关于人类信念的定律，当人们相信某件事情一定能做到时就会努力去实现它。
2.Pipling指令集流水线段各是什么？答：一条指令流水线由五段组成：（1）取指令（IF）：发送程序计数器PC到内存，取出当前指令，更新PC；（2）指令译码（ID）：判断指令类型，从寄存器取操作数（3）计算有效地址或者执行（EX）：计算内存操作数的有效地址，分支跳转的有效地址，执行（4）访存取数（MEM）：用有效地址去访存取数或存数，用分支跳转有效地址更新PC（5）写回（结果写回寄存器WB）3.什么原因导致流水线停止，怎样解决？答：要使流水线具有良好的性能，必须使流水线畅通流动，不发生断流，但由于流水过程中发生以下三种相关冲突而停止：结构相关，数据相关，控制相关。
结构相关：当数据和指令放在同一个存储器且只有一个访问口时，便发生两条指令争用存储器资源的相关冲突，解决办法：一是指令停顿一排再启动，插入一个气泡，二是增设一个存储器，将指令和数据分别放在两个存储器中。
数据相关：在一个程序中，如果必须等前一条指令执行完毕后，才能执行后一条指令，那么这两条指令就是数据相关的，解决办法：一是插入气泡，二是流水CPU的运算器中特意设置若干运算结果缓冲寄存器，暂时保留运算结果，以便于后继指令直接使用；三是推迟后继指令的执行，直到前面的指令的结果产生为止，这样大大影响流水线的吞吐率。
控制相关：是由转移指令引起的，当执行转移指令时，依据转移条件产生的结果，可能为顺序取下一条指令，也可能转移到新的目标地址取指令，从而使流水线发生断流，为减少转移指令对流水线性能的影响，可采用延迟转移法和转移预测法。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.Explain the ConceptsComputer Architecture系统结构由程序设计者所看到的一个计算机系统的属性。
即计算机系统的软硬件界面。
Advanced CA高级系统结构新型计算机系统结构。
基于串行计算机结构，研究多指令多数据计算机系统，具有并发、可扩展和可编程性。
为非冯式系统结构。
Amdahl lawAmdahl定律系统中某部件由于采用某种方式时系统性能改进后，整个系统性能的提高与该方式的使用频率或占的执行时间的比例有关。
SCALAR PROCESSING标量处理机在同一时间内只处理一条数据。
LOOK-AHEAD先行技术通过缓冲技术和预处理技术，解决存储器冲突，使运算器能够专心与数据的运算，从而大幅提高程序的执行速度。
PVP向量型并行计算处理机以流水线结构为主的并行处理器。
SMP对称多处理机系统任意处理器可直接访问任意内存地址,使用共享存储器，访问延迟、带宽、机率都是等价的。
MPP大规模并行计算机系统物理和逻辑上均是分布内存，能扩展至成百上千处理器，采用专门设计和定制的高通信带宽和低延迟的互联网络。
DSM分布式共享存储系统内存模块物理上局部于各个处理器内部,但逻辑上是共享存储的。
COW机群系统每个节点都是一个完整的计算机，各个节点通过高性能网络相互连接，网络接口和I/O总线松耦合连接，每个节点有完整的操作系统。
GCE网格计算环境利用互联网上的计算机的处理器闲置处理能力来解决大型计算问题的一种科学计算。
CISC复杂指令集计算机通过设置一些复杂的指令，把一些原来由软件实现的常用功能改用硬件实现的指令系统实现，以此来提高计算机的执行速度。
RISC精简指令集计算机尽量简化计算机指令功能，只保留那些功能简单，能在一个节拍内执行完的指令，而把复杂指令用段子程序来实现。
VMM虚拟机监视器作为软硬件的中间层，在应用和操作系统所见的执行环境之间。
SUPERCOMPUTER超级计算机数百数千甚至更多的处理器组成的能计算普通计算机不能完成的大型复杂问题的计算机。
SVM共享虚拟存储器存储器虚拟化为一个共享的存储器，并提供单一的地址空间。
MAINFRAME大型计算机作为大型商业服务器，一般用于大型事务处理系统，特别是过去完成的且不值得重新编写的数据库应用系统方面。
COMPUTER SYSTEM ON CHIP片上计算机系统在单个芯片上集成的一个完整系统。
PARALLEL ARCHITECTURE INTO SINGLE CHIP单片并行结构在单个芯片上采用的并行体系结构MOORE lawMoore定律当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。
UMA一致存储访问采用集中式存储的模式，提供均匀的存储访问。
NUMA非一致存储访问内存模块局部在各个结点内部，所有局部内存模块构成并行机的全局内存模块。
COMA全高速缓存存储访问采用分布式存储模式，通过高速缓存提供快速存储访问。
CC-NUMA全高速缓存非一致性均匀访问存在专用硬件设备保证在任意时刻，各结点Cache中数据与全局内存数据的一致性。
NORMA非远程存储访问利用私有的存储器通过互联网络进行消息传递。
SHELL ARCHITECTUREShell结构用专门定制的Shell电路将商用微处理器和节点的其它部分（包括板级Cache、局存、NIC 和DISK）连接起来。
PRAM随机存取并行机器模型共享存储的SIMD模型，假定存在一个容量无限大的共享存储器，有有限或无限个功能相同的处理器，且他们都具有简单的算术运算和逻辑判断功能，在任何时刻处理器都可以通过共享存储单元相互交互数据。
BSP整体同步并行计算模型分布存储的MIMD计算模型，将处理器和路由器分开，强调了计算任务和通信任务的分开。
采用障碍同步的方式以硬件实现的全局同步是在可控的粗粒度级，从而提供了执行紧耦合同步式并行算法的有效方式。
LOG P分布存储的、点到点通信的多处理机模型L (Latency) 表示信息从源到目的地所需的时间；O (Overhead) 表示处理器接受或发送一条消息所需额外开销，并且在此期间处理器不能做作任何操作；G (Gap)表示处理器连续进行两次发送或接收消息之间必须有的时间间隔；P (Processor) 表示处理器的数目。
2.Explain the Flynn classify and its semantics.1)单指令流单数据流（Single Instruction Stream Single Data Stream，SISD）SISD其实就是传统的顺序执行的单处理器计算机，其指令部件每次只对一条指令进行译码，并只对一个操作部件分配数据。
2)单指令流多数据流（Single Instruction Stream Multiple Data Stream，SIMD）SIMD以并行处理机为代表，结构如图，并行处理机包括多个重复的处理单元PU1～PUn，由单一指令部件控制，按照同一指令流的要求为它们分配各自所需的不同的数据。
3)多指令流单数据流（Multiple Instruction Stream Single Data Stream，MISD）MISD的结构，它具有n个处理单元，按n条不同指令的要求对同一数据流及其中间结果进行不同的处理。
一个处理单元的输出又作为另一个处理单元的输入。
4)多指令流多数据流（Multiple Instruction Stream Multiple Data Stream，MIMD）MIMD的结构，它是指能实现作业、任务、指令等各级全面并行的多机系统，多处理机就属于MIMD。
3.Where are the difficulties of Parallel Processing? What is ‘Parallel(并行)、concurrent（并发）and Simultaneous(同时)’separately？1)并行处理的难度：a)处理单元的多少以及其功能的强弱；b)处理单元的连接方式以及其处理结构；c)同步与互斥的实现；d)处理单元之间的数据传输；e) 不同存储层次上的数据一致性。
2) 并行：两个或多个事件在同一时刻发生；并发：两个或多个事件在同一时间间隔内发生； 同时：两个或多个事件在同一时间内完成。
4. Assume that a system component be speeded to 10 times ，Its past processing timeaccounts for 40% of the system ，how much will be the system performance improved ？1;40%,101Sp f n ff n ===-+11.56250.410.410Sp ==-+5. Please draw the memory Hierarchy chart 。
6. Explaining ConceptionsRISC精简指令集计算机尽量简化计算机指令功能，只保留那些功能简单，能在一个节拍内执行完的指令，而把复杂指令用段子程序来实现。
CISC复杂指令集计算机通过设置一些复杂的指令，把一些原来由软件实现的常用功能改用硬件实现的指令系统实现，以此来提高计算机的执行速度。
VLIW超大规模集成电路指几毫米见方的硅片上集成上万至百万晶体管、线宽在1微米以下的集成电路。
SUPER-SCALAR超标量通过内置多条流水线来同时执行多个处理器，其实质是以空间换取时间。
SUPER-PIPELINE超流水线通过细化流水、提高主频，使得在一个机器周期内完成一个甚至多个操作，其实质是以时间换取空间。
SUPER-SCALAR-SUPER-PIPELINE超标量超流水线在一个基本时钟周期内能够分时发送多组指令，并且每组指令又可包涵一条或多条指令。
IPC单位时钟周期内所执行的指令数SINGLE ISSUE单发射结构在一个时钟周期内只从存储器中取出一条指令，并且只对一条指令进行译码，只执行一条指令，只写一个运算结果。
MULTIPLE ISSUE多发射结构在一个基本时钟周期内同时从指令Cache中读出多条指令，同时对多条指令进行译码。
OOO乱序执行结构能够不按照程序提供的顺序完成计算任务，是一种加快处理器运算速度的架构。
Multi-Threading多线程同时运行多个轻量级任务。
7.In ideal case, please give the performances for SUPER-SCALAR, SUPERPIPELINE,SUPER-SCALAR-SUPER-PIPELINE, and give N=8 examples and their average IPC.1)性能超标量性能：S(m,1) = T(1,1) / T(m,1) = (K+N-1) / (K+(N-m)/m)超流水性能：S(1,n) = T(1,1)/T(1,n) = n(k+N-1) / nk+N-1超标量超流水性能：S(m,n) = T(1,1)/T(m,n) = (K+N-1) / (K+(N-m)/(mn))其中，N表示不相关指令数，m表示指令的并行度，n表示指令流水线的并行度，K表示指令流水线的阶段数2)N=8的周期图超标量:F- D- E- WF- D- E- WF- D- E- WF- D- E- WF- D- E- WF- D- E- WF- D- E- WF- D- E- W1 2 3 4 5 6 7IPC = 8 /7 = 1.14超流水:F |D |E |W | | | |F | D |E| W| | | ||F |D |E |W | | || F| D | E| W| | || |F |D |E |W | || | F| D | E| W| || | |F |D |E |W || | | F| D | E| W|1 2 3 4 5 6 7IPC = 8 / 7 = 1.14超标量超流水:F |D |E |W | |F |D |E |W | |F | D |E| W| |F | D |E| W| ||F |D |E |W ||F |D |E |W || F | D | E | W|| F | D| E | W|1 2 3 4 5IPC = 8 / 5 = 1.608.Please describe the CPU technology in recent years, and give an example to illustratetheir technical parameters.1)Hyper threadingThreads are independent parts of a computer program. Multi-tasking operating systems (e.g. Windows or Linux) work by allocating each thread a certain amount of "CPU time" in which to execute some instructions. This means that they can run dozens of programs "at the same time".Multi-processor systems allow the OS to literally run two or more program threads simultaneously on different CPUs. This means that there is less competition for CPU time and therefore the computer should operate more quickly. However, multiprocessor systems areexpensive.Hyper-Threading Technology (HTT) was introduced by Intel to give a cost-effective compromise. By duplicating some of the parts of the main core it pretends to be two processors. This gives a small speed increase (up to 30%).2)Dual Core & multi-coreDual core designs have two cores on a single chip, sometimes sharing L2 cache memory and always sharing bus interfaces. A dual-core chip is not as good as having two processors; however it gives typically 25%–75% faster performance than a single core processor.The Athlon 64 X2 and Pentium D were the first dual-core processors released for the PC, followed by the Intel Core Duo, Core 2 Duo and AMD Athlon FX60. Intel has released a four-core Core 2 Quadro processor.core name process processor socket typical L2 cache Willamette 180nm Pentium 4 478 256 KBNorthwood 130nm Celeron 478 128 KBPrescott 90nm Celeron D / P4 478 256 KB / 1MB Prescott 2M 90nm Pentium 4 (6xx) 775 2 MBCedar Mill 65nm Pentium 4 (6xx) 775 2 MBSmithfield 90nm Pentium D (8xx) 775 2 MBPresler 65nm Pentium D (9xx) 775 4 MBYonah 65nm Core Duo / Solo 775 4 MBConroe 65nm Core 2 Duo 775 4 MBcore name process processor socket typical L2 cache Thoroughbred 130nm Athlon XP A 256 KB Barton 130nm Athlon XP A 512 KBPalermo 90nm Sempron 754 128 KBClawhammer 130nm Athlon 64 754 1 MBNewcastle 130nm Athlon 64 754 512 KBSledgehammer 130nm Athlon 64/FX 939 1 MBWinchester 90nm Athlon 64 939 512 KBVenice 90nm Athlon 64 939 512 KBManchester 90nm Athlon 64 X2 939 1 MBToledo 90nm Athlon 64 X2 939 2 MBThe diagram below shows the architecture of a Conroe core:9.Please give computing trace of a[i+7]=b[j+1]+c[k+8]+d[m+10] for T9000a[i+7]=b[j+1]+c[k+8]+d[m+10]1 |2 |3 |4 |5 |6 |7 |8 |9 |…Fj | | | | | | | | | Fb | | | | | | | | | |Fb[j] | | | | | | | || |Fb[j+1] | | | | | | ||Fk | | | | | | | ||Fc | | | | | | | || |Fc[k] | | | | | | || | |Fc[k+8] || | | | || | | |Eadd | | | | || |Fm | | | | | | || |Fd | | | | | | || | |Fd[m] | | | | | || | | |Fd[m+10]| | | | || | | | |Eadd | | | || | |Fi | | | | | || | |Fa | | | | | || | | |Fa[i] | | | | || | | | | | |Wa[i+7] | | 2 |3 |4 |4 |3 |1 | |1 | |10.How to solve the multicore memory wall problem?解决“内存墙”问题包括内存带宽和内存等待时间两大基本途径，前者的应对方法是采用提高内存总线位宽和传输倍率的技术；后者是采用多级缓存和数据预取、多线程和乱序执行等技术。