载波移相技术的FPGA实现方法
基于FPGA的二进制偏移载波同步算法的研究与实现
哈尔滨工程大学信息与通信工程学院学士学位论文开题报告基于单片机的点阵拼接旋转显示系统的设计与实现专业：通信工程学号：2011082406学生姓名：方建指导教师：潘大鹏1.选题背景及意义LED显示屏是八十年代后期在全球迅速发展起来的新型信息显示媒体，显示屏由几万……几十万个半导体发光二极管像素点均匀排列组成。
利用不同的材料可以制造不同色彩的LED像素点。
目前应用最广的是红色、绿色、黄色。
而蓝色和纯绿色LED的开发已经达到了实用阶段。
LED显示屏可以显示变化的数字、文字、图形图像；不仅可以用于室内环境还可以用于室外环境，具有投影仪、电视墙、液晶显示屏无法比拟的优点[1]。
在短短的十来年中，LED点阵显示屏就以亮度高、工作电压低、功耗小、小型化、寿命长、耐冲击和性能稳定的优点迅速成长为平板显示的主流产品，在信息显示领域得到了广泛的应用。
LED的发展前景极为广阔，目前正朝着更高亮度、更高耐气候性、更高的发光密度、更高的发光均匀性、可靠性、全色化方向发展。
LED显示屏的应用涉及社会经济的许多领域，主要包括：（1）证券交易、金融信息显示。
（2）机场航班动态信息显示。
（3）港口、车站旅客引导信息显示。
（4）体育场馆信息显示。
（5）道路交通信息显示。
（6）调度指挥中心信息显示。
（7）邮政、电信、商场购物中心等服务领域的业务宣传及信息显示。
（8）广告媒体新产品等。
2.国内外发展和现状（1）我国LED产业发展现状我国的LED显示屏产业经过几年的发展，基本形成了一批具有一定规模的骨干企业。
据不完全统计，至1998年底，年度销售总额在1000万元以上的企业有20多家，其销售总额达6亿元左右，占行业市场总额的85%以上。
全国从事LED 显示屏的各类企业有100余家，从业人员近6000人，行业年度销售总额近8亿元人民币，1996年、1997年的增长速度均保持40%左右，1998年略有回落。
在国内市场上，国产LED显示屏的市场占有率近100%，国外同类产品基本没有市场，四十三届世乒赛主会场天津体育中心、京九铁路、北京西客站、首都机场、浦东机场等，均由国内代表企业中标。
无功功率计量中移相法的FPGA实现
ｓｍｕ ａｅ ｎ ｉ ｌ ｔｄ ｏ Ｍａ ｌｂ，ａ ｄ ｔ ｅ ｔ ａ ｎ ｈ Ｈｉ ｅ ｔ ｆ ｔｒ ｍｅｈ ｄ ｉ ｅ ｉ ｅ ｎ ａ Ｆ Ｇ ｃ ｉ ｆ ＥＰ Ｃ ０ ｈ ｅ ｕ ｔ ｈ ｗ ｔ ａ ｈ ｍｅｈ ｄ ｂ ｓ ｄ ｌ ｒ ｉ ｅ ｔ ｏ ｓ ｒｆ ｄ ｏ Ｐ Ａ ｈ ｐ ｏ ２ ５ ．Ｔ ｅ ｒ ｓ ｌ ｓ ｏ ｈ ｔ ｔ ｅ ｂ ｌ ｖ ｉ ｓ ｔｏ ａ ｅ
（ｎ ｒ ｔ ｎ ｎｉｅｒ ｇ ｏ ｅｅ Ｃ ｐｔｌＮ ｒ ａ ｎｖｒｔ ， ｅｉｇ ００ ９ Ｃ ｉａ Ｉｆ ｍａｏ Ｅ ｇ ｅｉ Ｃ ｌ ｇ ， ａ ｉ ｏ ｌ ｉｅｓｙ Ｂ ｉｎ １０ ８ ， ｈｎ ） ｏ ｉ ｎ ｎ ｌ ａ ｍ Ｕ ｉ ｊ
Ａｂ ｔ ｃ ： Ｔ ｅ ｅ ｒ ｗ ｙ ｏ ｃ ｒｙ ｏ ｔ ｐ ａ ｅ ｓ ｉ ｗ ｉｈ ｓ ｏ ｅ ａ ｆ ｒ ａ ｔ ｅ ｐ ｗ ｒ ｍｅ ｓ ｒ ｍｅ ｔ ｔ ｅ ｎ ｉ ｈ ｗ ｙ ｓｒ ｔ ａ ｈ ｒ ａｅ ｔ ｏ ｗａ ｓ ｔ ａ ｒ ｕ ｈ ｓ — ｈ ｆ ｈ ｅ ｉ ｎ ｗ ｙ ｏ ｅ ｃ ｉ ｏ ｅ ａ ｕ ｅ ｎ ， ｈ ｏ ｅ ｓ ｔ ｅ ａ ｔ ｖ
的 特 点 ． 证 了无 功 功 率 的 精 确 计 量 。 保 关 键 词 ：无 功 功 率 ； Ｐ Ａ； 相 法 ； ｌｅｔ ＦＧ 移 Ｈｉ ｒ ｂ
中 图 分 类 号 ：Ｔ ３ Ｍ９ 文 献 标 识 码 ：Ａ 文 章 编 号 ：１ ７ — ７ ０ ２ １ ） ９ ０ ７ — ３ ６ ４ຫໍສະໝຸດ ７ ２ （０ ０ １ — ０ ９ ０
基于移相技术的脉冲宽度精确测量方法及FPGA实现
测 量 脉 冲 宽 度 最 常 用 的 方 法 是 脉 冲 计 数 法 ．脉 冲计数法就是在待测脉冲宽度内对时钟脉冲进行 计数（一般是对时 钟 脉 冲 的 上 升 沿 计 数，下 面 以 对 上升沿进行计数为例），计数值 Ｎ 与时钟周期Ｔ 相 乘 就 可 以 得 到 脉 冲 宽 度 的 数 值 ．这 是 比 较 简 单 和 常 用 的 测 量 脉 冲 宽 度 的 方 法 ，这 一 方 法 的 误 差 来 源 于 待测脉冲的前沿和后沿与相邻时钟上升沿的时间 差ｔ１，ｔ２，最大误差为一个 时 钟 周 期 的 值，如 时 钟 频 率为１００ ＭＨｚ，则 最 大 误 差 为 １０ｎｓ．块 原 理 图
由于 计 数 时 钟 信 号 的 频 率 为 ２５０ ＭＨｚ，其 周 期 Ｔ 为４ｎｓ，根 据 上 面 介 绍 的 测 量 技 术 原 理 及 公 式（１）可知，脉 冲 宽 度 为ｔ＝Ｎ１＋Ｎ２＋Ｎ３＋Ｎ４，即
参考文献：
［１］胡华春，石玉．数 字 锁 相 环 原 理 与 应 用 ［Ｍ］．上 海：上 海 科 学 技 术 出 版 社 ，１９９０．
［４］叶超，冯莉，欧 阳 艳 晶．基 于 ＦＰＧＡ 的 精 密 时 间 间 隔 测 量 仪 设 计 ［Ｊ］．信 息 与 电 子 工 程 ，２００９，７（２）：１５９－１６３．
［５］杨晓慧，杨 旭．ＦＰＧＡ 系 统 设 计 与 实 例 ［Ｍ］．北 京：人 民 邮 电 出 版 社 ，２０１０．
［６］王诚，吴继华．Ａｌｔｅｒａ ＦＰＧＡ／ＣＰＬＤ 设计（高 级 篇）［Ｍ］． 北 京 ：人 民 邮 电 出 版 社 ，２００５．
图３ ＰＬＬ 模块图
然 后，利 用 Ｑｕａｒｔｕｓ 提 供 的 计 数 模 块 （ＣＯＵＮＴＥＲ）产 生 四 个 计 数 模 块，分 别 由 计 数 时 钟信号 ＣＬＫ０、ＣＬＫ９０、ＣＬＫ１８０ 和 ＣＬＫ２７０ 驱 动， 在脉冲宽度内进行计数．利用 Ｑｕａｒｔｕｓ提供的加法 器模块（ＡＤＤ）对 四 个 计 数 模 块 的 计 数 值 相 加．综 合计数模块原理图如图４．其中，输入引脚 ｐｕｌｓｅ为 待测脉冲 信 号，输 入 引 脚 ｃｌｒ 为 计 数 模 块 清 零 信 号，输出引脚 ｗｉｄｔｈ为测量到的脉冲宽度输出端．
载波同步技术的FPGA设计与实现
载波同步技术的FPGA设计与实现摘要：本文对无线通信中的载波同步技术进行了分析，重点对数字锁相环路进行了数学建模、FPGA设计实现及其板级验证。
试验表明该FPGA设计很好的实现了原始载波的提取，对于数字信号系统的相干解调有着重要的设计参考意义。
关键字：载波同步锁相环数字鉴相器1引言无线通信同步主要分为载波同步、位同步、帧同步等技术，位同步、帧同步等均需要以数据解调为前提条件，而载波同步通常处在接收端数字信号处理系统的前端，其实现对于信号系统的相干解调至关重要。
本文旨在介绍载波同步技术的原理和FPGA实现，为信号调制和解调技术提供设计参考。
2载波同步的原理2.1载波同步的概念载波同步 (Carrier Synchronization）又称载波恢复 (Carrier Restoration ），其在数字信号处理中扮演着重要角色。
载波同步通过在接收信号中恢复一个同发射信号同步的载波信号供接收端调试解调使用。
在数字调制和解调中意义重大。
载波同步的实现方式主要分为直接提取法及插入导频法两种。
插入导频法是在发送信息的同时还发送载波或者导频信号；直接提取法指发送端不专门发送载波信息，接收端直接从接收的调制信号中提取载波。
本文将讨论插入导频法的载波提取技术。
载波同步主要利用锁相环来实现，锁相环路的实现主要可分为调制跟踪和载波跟踪两种实现方式，本文就锁相环路的工作方式讨论。
2.2锁相环的工作方式对于输入信号中含有载波分量的信号，可以假设其信号模型为式中，为输入信号载波频率；为输入信号以t为参考相位的相位；(t)则为已调制信号；为叠加的噪声信号。
根据锁相环路的分析方法，以本地振荡器的载波相位t为参考相位，输入信号的数字化模型可变换为以t为参考相位，输入信号相位可表示为==(3)显然，输入信号可看作一个频率阶跃信号和相位阶跃信号的叠加。
用MATLAB 绘出输入相位的幅频响应，输入相位信号的频率多为低频成分。
由于锁相环路的闭环频率响应呈低通特性，因此=H()≈ (4)≈≈0此时，锁相环路工作在调制跟踪方式。
QPSK载波同步算法研究及FPGA实现
输入相位表达式 φ i （ t ） = φu （ t ）
φs =0 s2 + 2 ζωn s + ω2 n φ e， ∞ = limsE（ s ） φ i （ s ） = lim
s→0 s→0
2
频率阶跃
φi （ t） = ωtu（ t）
e
图 1 所示
， 虚线框内部分是四相松尾环的基带处理部
Q 两路 分。QPSK 调制信号 s（ t） 经过正交解调后， 输出 I， 基带信号分别为 y i （ t） 与 y q （ t） ， 然后将它们送入基带处 理部分进行处理。经过基带处理输出一个和调制码元无 关的控制信号 ε（ t） ， 这个控制信号通过环路滤波器进一 去控制压控振荡器 NCO 输出信号的相位， 步滤除干扰后， 达到对 QPSK 信号载波同步的目的。 下面分析四相松尾环的鉴相特性。假设环路已经锁 定， 在不考虑噪声的影响时， 中频 QPSK 信号 s（ t） 可表示为
QPSK 即正交相移键控系统， 具有抗干扰性强， 频带 误码率低等特点， 广泛用于数字通信、 数字视频 利用率高，
［ 1 ］ 广播、 卫星通信中 。QPSK 载波同步有两种方法： 一种
在发送信号的同时加入一段载波导频信号， 在 是导频法， 接收端通过滤波器后检测到导频信号来实现载波同步； 另 一种是直接法， 即直接从接收信号中通过使用锁相环来提 取载波
（ 1）
Q 两路基带码元信 式中： s i （ t） 与 s q （ t） 分别是调制端 I， sinωc （ t） 与 cosωc （ t） 是调制端 NCO 产生频率为 ωc 的 号， 正余弦载波信号。 接收端 NCO 产生的正、 余弦信号分别为 cos（ ωc （ t） + sin（ ωc （ t） + φ o （ t） ） ， φ o （ t） ） ， 相乘 φ o （ t） 为 NCO 输出参考载波相位。如图 1 所示， 后的同相分量与正交分量为 x i （ t） 与 x q （ t） ， 经过低通滤 两路基带信号可表示为 波后， y i （ t） = y q （ t） = 1 cosφ e （ t） 2
fpga载波移相控制算法
fpga载波移相控制算法FPGA载波移相控制算法引言在现代通信系统中，尤其是在无线通信系统中，载波移相控制算法（Carrier Phase Shift Keying, CPSK）起着至关重要的作用。
它是一种基于相移键控调制技术的调制方式，通过改变载波相位来传输数字信息。
在FPGA（Field Programmable Gate Array）这样的可编程逻辑器件中，实现载波移相控制算法可以提供高性能和灵活性。
本文将详细介绍FPGA载波移相控制算法的原理与实现步骤。
一、FPGA载波移相控制算法原理1. DPSK原理在了解FPGA载波移相控制算法之前，首先需要理解DPSK （Differential Phase Shift Keying）原理。
DPSK是一种相位差调制技术，在这种技术中，用于表示数字信息的每个符号产生的相位差直接决定了最终的相位。
因此，每个符号的相位差是根据从前一个符号的相位差导出的。
这样，数字信息的传输可以通过改变相位差来实现，而不是直接改变载波相位。
这种技术还具有抗干扰性强、频谱利用率高等优点。
2. FPGA载波移相控制算法原理FPGA载波移相控制算法旨在实现DPSK调制中的载波移相控制。
在该算法中，首先通过接收器模块读取接收到的信号，并计算接收的两个相邻符号之间的相位差。
然后，通过比较当前符号的相位差与前一个符号的相位差来计算载波的相位差（也称为相移量）。
最后，通过相位差的改变来实现载波的移相控制，从而实现数字信息的传输。
二、FPGA载波移相控制算法步骤1. 接收器模块设计在FPGA载波移相控制算法的实现中，首先需要设计和实现一个接收器模块。
这个模块负责读取接收到的信号，并计算两个相邻符号之间的相位差。
为了实现接收器模块，你可以使用FPGA内置的数字信号处理器（DSP）功能单元。
DSP单元可以执行复杂的算术操作，例如乘法、加法和相位差计算。
利用DSP单元，你可以将接收到的信号转换为数字信号，并通过算法计算相位差。
基于FPGA的高频逆变装置的变频移相控制实现
犃犫狊狋狉犪犮狋：Ｉｎｏｒｄｅｒｔｏｒｅａｌｉｚｅｔｈｅｃｏｎｔｒｏｌｏｆｔｈｅｉｎｖｅｒｔｅｒｉｎｔｈｅｗｉｒｅｌｅｓｓｃｈａｒｇｉｎｇｓｙｓｔｅｍｏｆｅｌｅｃｔｒｉｃｖｅｈｉｃｌｅ，ｃｏｍｐａｒｅｄａｎｄａｎａｌｙｚｅｄ ｔｈｅｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆｐｈａｓｅ－ｓｈｉｆｔｃｏｎｔｒｏｌａｎｄｆｒｅｑｕｅｎｃｙ－ｖａｒｉｅｄｃｏｎｔｒｏｌｆｏｒｈｉｇｈｆｒｅｑｕｅｎｃｙｉｎｖｅｒｔｅｒ，ａｎｏｖｅｌｋｉｎｄｏｆｃｏｎｔｒｏｌｓｔｒａｔｅｇｙ ｗｈｉｃｈｃｏｍｂｉｎｅｄｐｈａｓｅ－ｓｈｉｆｔａｎｄｆｒｅｑｕｅｎｃｙ－ｖａｒｉｅｄａｎｄｂａｓｅｄｏｎＤＳＰａｎｄＦＰＧＡｃｏｎｔｒｏｌｈａｒｄｗａｒｅｐｌａｔｆｏｒｍ ｗａｓｐｒｏｐｏｓｅｄ．Ｔｈｉｓｐａ ｐｅｒｍａｉｎｌｙｄｅｓｃｒｉｂｅｓｔｈｅｄｅｓｉｇｎｏｆｈａｒｄｗａｒｅｌａｎｇｕａｇｅａｎｄｔｈｅｒｅａｌｉｚａｔｉｏｎｐｒｉｎｃｉｐｌｅｏｆｒｅａｌ－ｔｉｍｅｐｈａｓｅ－ｓｈｉｆｔａｎｄｆｒｅｑｕｅｎｃｙｍｏｄｕｌａｔｉｏｎ ｂａｓｅｄｏｎＦＰＧＡ，ａｎｄｐｕｔｓｆｏｒｗａｒｄａｍｅｔｈｏｄｔｏａｖｏｉｄｔｈｅｎａｒｒｏｗｐｕｌｓｅｗｈｉｃｈｉｓｅａｓｙｔｏａｐｐｅａｒｉｎｔｈｉｓｐｒｉｎｃｉｐｌｅ．Ｆｉｎａｌｌｙ，ｉｔｉｓｖｅｒｉｆｉｅｄ ｉｎｔｈｅｗｉｒｅｌｅｓｓｃｈａｒｇｉｎｇｄｅｖｉｃｅｏｆｅｌｅｃｔｒｉｃｖｅｈｉｃｌｅ．ＩｔｒｅａｌｉｚｅｓｔｈｅｓｅａｍｌｅｓｓｓｗｉｔｃｈｉｎｇｏｆＰＷＭ ｗａｖｅａｆｔｅｒｆｒｅｑｕｅｎｃｙａｎｄｐｈａｓｅｕｐｄａｔｉｎｇ ａｎｄｔｈｅｃｏｎｔｒｏｌｆｕｎｃｔｉｏｎｏｆｈｉｇｈ－ｆｒｅｑｕｅｎｃｙｉｎｖｅｒｔｅｒｉｎｔｈｅｓｙｓｔｅｍ，ｂｙａｄｊｕｓｔｉｎｇｔｈｅｐｈａｓｅ－ｓｈｉｆｔｉｎｇＡｎｇｌｅ，ｔｈｅｄｅｖｉｃｅｃａｎｗｏｒｋｓｔａｂ ｌｙｉｎｄｉｆｆｅｒｅｎｔｐｏｗｅｒｒａｎｇｅｓｗｉｔｈｅｆｆｉｃｉｅｎｃｙｇｒｅａｔｅｒｔｈａｎｎａｔｉｏｎａｌｓｔａｎｄａｒｄｒｅｑｕｉｒｅｍｅｎｔｓｏｆ９２．５％ ，ｗｈｉｃｈｐｒｏｖｅｓｔｈｅｃｏｒｒｅｃｔｎｅｓｓｏｆｔｈｅ ｃｏｎｔｒｏｌｔｅｃｈｎｉｑｕｅａｎｄｒｅａｌｉｚｅｓｔｈｅｄｅｍａｎｄｏｆａｃｔｕａｌｅｎｇｉｎｅｅｒｉｎｇ．
载波移相技术的FPGA实现方法
图 ３ 放大后的死区波形
３．３ 正弦波产生及调幅 正弦波的产生是通过查表来实现的。把一个周
图中 ｃｌｋ—— —载波时钟
ｃｌｋｓ— ——调制波时钟
ｃｌｋｔｂ—— —系统同步时钟 ｃｌｒ— — —清零信号
ｌｏｃｋ—— —封锁输出信号，在故障时系统自动切断输出
ｍｉ，ｍｉ１—— —输出代码，ｍ 取 Ａ，Ｂ，Ｃ，ｉ 取 １，２，３，４
在设计本系统时尽量考虑节省硬件资源，采取
共用“行”和共用“列”的矩阵式结构，减少了三角波
图 ４ 部分 ＦＰＧＡ 输出波形 图中 ｌｋｓ—— —死区时钟
ｌｋｔｂ— ——同步时钟 ｃ１～ｃ４—— —输出的 ｃ 相上桥臂控制信号 ｃ１１～ｃ４１—— —下桥臂控制信号
为验证设计的正确性，设计制作了一个三相五 电平实验电路，功率器件选用 ＭＯＳＦＥＴ，负载电阻为 ２５Ω，电感为 ５０ｍＨ，载波频率为 ５００Ｈｚ，调制波频率 为 ５０Ｈｚ。
导师， 研究方向为电机、控制等。
２６
ＤＳＰ）和现场可编程门阵列（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ，简称 ＦＰＧＡ）联合产生的多路正弦波脉宽调制 （Ｓｉｎｅ Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ，简称 ＳＰＷＭ）又存 在 系统复杂、工作效率低的问题。。
目 前 ， 市 场 上 已 有 一 些 专 用 的 控 制 芯 片 ，如 ＨＥＦ４７５２，ＳＬＥ４５２０ 等，但这些芯片功能单一且固定 不变，无法根据实际需要来选取，其频率也只有几千 赫兹，难以满足 ＩＧＢＴ 等对频率的需求。对于新出现 的各种控制策略，如基于载波移相的多路 ＳＰＷＭ，其 控制器的研究仍是个空白。有学者提出用单片机和 ＤＳＰ 来生成多路 ＳＰＷＭ 波形，但这些芯片最多可输 出 １２ 路 ＰＷＭ，不能满足需求。文献［４］提出用 ＤＳＰ 和 ＦＰＧＡ 联合产生 ２４ 路 ＳＰＷＭ 波形，但该设计过 分地依赖 ＤＳＰ，全部正弦波都由 ＤＳＰ 来计算，运算 量很大。ＦＰＧＡ 和 ＤＳＰ 是通过中断来工作的，ＤＳＰ 不 停地接收 １２ 路中断，然后计算正弦调制的占空比和 死区时间，最后把结果送给 ＦＰＧＡ。而在实际的多路 ＳＰＷＭ 中，有时会出现几个管子同时中断的情况，这
基于FPGA的移相信号发生器的实现
基于FPGA的移相信号发生器的实现刘新云【摘要】利用直接数字合成技术设计了一种能够调频、调相、调幅的移相信号发生器.在MATLAB系统下建立硬件模型,然后设置参数就可以替代复杂的硬件描述语言编程.移相信号发生器经过Simulink的波形仿真、SignalTapⅡ的验证及FPGA板上得到的结果都是正确的.使用直接数字合成技术设计移相信号发生器,频率分辨率高、切换速度快,可以输出宽带移相信号.【期刊名称】《湖北理工学院学报》【年(卷),期】2011(027)001【总页数】4页(P1-3,14)【关键词】FPGA;SignalTapⅡ;移相信号发生器【作者】刘新云【作者单位】湖北三峡职业技术学院,湖北,宜昌,443000【正文语种】中文【中图分类】TN47移相信号发生器能产生幅度、频率相同，相位可调的2路信号，每路信号可以是正弦波或其他周期函数波形。
移相信号发生器常常应用于通信、信号检测、电子测量中。
DSP Builder是 Altera推出的数字信号处理开发工具，它将MATLAB和Simulink的算法开发、仿真和验证功能与VHDL综合、仿真和Altera开发工具整合在一起，实现了这些工具的集成。
可以使用 DSP Builder模块快速生成Simulink系统，缩短了DSP设计周期。
DDS－Direct Digital Synthesizer技术采用全数字的方式实现频率合成，它的特点是频率转换快、分辨率高、相位连续，很容易实现频率、相位和幅度的数控。
我们在DSP Builder环境下，利用DDS技术设计来设计移相信号发生器。
1 DDS工作原理DDS由相位累加器、波形存储器ROM、D/ A转换器和低通滤波器组成［1］，DDS工作原理如图1所示。
图1 DDS的工作原理在图1中，fc为时钟频率，K为频率控制字，P为相位控制字，频率控制字的宽度是N位，n为ROM地址线位数，m为ROM数据线宽度，f out为输出频率。
载波移相技术的FPGA实现方法
载波移相技术的FPGA实现方法
王成元;常国祥;郭雨梅;夏加宽
【期刊名称】《电力电子技术》
【年(卷),期】2007(41)5
【摘要】在深入分析SPWM产生原理的基础上,提出一种完全由FPGA产生多路SPWM波形的发生器.该发生器既可产生24路SPWM波形,也可实时调节SPWM 波形的幅值和频率,并可有机调整死区时间和载波频率;它可独立工作,也可与DSP 等上位机协同工作,还可作为IP核嵌入到其他系统中.通过优化设计,节省了芯片资源,提高了芯片效率.仿真和实验证明了该设计的可行性.
【总页数】3页(P26-28)
【作者】王成元;常国祥;郭雨梅;夏加宽
【作者单位】沈阳工业大学,辽宁,沈阳,110023;沈阳工业大学,辽宁,沈阳,110023;黑龙江科技学院,黑龙江,哈尔滨,150027;沈阳工业大学,辽宁,沈阳,110023;沈阳工业大学,辽宁,沈阳,110023
【正文语种】中文
【中图分类】TN43;TN787
【相关文献】
1.基于FPGA技术的异步转同步HDLC通信卡实现方法 [J], 王琼;李增有
2.基于移相技术的脉冲宽度精确测量方法及FPGA实现 [J], 仵晓辉;师廷伟;金长江
3.基于USB虚拟技术的FPGA远程片内调试方法实现 [J], 翟刚毅;王静娇;姜小祥;
杨阳
4.基于DSP与FPGA的MMC载波移相调制SPWM方法实现 [J], 王鹏
5.基于FPGA技术的异步转同步HDLC通信卡实现方法 [J], 王琼;李增有
因版权原因，仅展示原文概要，查看原文内容请购买。
基于DSP+FPGA的载波移相算法的研究与实现
基于DSP+FPGA的载波移相算法的研究与实现
基于DSP+FPGA的载波移相算法的研究与实现
刘国祥
【期刊名称】《电子制作》
【年(卷),期】2013(000)009
【摘要】本文介绍了载波移相技术的SPWM算法，由于级联型高压变频器产生的SPWM控制信号至少15路以上，显然一块DSP是不可能实现的，本文利用DSP与FPGA相配合来产生SPWM。
通过变频器带电机实验，验证了该方法的可行性。
【总页数】1页(36-36)
【关键词】载波移相;DSP+FPGA;SPWM算法
【作者】刘国祥
【作者单位】湖南科技经贸职业学院湖南衡阳 421001
【正文语种】中文
【中图分类】
【相关文献】
1.基于DSP与FPGA的MMC载波移相调制SPWM方法实现 [J], 王鹏
2.基于 DSP 和 FPGA 的载波移相脉冲生成方法 [J], 杨国润; 肖飞; 范学鑫; 谢桢; 王瑞田
3.基于DSP的载波移相多电平PWM实现方法 [J], 朱凌; 刘涛; 鲁志平; 王毅
4.基于直接数字频率合成的三角载波移相PWM控制FPGA的设计实现[J], 诸江; 董金明
5.基于直接数字频率合成的三角载波移相PWM控制FPGA的设计实现[J], 诸。
fpga载波移相控制算法 -回复
fpga载波移相控制算法-回复FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，被广泛应用于数字电路设计和嵌入式系统开发。
在许多应用中，我们需要将信号传输到远距离，但是信号的相位可能会受到干扰或失真的影响。
为了解决这个问题，我们可以使用载波移相控制算法。
本文将详细介绍FPGA 载波移相控制算法的原理和实现步骤。
首先，让我们来了解一下载波移相控制算法的基本原理。
在传输信号过程中，我们使用的是高频载波波形。
当信号经过传输介质时，可能会引起反射、多径传播等现象，从而造成信号的相位失真。
为了消除这种相位失真，我们需要将相位进行补偿，使得接收端能够准确还原原始信号。
载波移相控制算法通过调整载波的相位来实现相位补偿，从而减小信号相位失真。
其中，FPGA作为载波移相控制算法的执行平台，可以通过调节相位锁定环（PLL）模块中的参数来控制载波的相位。
PLL是一种电路，它可以通过反馈机制自动跟踪输入信号的相位变化，并产生与输入信号具有相同相位的输出信号。
接下来，我们将详细介绍如何在FPGA中实现载波移相控制算法。
第一步是在FPGA中设计和实现相位锁定环（PLL）模块。
相位锁定环由相位检测器、环形计数器、数字控制器和数字控制振荡器等组成。
相位检测器用于检测输入信号与本地振荡器产生的参考信号之间的相位差，并输出一个误差信号。
环形计数器用于根据误差信号进行相位积累，并将累积结果发送给数字控制器。
数字控制器根据环形计数器的输出来调整数字控制振荡器的频率和相位。
数字控制振荡器生成多个不同相位的本地振荡信号，用作后续信号传输中的载波波形。
第二步是将相位锁定环模块与FPGA中的其他逻辑电路进行连接。
在数字电路设计中，我们通常使用基于RTL（Register-Transfer Level）的设计方法来实现功能。
将相位锁定环模块与其他逻辑电路进行连接时，我们需要将输入信号与本地振荡信号进行混合，并将混合后的信号输入到其他逻辑电路中。
fpga载波移相控制算法 -回复
fpga载波移相控制算法-回复FPGA载波移相控制算法是一种用于实现频率合成和相位调整的技术。
在无线通信、雷达、成像和其他相关领域中，移相控制算法的应用非常广泛。
本文将一步一步回答关于FPGA载波移相控制算法的问题，以帮助读者更好地理解该技术。
第一步：什么是FPGA？FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，也是一种用于实现数字电路的可编程芯片。
与传统的ASIC （Application-Specific Integrated Circuit）芯片不同，FPGA在出厂之后可以通过编程实现不同的逻辑功能和电路结构。
这使得FPGA在设计、验证和应用过程中具有灵活性和可重构性的优势。
第二步：什么是载波移相？载波移相是一种调整信号相位的技术，用于实现频率合成、相位调整和信号处理等功能。
通过改变载波信号的相位，可以控制信号的频率、相位和波形等特性。
在无线通信中，载波移相控制算法可以用于产生多个频率的信号，以满足不同的通信需求。
第三步：为什么要使用FPGA实现载波移相控制算法？FPGA具有高度的可编程性和并行处理能力，这使得它成为实现载波移相控制算法的理想选择。
与传统的数字信号处理器（DSP）相比，FPGA在计算和处理速度方面具有更高的性能。
此外，FPGA还可以实现更复杂的算法和信号处理流程，从而在实现载波移相控制算法时具有更大的灵活性和可扩展性。
第四步：FPGA载波移相控制算法的基本原理是什么？FPGA载波移相控制算法的基本原理是通过调整输入信号的相位来达到目标相位的效果。
这可以通过数字信号处理和数学运算来实现。
一般来说，载波移相控制算法分为两个主要的阶段：相位检测和相位调整。
在相位检测阶段，利用锁相环（PLL）或相关技术来检测输入信号的相位。
在FPGA中，相位检测可以通过比较输入信号和参考信号的相位差来实现。
相位差可以通过计数器和相位差检测器等元件来测量。
基于FPGA的载波移相PWM发生器设计
基于FPGA的载波移相PWM发生器设计
曹阳;凌志斌;马勤冬;陈满;郭海峰
【期刊名称】《电气传动》
【年(卷),期】2014(044)007
【摘要】采用FPGA设计并实现了适合多电平变流器的载波移相PWM发生器.该PWM发生器采用上下位机两层结构,上位机为DSP+FPGA结构产生调制信号,下位机内部产生载波信号并输出PWM信号,上下位机间通过串行通信进行数据交换和时序同步.介绍了该PWM发生器的基本结构和设计原则,并进行了方案的设计验证.
【总页数】5页(P19-23)
【作者】曹阳;凌志斌;马勤冬;陈满;郭海峰
【作者单位】上海交通大学电力传输与功率变换控制教育部重点实验室,上海200240;上海交通大学电力传输与功率变换控制教育部重点实验室,上海 200240;上海交通大学电力传输与功率变换控制教育部重点实验室,上海 200240;中国南方电网有限责任公司调峰调频发电公司,广东广州 510630;中国南方电网有限责任公司调峰调频发电公司,广东广州 510630
【正文语种】中文
【中图分类】TM46
【相关文献】
1.基于FPGA的PWM波形发生器的设计 [J], 查国翔;马勇;王聪
2.基于TMS320F2812的载波移相PWM发生器的设计 [J], 杨仁增;王海欣;黄海宏
3.基于DSP与FPGA的MMC载波移相调制SPWM方法实现 [J], 王鹏
4.基于直接数字频率合成的三角载波移相PWM控制FPGA的设计实现 [J], 诸江;董金明
5.基于直接数字频率合成的三角载波移相PWM控制FPGA的设计实现 [J], 诸江;董金明
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图 ４ 部分 ＦＰＧＡ 输出波形 图中 ｌｋｓ—— —死区时钟
ｌｋｔｂ— ——同步时钟 ｃ１～ｃ４—— —输出的 ｃ 相上桥臂控制信号 ｃ１１～ｃ４１—— —下桥臂控制信号
为验证设计的正确性，设计制作了一个三相五 电平实验电路，功率器件选用 ＭＯＳＦＥＴ，负载电阻为 ２５Ω，电感为 ５０ｍＨ，载波频率为 ５００Ｈｚ，调制波频率 为 ５０Ｈｚ。
随 着 多 电 平 技 术 的 发 展 ， 对 脉 宽 调 制 （Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ，简称 ＰＷＭ）用的控制芯片提出了 更高的要求。传统的控制芯片已不能满足需求，而用 数字信号处理器 （Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ， 简 称
基金项目： 国家自然科学基金（５０３７５１０２） 定稿日期： ２００６－ １１－ ０２ 作者简介： 王成元（１９３８－ ）， 男， 辽宁铁岭人， 教授、博士生
过乘法器来完成，调节幅值时只要从 ｕ［７．．０］端口输
入一个 ００ 到 ＦＦ 的数据即可。其它模块比较简单，
不再叙述。
４ 实验与仿真结果
整个设计是在 Ａｌｔｅｒａ 的 ＭＡＸｐｌｕｓ ＩＩ 下完成的，
设计完成后下载到 ＥＰＦ１０Ｋ２０ＴＣ１４４－３ ＦＰＧＡ 芯片
中，仿真波形如图 ４ 所示。
Ｖｏｌ．４１， Ｎｏ．５ Ｍａｙ， ２００７
图 ５，６ 示出实验波形。其中图 ５ａ 为 Ａ 相四组 驱动脉冲 ｕｄＡ１，ｕｄＡ２，ｕｄＡ３，ｕｄＡ４ 波形；图 ５ｂ 为 Ａ，Ｂ，Ｃ 三 相驱动脉冲 ｕｄＡ，ｕｄＢ，ｕｄＣ 波形；图 ６ａ 为输出三相电压 ｕＡ，ｕＢ，ｕＣ 波形；图 ６ｂ 为负载为 ２５Ω时三相电流 ｉＡ， ｉＢ，ｉＣ 波形；图 ６ｃ 为负载电阻 ２５Ω，电感 ５０ｍＨ 时三 相电流 ｉＡ，ｉＢ，ｉＣ 波形。
摘要：在深入分析 ＳＰＷＭ 产生原理的基础上，提出一种完全由 ＦＰＧＡ 产生多路 ＳＰＷＭ 波形的发生器。该发生器
既可产生 ２４ 路 ＳＰＷＭ 波形，也可实时调节 ＳＰＷＭ 波形的幅值和频率，并可有机调整死区时间和载波频率；它可独立
工作，也可与 ＤＳＰ 等上位机协同工作，还可作为 ＩＰ 核嵌入到其他系统中。通过优化设计，节省了芯片资源，提高了芯
导师， 研究方向为电机、控制等。
２６
ＤＳＰ）和现场可编程门阵列（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ，简称 ＦＰＧＡ）联合产生的多路正弦波脉宽调制 （Ｓｉｎｅ Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ，简称 ＳＰＷＭ）又存 在 系统复杂、工作效率低的问题。。
目 前 ， 市 场 上 已 有 一 些 专 用 的 控 制 芯 片 ，如 ＨＥＦ４７５２，ＳＬＥ４５２０ 等，但这些芯片功能单一且固定 不变，无法根据实际需要来选取，其频率也只有几千 赫兹，难以满足 ＩＧＢＴ 等对频率的需求。对于新出现 的各种控制策略，如基于载波移相的多路 ＳＰＷＭ，其 控制器的研究仍是个空白。有学者提出用单片机和 ＤＳＰ 来生成多路 ＳＰＷＭ 波形，但这些芯片最多可输 出 １２ 路 ＰＷＭ，不能满足需求。文献［４］提出用 ＤＳＰ 和 ＦＰＧＡ 联合产生 ２４ 路 ＳＰＷＭ 波形，但该设计过 分地依赖 ＤＳＰ，全部正弦波都由 ＤＳＰ 来计算，运算 量很大。ＦＰＧＡ 和 ＤＳＰ 是通过中断来工作的，ＤＳＰ 不 停地接收 １２ 路中断，然后计算正弦调制的占空比和 死区时间，最后把结果送给 ＦＰＧＡ。而在实际的多路 ＳＰＷＭ 中，有时会出现几个管子同时中断的情况，这
样就很难保证多路 ＳＰＷＭ 的时序。
载波移相技术的 ＦＰＧＡ 实现方法
针 对 这 一 情 况 ， 设 计 了 基 于 ＦＰＧＡ 的 多 路
ＳＰＷＭ 波形发生器，它可产生互相独立的 ２４ 路
ＳＰＷＭ 波形，且整个芯片可独立工作，也可与 ＤＳＰ
等上位机联合工作，还可作为 ＩＰ 核嵌入到其他系统
中。设计中采用“矩阵”式结构，只用了 ３ 个 ＲＯＭ 和
模块、三角波产生模块、比较与死区模块、封锁模块、 调幅模块等组成，如图 ２ａ 所示。由于 １２ 个比较与死 区模块都一样，图中单独给出，如图 ２ｂ 所示。调幅输 入端口 ｕ［７．．０］的调节范围从 ００ 到 ＦＦ。
图 ３ 放大后的死区波形
３．３ 正弦波产生及调幅 正弦波的产生是通过查表来实现的。把一个周
５结论
图 ６ 实验波形
多电平技术的发展，需要能提供多路 ＰＷＭ 波
形的发生器，传统的控制器只能提供 ６ 路 ＰＷＭ 波
形，远不能满足要求。为此设计了基于 ＦＰＧＡ 的多路
第 ４１ 卷第 ５ 期 ２００７ 年 ５ 月
电力电子技术
Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ
载波移相技术的 ＦＰＧＡ 实现方法
王成元 １， 常国祥 １， ２， 郭雨梅 １， 夏加宽 １
（１．沈阳工业大学，辽宁 沈阳 １１００２３；２．黑龙江科技学院，黑龙江 哈尔滨 １５００２７）
Ｖｏｌ．４１， Ｎｏ．５ Ｍａｙ， ２００７
和ＲＯＭ 的数量，只用了 ３ 个 ＲＯＭ 和 ４ 个计数器。
３ 个 ＲＯＭ 的数据间互差 １２０°，这样用一个地址生
成器即可，节省了两个计数器。
３．２ 比较与死区模块 比较与死区模块接收正弦波数据和三角波数
据，通过比较器比较后得到一路 ＳＰＷＭ 波形，取反
后得到另一路 ＳＰＷＭ 波形。两路 ＳＰＷＭ 波形经过死
期的正弦波均匀分成 ２５６ 份，然后求其正弦值，得到 的结果是一个 ０～１ 的小数，不能直接利用。因为需要 ０～２５５ 的正弦值，所以把得到的小数乘以 ２５６，然后 再取整。这些操作由 Ｍａｔｌａｂ 来完成。幅值的调节通
２７
第 ４１ 卷第 ５ 期
电力电子技术
２００７ 年 ５ 月
Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ
图 ２ 系统结构图
流器，是多电平技术与 ＳＰＷＭ 调制的最佳组合。多 电平技术的特点是扩容方便，但当采用纯方波逆变 器级联时调压很难；而 ＳＰＷＭ 法调压方便，但扩容 困难。两者的联合应用不仅可使调压和扩容都很方 便，且可使每个管子的开关频率和总谐波降到最低。 如 Ｎ 个载波与一个调制波分别进行二逻辑 ＳＰＷＭ， 得到 Ｎ 个二逻辑 ＳＰＷＭ 波形，这些波形叠加起来构 成一个 Ｎ＋１ 的 ＣＰＳ－ＳＰＷＭ 波形。这个 Ｎ＋１ 逻辑 ＣＰＳ－ＳＰＷＭ 波形的等效采样频率是任意一个二逻辑 ＳＰＷＭ 的采样频率 ωｃ 的 Ｎ 倍 。即采用载波移相 ＳＰＷＭ 技术， 能以较低的开关频率得到等效开关频 率为原来 ２Ｎ 倍（２Ｎ＋１）电平的 ＳＰＷＭ 波，且边带谐 波阶次也由 ｍｋｃ＋ｎｋｍ 提高为 ２ｍＮｋｃ＋ｎｋｍ，其中 ｍ＝１， ２，…，ｎ＝±１，±２，…。原理图如图 １ 所示，图中载波数 Ｎ＝５，载波比 Ｆ＝３，调制比 Ｍ＝７．５。
图中 ｃｌｋ—— —载波时钟
ｃｌｋｓ— ——调制波时钟
ｃｌｋｔｂ—— —系统同步时钟 ｃｌｒ— — —清零信号
ｌｏｃｋ—— —封锁输出信号，在故障时系统自动切断输出
ｍｉ，ｍｉ１—— —输出代码，ｍ 取 Ａ，Ｂ，Ｃ，ｉ 取 １，２，３，４
在设计本系统时尽量考虑节省硬件资源，采取
共用“行”和共用“列”的矩阵式结构，减少了三角波
ＷＡＮＧ Ｃｈｅｎｇ－ｙｕａｎ１，ＣＨＡＮＧ Ｇｕｏ－ｘｉａｎｇ１，２，ＧＵＯ Ｙｕ－ｍｅｉ１，ＸＩＡ Ｊｉａ－ｋｕａｎ１
（１．Ｓｈｅｎｙａｎｇ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ，Ｓｈｅｎｇｙａｎｇ １１００２３，Ｃｈｉｎａ； ２．Ｈｅｉ Ｌｏｎｇｊｉａｎｇ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ，Ｈａｒｂｉｎ １５００２７，Ｃｈｉｎａ） Ａｂｓｔｒ ａｃｔ：Ａｌｏｎｇ ｗｉｔｈ ｔｈｅ ｐｏｗｅｒ ｅｌｅｃｔｒｏｎｉｃ ｔｅｃｈｎｏｌｏｇｙ ｄｅｖｅｌｏｐｍｅｎｔ，ｅｓｐｅｃｉａｌｌｙ ｔｈｅ ｍｕｌｔｉ－ｌｅｖｅｌ ｔｅｃｈｎｏｌｏｇｙ ｄｅｖｅｌｏｐ－ ｍｅｎｔ，ｔｈｅ ｈｉｇｈｅｒ ｒｅｑｕｅｓｔｓ ａｒｅ ｐｕｔ ｆｏｒｗａｒｄ ｔｏ ｔｈｅ ＰＷＭ ｃｏｎｔｒｏｌｌｅｒ ｂｅｃａｕｓｅ ｔｈｅ ｔｒａｄｉｔｉｏｎａｌ ｃｏｎｔｒｏｌ ｃｈｉｐ ｉｓ ｎｏｔ ａｂｌｅ ｔｏ ｍｅｅｔ ｔｈｅ ｎｅｅｄ．Ｓｏｍｅ ｓｃｈｏｌａｒｓ ｐｒｅｓｅｎｔ ａ ｍｅｔｈｏｄ ｔｏ ｐｒｏｄｕｃｅ ｍｕｌｔｉｐａｔｈ ＳＰＷＭ ｗａｖｅｆｏｒｍ ｗｉｔｈ ＤＳＰ ａｎｄ ＦＰＧＡ，ｂｕｔ ｉｔ ｅｘｃｅｓｓｉｖｅｌｙ ｒｅｌｉｅｓ ｏｎ ＤＳＰ，ａｎｄ ｔｈｅ ｗｈｏｌｅ ｓｙｓｔｅｍ ｉｓ ｃｏｍｐｌｅｘ，ｔｈｅ ｗｏｒｋｉｎｇ ｅｆｆｉｃｉｅｎｃｙ ｉｓ ｌｏｗ．Ａｆｔｅｒ ｔｈｏｒｏｕｇｈｌｙ ａｎａｌｙｚｉｎｇ ｔｈｅ ｇｅｎｅｒａｔｉｏｎ ｐｒｉｎｃｉｐｌｅ ｏｆ ＳＰＷＭ，ａ ｍｅｔｈｏｄ ｔｏ ｇｅｎｅｒａｔｅ ｍｕｌｔｉｐａｔｈ ＳＰＷＭ ｂｙ ＦＰＧＡ ｃｏｍｐｌｅｔｅｌｙ ｉｓ ｐｒｏｐｏｓｅｄ，ｗｈｉｃｈ ｉｓ ｒｅａｌｉｚｅｄ ｉｎ Ａｌｔｅｒａ ＦＰＧＡ．Ｔｈｉｓ ｇｅｎｅｒａｔｏｒ ｍａｙ ｐｒｏｄｕｃｅ ２４－ｗａｙ ＳＰＷＭ ｗａｖｅｆｏｒｍ ａｎｄ ａｄｊｕｓｔ ｔｈｅ ａｍｐｌｉｔｕｄｅ ａｎｄ ｆｒｅｑｕｅｎｃｙ ｏｆ ｔｈｅ ＳＰＷＭ ｗａｖｅｆｏｒｍ，ａｓ ｗｅｌｌ ａｓ ｔｈｅ ｄｅａｄ ｔｉｍｅ ａｎｄ ｃａｒｒｉｅｒ ｆｒｅｑｕｅｎｃｙ．Ｔｈｉｓ ｇｅｎｅｒａｔｏｒ ｃａｎ ｗｏｒｋ ｉｎｄｅｐｅｎｄｅｎｔｌｙ，ａｎｄ ｉｎ ｃｏｏｒｄｉｎａｔｉｏｎ ｗｉｔｈ ＤＳＰ ｏｒ ｏｔｈｅｒ ｓｕ－ ｐｅｒｉｏｒ ｃｏｍｐｕｔｅｒ，ａｎｄ ｉｔ ｃａｎ ｂｅ ｅｍｂｅｄ ｔｏ ｏｔｈｅｒ ｓｙｓｔｅｍｓ ａｓ ｔｈｅ ＩＰ ｎｕｃｌｅｕｓ．Ｂｙ ｍｅａｎｓ ｏｆ ｔｈｅ ｏｐｔｉｍｕｍ ｄｅｓｉｇｎ，ｔｈｅ ｃｈｉｐ ｒｅ－ ｓｏｕｒｃｅｓ ｉｓ ｓａｖｅｄ ａｎｄ ｔｈｅ ｃｈｉｐ ｅｆｆｉｃｉｅｎｃｙ ｉｓ ｅｎｈａｎｃｅｄ．Ｔｈｅ ｓｉｍｕｌａｔｉｖｅ ａｎｄ ｅｘｐｅｒｉｍｅｎｔａｌ ｒｅｓｕｌｔｓ ｐｒｏｖｅｄ ｔｈｅ ｆｅａｓｉｂｉｌｉｔｙ ｏｆ ｔｈｅ ｄｅｓｉｇｎ． Ｋｅｙｗｏｒ ｄｓ：ｃｏｎｖｅｒｔｅｒ；ｇｅｎｅｒａｔｏｒ ／ ｃａｒｒｉｅｒ ｐｈａｓｅ ｓｈｉｆｔｅｄ ｔｅｃｈｎｏｌｏｇｙ Ｆｏｕｎｄａｔｉｏｎ Ｐｒ ｏｊｅｃｔ：Ｓｕｐｐｏｒｔｅｄ ｂｙ Ｎａｔｉｏｎａｌ Ｎａｔｕｒａｌ Ｓｃｉｅｎｃｅ Ｆｏｕｎｄａｔｉｏｎ ｏｆ Ｃｈｉｎａ （Ｎｏ．５０３７５１０２）