数字心率计设计资料

数字心率计设计说明书1、程设计任务书2.说明书正文2.1：任务分析与方案设计心率计是用来测量一个人心脏在单位时间跳动次数的电子仪器。

心脏的收缩和舒张引起血压的变化，不同年龄段和不同健康状况的人正常血压范围有较大差异，但是收缩压和舒张压的差值却大致都在40mmHg~50mmHg 范围内。

基于此，可以利用压力传感器将人体血压的变化转化成电压的变化，再通过滤波、放大、整形后得到方波，由模拟转化成数字后再进行后续处理。

现提出两种计数方案： 1）定时计数在一定时间内对脉冲信号进行计数。

由于任务要求在短时间内测出1分钟心脏跳动的次数，则需要对整形后的方波信号进行倍频；又由于测量误差要求≤±4次/分钟，则最多可以4倍频，此时，测量时间为15s 。

电路模块方框图：2）定数计时在定数的脉冲信号持续时间内，对标准时钟信号进行计数，再通过转换得到心率值。

如设置标准时钟信号周期为0.1s ，在6个脉冲信号持续时间内（即5个心脏跳动周期）对标准时钟信号进行计数，设计数值为N ，则心率为3000/N 。

计算过程如下：每个脉冲周期To=0.1N/5 s ，则心率S=60/To=3000/N(次/分钟）。

电路模块方框图：方案一的测量时间长，测量误差也较大，且测量误差与测量时间成反比关系；但是计数值即为心率值，电路实现较为简单。

方案二测量时间短，测量误差也小；但是计数后的值还需要进行除法转换后才是心率值，电路实现较为复杂，成本也较高，故采用方案一。

2.2:电路设计，元器件参数计算及选择2.2.1:传感器的选择传感器的选择需要综合考虑各项性能参数，这些性能参数要能满足测量要求，现对传感器的各项性能参数以及任务要求分析如下：1）线性度指传感器输出与输入之间成线性的程度。

任务要求是测量心脏跳动的次数，而并未要求测量出血压值，故只需要得到一个个脉冲输出即可，对其量值没有太大要求，故系统对传感器线性度要求不高。

2）灵敏度灵敏度是传感器在稳态下输出变化量对输入变化量的比值。

由于人的血压压力较小，属于微压，也是微压差，故要求传感器有较大的灵敏度，才有一个比较大的输出量，对噪声的抑制也会更高。

当然，灵敏度也要和后级放大器的放大倍数相匹配，并不是越大越好。

3）迟滞也叫回程差，是指在相同测量条件下，对应于同一大小的输入量，传感器正反行程的输出信号大小不相等的现象。

由于系统仅要求测出脉冲输出即可，故对迟滞性能要求不高。

4）重复性表示传感器在输入量按同一方向作全量程多次测试时所得输入-输出特性曲线一致程度。

重复性好，对于噪声抑制有利，故要求传感器有较好的重复性。

5）漂移指传感器在输入量不变的情况下，输出量随时间变化的程度。

要求传感器有较小的漂移。

6）频率响应由于脉搏频率较低，所以对传感器频率响应要求不高。

综合以上性能参数以及任务要求，可以选出既能满足测量要求，又最便宜的传感器。

通过搜集大量压力传感器信息进行综合比对，飞思卡尔的MPX2050D压阻式硅压力传感器能够满足要求。

其主要特点如下：压力范围0到50kPa温度补偿范围0 到 +85℃独有的硅切应力应变片提供编带式或卷轴式出货封装选项对供电电压比率输出外壳采用聚砜（Mindel S–1000）材料（医用5级许可）图2.1 传感器外形图图2.2 传感器示意图其主要性能参数如下：表2.1特性 符号 最小值 典型值 最大值 单位 压力范围 Pop 0 - 50 kPa 供电电压 Vs - 10 16 Vdc 供电电流 Io - 6.0 - mAdc 最大输出 Vfss 38.5 40 41.5 mV 失调 Voff -1.0 - 1.0 mV 灵敏度 ΔV/ΔP - 0.8 - mV/kPa 线性度 - -0.25 - 0.25 %Vfss 输入阻抗 Zin 1000 - 2500 Ω 输出阻抗Zout1400-3000Ω由于人的血压差范围大致为40mmHg-50mmHg ，即 5.3kPa-6.7kPa ，根据传感器灵敏度为0.8mV/kPa 知，输出电压变化范围为 4.24mV-5.36mV ；再考虑人的最高血压为200mmHg ，即26.7kPa ，则最大输出电压为21.36mV 。

各项指标均满足设计要求。

2.2.2:滤波器的设计人的脉搏信号属于低频信号，而传感器输出存在高频噪声，故需要用低通滤波器对传感器输出信号进行低通滤波处理。

由于传感器输出为非标准的正选信号，理论上需要对信号进行傅里叶变换，以得到输出信号的基频，才能得出滤波器的截止频率。

但条件有限，实施起来有困难，故根据经验取截止频率为1kHz 进行设计计算。

采用无限增益多路反馈型低通滤波器，其电路图如下:图2.3 滤波器电路图其中，前级运放接成跟随器，以提高输入阻抗；第二级为低通滤波器，各元件参数计算过程如下：f=1kHzf 20π=ω212101C C R R =ω，取1R =5.1K ，2R =10K ，1C =10nF ，2C =47nF 。

则0ω=9933104710101010101.51--⨯⨯⨯⨯⨯⨯⨯=6459 rad/s得出f=πω20≈1042Hz 满足设计要求。

滤波器的幅频特性和相频特性曲线图如下：图2.4 幅频特性 图2.5 相频特性由仿真波形知，通带截止频率大致为1kHz ，与理论设计相符。

2.2.3：放大电路的设计人的血压正常情况下舒张压<85mmHg ，收缩压<130mmHg ，则传感器的输出有共模和差模信号。

要得到心脏脉动脉冲，需要的是差模信号，故需要选择性的放大差模信号，抑制共模信号。

因此，采用三运放高共模抑制比放大电路。

差模输出最大值为5.36mV ，放大后的信号电压不应超过5V ，则设计电压放大倍数为900倍。

设计电路图如下（其中最后一级运放为放大倍数为-1的反相器）：图2.6 放大电路电路元件参数计算过程如下：差模增益 Kd=1212Ui Ui Uo Uo --=10411R R R ++；差分放大倍数 K2=36R R=50； K3=-1；故总增益K=Kd*K2*（-1）=900，得Kd=18； 所以，R10=11.76k 。

电路仿真波形如下：图2.7 放大电路仿真波形其中，通道1为输入，5mV/DIV ；通道2为输出，2V/DIV ，则放大倍数大致为4.85/0.0052=932。

由于元器件存在一定的精度误差，仿真结果在允许的范围内正确。

2.2.4：整形电路的设计整形电路的作用是将模拟信号转化成方波信号，才能输入计数器进行计数，其本质为电压比较电路。

电压比较电路分为单限比较、滞回比较和窗口比较。

单限比较容易产生“振铃”现象，一般很少使用；滞回比较电路可以很好的克服这个问题；串口比较用于既有上限又有下限的电压比较。

在此，用滞回比较电路能够得到很好的性能。

电路设计图如下：图2.8 滞回比较电路各元件参数计算过程如下：前级放大器最小输出电压 m in u =4.24*900/1000=3.816V ，则设置U2=2.5V ，U1=1.5V ；U1=322323R R R UolR R R Ur+++ U2=322323R R R UohR R R Ur +++ 将Uol =0，Uoh =5代入得：Ur =1.875V ，R3=4R2。

参考电压Ur 由电源通过电位器分压得到，可以减少电路电源种类，使电路更简单。

取R2=10k ，则R3=40k 。

电路仿真波形如下：图2.9 整形仿真波形2.2.5：倍频电路设计为了在短时间内测出1分钟内心脏跳动次数，需要对电路进行四倍频。

倍频电路主要是利用电容的充放电特性以及逻辑器件的门限电平，在方波的上升沿和下降沿处各得到一个脉冲实现倍频的。

根据RC =τ，调节R 或者C 都可以改变脉冲的宽度。

设计的四倍频电路图如下：图2.10 4倍频电路电路仿真波形见图2.11。

2.2.6：定时器设计心率计系统需要一个15s 的定时器，我们采用比较成熟的555定时芯片构成多谐振荡器进行定时。

在此，提出两种定时方案：图2.11 倍频电路仿真波形1）直接利用555定时芯片定时15s。

这样做的好处是可以使系统电路相对简单；但是，由于大电容漏电流较大，直接定时15s误差会很大。

2）将555定时芯片定时1s，再利用一个16进制计数器对其进行15分频。

这样可以使系统的时钟更加准确，以减小测量误差。

为了减小测量误差，以达到设计要求，故采用第二种方案。

555定时电路及计数分频电路图如下：图2.12 定时电路555定时器定时周期2RR==1s。

T+2ln(C)21其中，74LS191D是4为二进制同步可逆计数器，其引脚功能如下：A~D：预置数输入端；QA~QD：计数输出端；~CTEN：计数控制端，低电平有效；~U/D：加/减计数控制端；CLK：计数时钟输入端；~RCO：进位/借位端，低电平有效；MAX/MIN：进位/借位端。

表2.2 74LS191功能表其时序图如下图所示：图2.13 74LS191时序图定时及分频电路仿真波形如下：图2.14 定时电路仿真波形人的心率范围在55~120之间，所以要用到3位10进制计数，电路选用三片74LS160级联构成1000进制计数，完全满足任务要求。

74LS160是8421BCD码同步加法计数器芯片，设计的计数器电路如下：图2.15 计数器电路图其中，74LS160各引脚定义如下：A~D：预置数输入端；QA~QD：计数输出端；ENP、ENT：计数使能端；~LOAD：同步置数，低电平有效；~CLR：同步清零，低电平有效；CLK：计数输入端；RCO：进位输出端。

表2.3 74LS160功能表电路采用异步进位，由低位依次向高位进位；由于每一块计数芯片为10进制，所以三片级联构成1000进制计数，完全满足设计要求。

计数器计数值需要用数码管显示出来，由于计数器输出为BCD码，因此还需要用BCD码-7段数码管译码器译码后才能由数码管正确显示出来。

电路选用三片74LS48作为译码芯片，译码驱动共阴数码管，译码显示电路设计电路图如下：图2.16 译码显示电路图其中，74LS48各引脚功能如下：A~D：译码输入端，A为低位，D为高位；OA~OG：译码输出端，分别与共阴数码管的A~G相连；~LT：测试引脚，低电平有效；~RBI：动态灭零输入端；~BI/RBO：消隐输入/动态灭零输出端。

表2.4 74LS48真值2.2.9：显示控制电路定时电路和计数电路都有了，但还需要由定时电路得到清零和锁存等一系列控制信号，即还需要将他们有机的结合起来，这便是控制电路。

控制电路设计图如下：图2.17 显示控制电路其中，SR为锁存信号，高电平时计数器赋值给锁存器，低电平期间锁存。

CLR为异步清零信号，低电平有效，将计数器值清零。