一种高电源抑制的基准源的设计

合集下载

高电源抑制比、低温飘带隙基准电压源的设计

Ｔ嚣十
差慧寒
毳癸器上＋蝴
Ｍ２ｌ
Ｍ２Ｏ
Ｍ１９
图２带隙基准电压源电路原理图
７ ’
Ｆｉ．Ｓｃｍａｔｃｎｄｇｏｌａｇｅｅｅｅｇ２ｈｅｉｓｏｆｂａａｐｖｔｅｒｆｒｎｃ
图１传统的带隙基准电压源电路
功耗集成电路中具有广泛的应用．零温度系数基准，＝＋ａ．中，ＶＩｎ其ｎ
热电压Ｖ＝ｋ／，不同电流密度偏置下的ＴｑＶＩｎ是ｎ
２个双极型晶体管的基极一发射极电压差．温下室
高电源抑制比、温飘带隙基准电压源的设计低
高献坤，雷君召，丁祯璐周西军，，李遂亮 ‘ ，余泳昌
（．南农业大学机电工程院，南郑州４００；．阳供电公司，南洛阳４１０；１河河５０２２洛河７００３河南省广播电视发射台，南郑州４００；．东交通职业技术学院，东广州５００）．河５０８４广广１８０
Ｍ９Ｍ８
１带隙基准电压源的原理
双极型晶体管的基极一发射极电压具有负温度系数特性，同电流密度偏置下的２个双极型晶不
体管的基极一发射极电压差具有正温度系数特性，
随着集成电路的高速发展，无线通信系统和很

一种高电源抑制比带隙基准源

一种高电源抑制比带隙基准源一种高电源抑制比带隙基准源随着电子技术的不断发展，电源抑制比（PSRR）已成为评价电源稳定性和抗干扰能力的重要指标之一。

在很多应用中，尤其是对信号干扰敏感的高精度电路中，需要使用具有很高PSRR的带隙基准源。

本文将介绍一种高电源抑制比带隙基准源的设计原理和实现方法。

带隙基准源是一种基于硅温度传感器和带隙参考电压的电压源。

其中，硅温度传感器是通过测量温度对电压的传感器进行温度测量，而带隙参考电压则是基于半导体材料的物理特性进行提供的。

带隙参考电压在不同温度下几乎不受温度的影响，因此带隙基准源可以提供相对稳定的参考电压。

为了提高电源抑制比，本文采用了一种反馈放大电路的设计方法。

该电路的基本原理是通过将电源噪声直接反馈到输入端，从而抵消电源噪声对输出的影响。

这种电路结构能够有效减小电源噪声对输出信号的干扰，提高PSRR的值。

具体实现中，我们选用了电源抑制比较高的差分放大器作为反馈放大电路的核心。

差分放大器的输出由两个输入端的电压差决定，因此通过控制输入端对地的电压差，可以实现对电源噪声的反馈控制。

为了确保差分放大器工作在合适的工作状态，我们需要对其进行合理的偏置。

在带隙参考电压的设计中，我们选用了比较经典的基于电流和电压的热电偶设计方法。

具体而言，通过选择一定的电流、电压以及材料的组合，可以得到稳定的带隙参考电压。

需要注意的是，在实际设计中，需要综合考虑功耗、温度系数等因素，从而优化设计。

最后，通过将反馈放大电路与带隙参考电压电路进行连接，就可以实现高电源抑制比的带隙基准源。

在实际应用中，可以将该基准源作为其他高精度电路的参考。

通过该基准源，可以有效减小电源噪声对输出信号的干扰，从而提高信号的精确度和稳定性。

综上所述，本文介绍了一种高电源抑制比带隙基准源的设计原理和实现方法。

该基准源通过采用反馈放大电路和带隙参考电压的结合，能够有效提高PSRR的值，从而提高电路的稳定性和抗干扰能力。

一种新颖的高电源抑制带隙基准源电路设计

一种新颖的高电源抑制带隙基准源电路设计郭玮;冯全源;庄圣贤;高峡【摘要】基于0．18μm BCD工艺，设计了一种新颖的低温漂高电源抑制比（PSRR）的带隙基准源电路。

基准核心电路采用自偏置结构，简化了电路的设计。

在不显著增加电路功耗与面积的前提下，通过引入预调节电路极大地提高了电路的PSRR。

基准源输出采用负反馈结构，进一步提升了PSRR。

Hspice软件仿真结果表明：在－40～150℃温度范围变化时，基准输出电压变化为283μV，温度系数仅为1．18×10－6（ ppm）／℃；基准的稳定输出电压为1．257 V；电源电压在3～6 V范围变化时，线性调整率为0．082 mV／V；5 V电源电压下，低频时电源电压抑制比为130 dB，在100 kHz时也能高达65 dB。

电路整体功耗为0．065 mW，版图面积为63μm ×72μm。

%Based on 0.18 μm BCD process,a novel low temperature drift and high power supply rejection ( PSRR) bandgap reference source circuit was presented .The self-biased structureis adopted in reference core cir-cuit to simplify the design of thecircuit .The pre-regulation circuit is introduced to improve the PSRR of the circuit significantly without increasing its power and area .The output ofthe reference source utilizes negative feedback structure which further improves the PSRR .Hspice simulation results show that the output voltage variation of bandgap reference is 283 μV and temperature coefficient is only 1.18 ×10 -6 ( ppm)/℃with temperature ranging from -40 ℃to 150℃.The stable output voltage of the reference is 1.257 V and its line regulation is 0.082 mV/V when supply voltage changes from 3 V to 6 V.The PSRR of the proposed reference is 130 dB at low frequency , and up to 65dB at 100 kHz at 5 V supply voltage .The overall power consumption of the circuit is 0.065 mW.Cir-cuit layout area is 63 μm ×72 μm.【期刊名称】《科学技术与工程》【年(卷),期】2016(016)028【总页数】5页(P199-203)【关键词】带隙基准;预调节电路;反馈输出;温度补偿;电源抑制【作者】郭玮;冯全源;庄圣贤;高峡【作者单位】西南交通大学微电子研究所，成都611756;西南交通大学微电子研究所，成都611756;西南交通大学微电子研究所，成都611756;西南交通大学微电子研究所，成都611756【正文语种】中文【中图分类】TN433带隙基准源广泛应用于各种模拟、数模混合电路设计中，如电源管理芯片、数据转换芯片等等。

一种低温度系数高电源抑制比带隙基准

一种低温度系数高电源抑制比带隙基准奚冬杰;杜士才【摘要】提出了一种基于基极电流补偿的具有低温度系数和高电源抑制比的带隙基准电压源结构,通过消除三极管基极电流对基准输出电压温度系数的影响,有效降低了基准的温漂系数,同时通过自偏置电流镜结构和滤波电容提高了基准在全频段的电源抑制比(PSRR).Cadence中利用TSMC 0.18μm工艺进行的仿真结果表明,在-55～125℃的温度范围内,得到9.1×10-6/℃的温漂系数,低频时的电源抑制比达到-80 dB.【期刊名称】《电子与封装》【年(卷),期】2017(017)012【总页数】4页(P30-33)【关键词】基极电流补偿;低温漂系数;高电源抑制比【作者】奚冬杰;杜士才【作者单位】中国电子科技集团公司第五十八研究所,江苏无锡 214072;中国电子科技集团公司第五十八研究所,江苏无锡 214072【正文语种】中文【中图分类】TN402现代集成电路设计中，电压基准源是一个使用广泛不可或缺的模块[1]。

DC-DC电源电路、数模和模数转换器、数字集成电路以及混合信号集成电路中都需要获得一个不随电源以及温度变化而变化的电压基准源，作为参考电位以实现电路功能。

电压基准源会显著影响整个电路的功耗、速度、效率和性能，因此设计者对其的优化是提高整个系统性能的前提[1～3]。

本文首先介绍了传统电压带隙基准源的理论原理，然后给出其电路图和输出基准电压表达式。

针对其温度系数过大、电源抑制比过低等问题，提出一种具有基极电流补偿的带隙基准结构。

该电路通过在恰当的节点上增加额外的电阻，然后利用其压降来消除三极管基极电流对基准输出电压温度系数的影响。

其次提出一种在不同频率段利用不同方法来改善电路PSRR特性的思路：在中低频时利用自偏置共源共栅电路的高阻抗以及额外的正反馈支路来提高PSRR，在高频时利用滤波电容来提高PSRR。

最终电路在整个频率段内都具有良好的PSRR特性。

高电源抑制比CMOS带隙基准

传统带隙基准源结构
VDD M7 M6 M8
V-
M1
M2
V+ Rz Vout
R1 Cc M3 GND M4 M5
CL
一种典型的两级差分运放结构
增益：
g m2g m5 Av= (g ds2 +g ds4 )(g ds5 +g ds6 )
g m2 带宽： GB= CC -1 零点： Z1 = R ZCC -CC /g m5
大信号瞬态响应曲线
建立时间曲线
集成电路课程设计
高PSRR CMOS带隙基准电压源
指导老师：宁宁办公室：211楼1009 报告提交：截止2012年1月10日
一、高电源抑制比CMOS带隙基准基本工作原理
带隙基准源最重要的特性就是基准输出电压几乎不随温度的改变而改变。传统的带隙基准源是利用具有负温度系数的三极管基－射极电压ＶＢＥ和具有正温度系数的热电压ＶＴ相加，选择适当的系数，从而得到理论上具有零温度系数的基准电压。
ห้องสมุดไป่ตู้
• 增益(Gain)、带宽(GBW)、相位裕度(phase margin)、增益裕度(gain margin)
定义：开环增益：低频工作时（ƒ< 200HZ），运放开环放大倍数。增益带宽积：随着频率的上升，A0会开始下降，A0下降到 0dB时的频率即为GBW。相位裕度：为保证运放工作的稳定性，当增益下降到0dB时，相位的移动应小于180度，一般取余量应大于60度，即相位的移动应小于120度。增益裕度：为保证运放稳定性，除相位裕度外，还应保证：当相位移动达到180度时，增益要小于0dB，一般要有10dB裕量，即当相位移动达到180度时，增益要小于-10dB。
主要极点： p1 =- g 输出电阻：

高电源抑制的带隙基准源设计方案

高电源抑制的带隙基准源设计方案本文通过结合LDO 与Brokaw 基准核心，设计出了高PSR 的带隙基准，此带隙基准输出的1.186 V 电压的低频PSR 为-145 dB，最高PSR 为-36 dB，温漂可以达到7.5 ppm，适用于电子镇流器芯片。

本设计还优化了启动部分，使新的带隙基准可以在短时间内顺利启动。

1 电路结构1.1 基准核心目前的基准核心可以有多种实现方案：混合电阻，Buck voltage transfer cell，但是修调复杂，不宜工业化。

本设计采用Brokaw 基准核心，其较易实现高压基准输出，并且其温漂、PSR 及启动特性均较好。

本文采用的改进的Brokaw 基准核心的结构如在电流镜的选取上，采用威尔逊电流镜，精度高，不需外加偏置电路，因此电源抑制比较高。

输出管采用mos 管，对VQC5、VQC1 支路电路影响小。

通过增加MC1，使VQC2 和VQC1 的集电极电位相近，减小误差。

产生的Vref 为4.75 V，在放大电压的同时，PSR、温漂均放大了4 倍，即PSR 升高了12 dB(在随后的仿真波形中可以看到)。

1.2 LDOLDO 在低频时的PSR 主要取决于运放的增益，为此选择折叠共源共栅电路。

此LDO 电路基于文献中的电路修改，如Brokaw 核心本身存在0 状态，VQC5 基极为高电平，VQC2、VQC1 基极为低电平，因此引入如但是，由于本设计采用LDO 供电，而LDO 的参考电压是bg，存在死循环，即bg 低，则LDO 低，所以基准核心的VQC5 无法给VQCS2 提供电流，也就无法提高VQC2 的电压即bg，因此需要外界提供大电流bias-start，使得当LDO 无法启。

一种高PSRR带隙基准电压源的设计

一种高PSRR带隙基准电压源的设计
崔佳旭;李志远;孙艳梅
【期刊名称】《黑龙江大学自然科学学报》
【年(卷),期】2022(39)5
【摘要】随着集成电路产业的飞速发展,电子行业对于模拟集成电路的性能提出了更高的要求,如何设计出更高性能的带隙基准引发了许多学者的思考。

在这样的背景下,针对高电源电压抑制比(Power supply voltage rejection ratio,PSRR)带隙基准展开了研究,通过选用共源共栅结构运放和在带隙基准电压源主体电路的输出端添加RC低通滤波器两种设计优化策略来改善电路的PSRR性能。

基于SMIC 0.13μm CMOS工艺,使用Cadence软件进行电路设计与版图验证。

仿真结果表明,温度-40℃~85℃,输出带隙基准电流为5.017μA,输出带隙基准电压为1.21 V,电路的温度系数为6.437 ppm/℃,电源电压抑制比为-90.62 dB,版图面积为8770.06μm~2。

版图通过了DRC与LVS验证,电路后仿真得到的性能与前仿真结果差异不大,可以满足性能要求。

【总页数】7页(P597-603)
【作者】崔佳旭;李志远;孙艳梅
【作者单位】黑龙江大学电子工程学院
【正文语种】中文
【中图分类】TN402
【相关文献】
1.低电压、高PSRR的带隙电压基准源
2.一款高PSRR低温度系数的带隙基准电压源的设计
3.一种可快速启动的高PSRR带隙基准源
4.一种可快速启动的高PSRR 带隙基准源
5.一种高PSRR高精度多阶电流补偿带隙基准源
因版权原因，仅展示原文概要，查看原文内容请购买。

一种高电源抑制比的CMOS带隙基准电压源设计

一种高电源抑制比的CMOS带隙基准电压源设计【摘要】提出了一种用于温度传感器的高电源抑制比（PSRR）、低温度系数、低功耗的CMOS带隙基准电压源。

在传统CMOS带隙基准电压电路的基础上，增加了优化的电源抑制比增强电路，在带隙基准反馈环路中引入电源噪声，使上面电流镜的栅源电压保持恒定值，从而提高电源抑制比。

采用自偏置共源共栅电流镜，来实现匹配更好的与绝对温度成正比（PTAT）电流镜像。

采用华虹宏力0.13um FS13QPR CMOS工艺实现，使用HSPICE仿真。

仿真结果表明电路输出基准电压为1.2V，电源抑制比在1K Hz时达到90dB，在-40～100℃的温度范围内温度系数是10ppm/℃，在1.8～3.6V工作电压范围内的线调整率为0.5mV/V，工作电流43uA。

【关键词】带隙基准电压;电源抑制比;自偏置共源共栅电流镜;温度传感器引言带隙基准电压源（Bandgap V oltage Reference）具有与温度、电源电压和工艺变化几乎无关的突出优点，能够提供稳定的参考电压或参考电流，被广泛应用与集成温度传感器、比较器、A/D和D/A转换器、存储器以及其他模数混合系统集成芯片中，并且高性能基准电压源直接影响着电路的性能。

研究用CMOS 工艺实现的可集成于片上系统（SOC）的高精度带隙基准源显得尤为重要[1]。

对于高精度的温度传感器，从电源注入到带隙基准输出的噪声是各种噪声中最重要的噪声，会严重影响参考电压和温度传感器的与绝对温度成正比（PTAT）电压。

因此，设计高电源抑制比（PSRR）的带隙基准源满足其要求显得十分必要[2]。

本文先介绍了带隙基准源的基本原理，再基于等效小信号模型，对带隙基准源的电源抑制比做了详细的分析，进而提出了一个具有高电源抑制比、低温度系数、低功耗可用于温度传感器的带隙基准电压源。

1.带隙基准源电源抑制比分析利用与CMOS兼容工艺的纵向PNP晶体管和采用放大器负反馈实现的传统CMOS带隙基准电压如图1所示。

高电源噪声抑制比带隙基准源设计

高电源噪声抑制比带隙基准源设计吴丽丽【摘要】A band-gap voltage reference with a high power supply rejection ratio (PSSR) is designed by using CSMC 0. 35 fim processing through the method of inserting current source buffer stage between power and band-gap reference circuit The proposed band-gap reference greatly improve the circuit's PSRR and with a low power cost, without changing the lowest working voltage. The simulation results show that, the PSRR with 100dB/40 dB, Jq = 12 fiA, Vni,=2. 4 V, which can be used as analog intellectual property (IP) and easily integrated in the system on a chip (SOC).%采用CSMC 0.35μm工艺,通过在电源和带隙基准源电路间插入电流源缓冲级的方法,设计提高带隙基准源电源噪声抑制能力的带隙基准源.在最低工作电压不变的情况下,所设计的带隙基准电源大幅度提高了电路的电源抑制比,且功耗低.仿真结果表明:电源抑制比值为11o dB/40 dB,Iq=12 μA,Vmin=2.4 V,可作为模拟IP(知识产权)且易集成于单片系统中.【期刊名称】《华侨大学学报（自然科学版）》【年(卷),期】2012(033)003【总页数】4页(P265-268)【关键词】带隙基准源;电源噪声抑制比;低工作电压;低功耗;模拟IP【作者】吴丽丽【作者单位】华侨大学信息科学与工程学院,福建厦门361021【正文语种】中文【中图分类】TN431.1在单片系统（SOC）集成电路工业中，模拟电路主要以模拟IP（知识产权）的形式出现.带隙基准源电路是最经常被使用的模拟IP之一，被广泛应用于线性、开关稳压源电路，模数、数模转换电路，各种温度、电压检测电路等.因此设计出高性能的带隙基准源电路对于集成电路工业具有重要意义［1－2］.稳压电源的电源抑制比（power supply rejection ratio，PSRR）在很大程度上取决于带隙基准源的电源噪声抑制能力.文献［3］分析表明：低频PSRR特性完全取决于带隙基准源的PSRR特性.因此，提高电源的PSRR特性需要设计高PSRR的带隙基准源电路，尤其是需要优化其低频段的PSRR特性.本文讨论一种能有效提高带隙基准源电源噪声抑制能力的电路拓扑结构，并从原理上分析其动作原理.要提高PSRR特性，首先要提高带隙基准源电路中的运放增益.出于稳定性的考虑，一般用于带隙基准源的运放不超过两级，否则很难进行补偿.这就限制了带隙基准源本身的环路增益，即限制了通过提高运放增益来提高其PSRR的空间.要进一步提高其PSRR，比较可行的方法是在实际电源和带隙基准源的电源中加入缓冲［4－5］，使从带隙基准源看来的电源波动对于实际电源波动有较大衰减.缓冲的方法一般有插入电压源和插入电流源.插入电压源即在实际电源和带隙基准源的电源中间插入低压降线性稳压电源（low dropout regulator，LDO），带隙基准电源看到的电源噪声将被衰减.这样带隙基准电源的PSRR将被大大提高，幅度等于LDO的PSRR值.但在实际的芯片系统中，LDO本身就需要带隙基准源来为其提供基准电压［6－7］，因此很难找到与带隙基准（band gap reference，BGR）输出值不相关的线性基准源来为其供电 .所以，插入的LDO也必须以BGR的输入作为参考，实际PSRR提高幅度会略低于分析值.这个结构最大的问题是LDO需要BGR的输入作为参考，而BGR需要LDO的输入作为电源 .这就形成了正反馈环路，存在2个简并点，不能自己启动.由于LDO本身也是复杂的反馈环路［2，8］，需要较复杂的启动电路来帮助其启动.插入电流源也可提高带隙基准源的PSRR.当电源电压波动时，参考电流源可以维持偏置电流恒定，使MOS管的栅电压严格跟随电源电压波动.理论上，如果电流源为理想电流源，栅电压变化完全等于电源电压变化，MOS管VGS变化为0，BGR 电源端看到的噪声也为0.但是，同插入电压源缓冲一样，实际电路中很难找到与电源电压无关的电流源 .因此，该电流源通常也来自于BGR 产生的偏置电流.尽管这样，该结构还是可以大大提高电路的PSRR.同插入电压源相比，该结构中的电流偏置环路较LDO环路结构简单，环路启动电路容易设计.设计的高PSRR带隙基准源，如图1所示 .图1中：M13，M14，M15为插入的电流源，用于提高BGR的PSRR特性；M1～M12为电流模BGR环路，该负反馈环路使A1／A2的电压相等，即流过匹配电阻R1／R2的电流相等，同时M1／M2的电流值也相等.两个电流的差值分别流过三级管Q1／Q2，其发射极面积的比值为N∶1.由此，可以得出流过M1的电流为M3镜像M1／M2的电流，流入R3，可得到BGR的输出电压VREF为最后，得到输出电压为传统BGR［9］输出电压乘以R3与R1的比值.设计中采用了0.6V输出，使M3能够保持在饱和区，保持M1／M2／M3的电流匹配.为了确保电路的低压工作性能，运放的输出没有像传统结构一样驱动PMOS电流源，而采用了“折叠”的结构，通过驱动NMOS电流源M12来建立负反馈环路，可以使电路的最低工作电压降低1倍的MOS管导通电压Vds.同时，M1／M2电流镜的设计使运放不需要尾电流源，差分端A1／A2与V′DD的差值为M1的Vgs值，可以直接连接到增益级的输入对管M4／M5，又使最低工作电压降低了Vds.最终电路的最低工作电压为Vbe＋Vgs＋Vds，与传统结构接近.电流小信号模型提高PSRR的原理，如图2所示 .图2中：Vi为电源电压波动，V′i为电流源输出端电压波动，即BGR电路的等效电源波动，V′A1／A2为A1／A2点相对于V′i的电压变化 .根据电路结构，可以得到 M1＝M2＝M3＝M4＝M5＝M8，M6＝M7＝M9＝M13，M12＝k1M11，M15＝k2M14.根据V′i点的电流守恒，得到将式（4），（5）代入式（3）中，可得到而将式（7）代入式（6）中，可得到电路的PSRR表达式上式中为BGR环路的增益带来的PSRR，即BGR输出相对于V′i的PSRR.考虑交流变化时，该项的零极点仍为加入电流源缓冲后电路的零极点.（k1＋1）gm10r15项即为加入电流源缓极带来电路PSRR的提高.在MOS管寄生电容可以忽略的情况下，在全频率内有效，一般在20～30dB以上.电路采用CSMC 0.35μm工艺设计并进行仿真，静态电流为12μA.CSMC 0.35工艺中晶体管阈值电压为0.9～1.2V，低温下PNP管的Vbe为0.8V，管子的Vdssat一般设计为0.2V，所以电路最低工作电压为2.4V.在不同工作电压的情况下，带隙基准源的温度曲线如图3所示.从图3可知，带隙基准源的温度系数仿真值为7.5×10－6，为典型一阶温度系数补偿曲线.在各个温度及工作电压下，所设计的带隙基准电源噪声抑制比仿真结果，如图4所示 .从图4可知，直流情况下的电源噪声抑制比可以达到120dB.由于带隙基准源电路采用2级运放结构（图1中M4～M12部分），环路增益约80dB，可以得出电流源缓冲级结构使PSRR提高约30dB.本设计为低功耗设计（Iq＝12μA），限制了电路的交流特性，主极点出现在10Hz附近，在10～100kHz之间出现零极点对，在600kHz处的PSRR衰减至50dB.如果某些应用需要提高交流电源噪声抑制比，可以在结构不变的情况下提高静态电流（同比例减小R0～R3的阻值，并相应增大MOS管的尺寸）［10］，以获得更高的带宽，改善中频PSRR特性.同样，本设计在带隙基准源的输出端级联低通滤波器中加入了带宽约1MHz的一阶RC低通滤波器，使PSRR交流曲线在1MHz处出现拐点.但是，由于片内电阻电容值的限制，这种方法主要高频段有效.通过对交流曲线的分析可以得出，当两种方法结合使用，带隙基准源电路带宽增大和低通滤波器带宽减小被数之积为20倍时，可以使全频率下PSRR高于60dB（当前设计交流PSRR高于40dB）.当然这需要对功耗和电路面积进行取舍.（责任编辑：陈志贤英文审校：吴逢铁）【相关文献】［1］DING Qi－yuan，FENG Liang，HOU Peng，et al.A high－PSR low－power voltage regulating circuit for wireless capsule endoscopy［C］∥10th IEEE International Conference on Solid－State and Integrated Circuit Technology（ICSICT）.Shanghai：IEEE，2010：590－592.［2］HENG S，PHAM C K.Improvement of LDO′s PSRR deteriorated by reducing power consumption：Implementation and experimental results［C］∥9th IEEE International Conference on IC Design and Technology（ICICDT）.Austin：IEEE，2009：11－15.［3］TEEL J C.Understangding power supply ripple rejecton in linear regulators［J］.Analog Applicationgs Journal，2005（2Q）：8－10.［4］JIANG Yue－ming，LEE E K F.Design of low－voltage bandgap reference using transimpedance amplifier［J］.IEEE J Solid－State Circuits，2000，47（6）：552－555. ［5］MALCOVATI P，MALOBERTI F，FIOCCHI C，et al.Curvature－compensated BiCMOS bandgap with 1Vsupply voltage［J］.IEEE J Solid－State Circuits，2001，36（7）：1076－1081.［6］HENG S，PHAM C K.A low－power high－PSRR low－dropout regulator with bulk－gate controlled circuit［J］.IEEE Transactions on Circuits and Systems（Ⅱ）：Express Briefs，2010，57（4）：245－249.［7］HENG S，PHAN C pensated circuit for low dropout regulator having stable load regulation after consideration of bonding wire resistance［C］∥18th EurpeanConference on Circuit Theory and Design.Seville：IEEE，2007：120－123.［8］WONG K，EVANS D.A 150mA low noise，high PSRR low－dropout linear regulator in 0.13μm technology for RF SOC applications［C］∥32nd E uropean Solid－State Circuits Conference.Montreux：IEEE，2007：532－535.［9］梁爱梅，凌朝东 .流镜型二次曲率补偿的带隙基准源设计［J］.华侨大学学报：自然科学版，2010，31（3）：261－271.［10］GIUSTOLISI G，PALUMBO G.A detailed analysis of power－supply noise attenuation in bandgap voltage references［J］.IEEE Transactions on Circuits and Systems （Ⅰ）：Fundament Theory and Applications，2003，50（2）：185－197.。

一种新型的高电源抑制比带隙基准源的设计

频率特性分析已经日益受到重视。本文在分析带源核心电路和运算放大器两个部分。
’ Ｒ７
｝
＇
ＯＡｐｍｐ
Ｖｄｄ９
ＩＶ
隙基准源ＰＮＳＡ频域模型的基础上，给出简化的频域模型，设计了一种性能良好的高电源抑制比低温度系数带隙基准源，已应用在ＯＥＬＤ电路中。最后根据本模型提出了改善ＰＮＳＡ的具体方法。针对与频域特性相关的带隙基准源的电源噪
文献¨ ２中报导的带隙电路采用浮动基准技Fra bibliotek ，Ｉ对
核心电路和运放的电源电压进行了调节，核电路在
放负载，串联电阻Ｒ和，作为运放的反馈。运放
中产生一个局部的电源电压ＶＤ．ＤＬ该结构虽能提高电源抑制比，电路过于复杂；．ｉｔｉ等的但ＧＧｕｏｓｓｌｉ研究ｌ中通过增加运放的开环增益抑制电源噪３声，但运放增益过高会降低电路稳定性；有研究Ｊ使用一个内部电压稳压器，使用两级运放使带隙基
准核心电路的两个支路节点电压最大程度地相等，但该电路的电源最低电压要高于２５Ｖ，．这会消耗低电压裕度，加功耗。本文提出的电路结构电路增
的小信号模型包括输出电阻。。和两个电压控制
电流源（ＶＣ，和，分别由运放差分电压ＣＳ）。
关键词：带隙基准源；温度系；数电源抑制；电压减法器；运放反馈中图分类号：Ｎ０文献标识码：Ｔ４２Ａ除了基准电压精度、温度系数、功耗等指标外，增强电源噪声抑制能力已成为带隙基准源性能水平的一个重要研究方向，因此带隙基准源的ＰＮＳＡ

一种高电源抑制比全工艺角低温漂CMOS基准电压源

一种高电源抑制比全工艺角低温漂CMOS 基准电压源方圆1，周凤星1，张涛1，张迪2（1.武汉科技大学湖北武汉430080；2.德鑫微电子公司湖北武汉430070）摘要：基于SMIC0.35μm 的CMOS 工艺，设计了一种高电源抑制比，同时可在全工艺角下的得到低温漂的带隙基准电路。

首先采用一个具有高电源抑制比的基准电压，通过电压放大器放大得到稳定的电压，以提供给带隙核心电路作为供电电源，从而提高了电源抑制比。

另外，将电路中的关键电阻设置为可调电阻，从而可以改变正温度电压的系数，以适应不同工艺下负温度系数的变化，最终得到在全工艺角下低温漂的基准电压。

Cadence virtuoso 仿真表明：在27℃下，10Hz 时电源抑制比（PSRR ）-109dB ，10kHz 时（PSRR ）达到-64dB ；在4V 电源电压下，在-40～80℃范围内的不同工艺角下，温度系数均可达到5.6×10-6V/℃以下。

关键词：带隙基准；电源抑制比；全工艺角低温漂；可修调电阻中图分类号：TN432文献标识码：A文章编号：1674－6236（2012）24-0139-04A bandgap voltage reference with high PSRR and low temperature driftat the all process cornersFANG Yuan 1，ZHOU Feng -xing 1，ZHANG Tao 1，ZHANG Di 2（1.Wuhan University of Science and Technology ，Wuhan 430080，China ；2.Techsun Microelectronics ，Wuhan 430070，China ）Abstract:A bandgap voltage reference circuit which has high PSRR and low temperature drift at all Process Corners was presented based on SMIC ’s 0.35μm CMOS process.First ，a high PSRR voltage reference is amplified by a voltage amplifier to get a stabilized voltage ，which then is provided to bandgap core as power supply ，so as to get high PSRR.Besides ，set the key resistor tunable to adjust the positive voltage temperature coefficient ，so as to meeting the negative voltage temperature coefficient change under different processes ，and ultimately getting a bandgap voltage reference with low temperature coefficient at all processes.Cadence virtuoso simulation results showed that the circuit had a PSRR -109dB （10Hz ）and -64dB（10kHz ）at 27℃and a temperature coefficient below 3．2×10-6／℃at all processes under 4V supply voltage from-40～80℃.Key words:bandgap voltage reference ；PSRR ；low temperature coefficient at all processes ；trimming resistors收稿日期：2012-08-22稿件编号：201208118基金项目：湖北省自然科学基金项目（2011CB234）；湖北省教育厅科研项目（D2*******）作者简介：方圆（1988—），男，湖北襄阳人，硕士。

一种高电源抑制比带隙基准电压源的设计

ｓｉｓｎＰＣＥｓｏｔａｈｅｅａｕｅｃｅｆｉｎｆｔｅｃｒｕｔｓ９６ｕｔｕｉｇＨＳＩｈｗｈｔｅｔｍｐｒｔｒｏｆｃｅｔｏｉｉｉ．９× １叫 ℃ ｂｔｅｎｔｅｔｍｐｒ — ｓｔｉｈｃ０ｅｗｅｈｅｅａ
漂系数为９６．９×１ — ｏ电源抑制比达到一０Ｂ，源电压在２～．Ｖ之间时输出电压ｄ的摆动为０６Ｃ，／１０ｄ电．４５５０２ｍ是一种有效的基准电压实现方法系数
于带隙基准电压源的输出电压与电源电压、工艺参数和温度的关系很小，因此带隙基准电压源一直是集成电路中的—个重要的基本模块 … 在模／转换器、模．数数／
下，则它们的基极一发射极电压的差值 △ 就与绝对温度成正比．用ＡＶ利的正温度系数与ｋ的负温度
ｔｅｓｐｌｏｔｇｓ２５４５Ｖ．ｈｒｆｒｈｅｉｎｉａｆｃｉｅｗａｏｉｌｍｅｔａｄａｏｔｇｅ＿ｈｕｐｙｖｌｅｉ． — ．Ｔｅｅｏｅ．ｔｅｄｓｇｓｎｅｅｔｙｔｍｐｅｎｂｎｇｐｖｌｅｒｆａｖａａ
第２９卷
第２期
天津工业大学学报
ＪｏＵＲＮＡＬＩＯＦＴＡＮＪＮｏＬＹＴＥＣＨＮＩＵＮⅣ ＥＲＳＴＹＩＰＣＩ
Ｖｏ．９Ｎｏ２１２．Ａｐｉ２１ｒｌ００
２１００年４月

一种电源抑制比增强的带隙基准电压源设计

ｄｒｉｔｆｓｕｉｔａｂｌｅｆｏｒｌｏｗ — ｄｒｏｐｏｕｔｐｕｔｗｉｔｈｌｏｗｐｏｗｅｒｃｏｎｓｕｍｐｔｉｏｎｉｓｄｅｓｃｉｒｂｅｄｉｎｈｉｔｓｐａｐｅｒ．Ｂａｓｅｄｏｎｈｅｔｅｘｉｓｔｉｎｇｔｒａｄｉ —
肥
Ａｂｓｔｒａｃｔ：ＴｈｅｈｉｇｈＰＳＲＲｂａｎｄｇａｐｒｅｆｅｒｅｎｃｅｃｉｒｃｕｉｔｗｉｔｈｈｉｇｈｐｏｗｅｒｓｕｐｐｌｙｒｅｊｅｃｔｉｏｎｒａｔｉｏａｎｄｌｏｗｔｅｍｐｅｒａｔｕｒｅ
ＤｅｓｉｇｎｏｆＰＳＲＲＥｎｈａｎｃｅｄＢａｎｄｇａｐＲｅｆｅｒｅｎｃｅＣｉｒｃｕｉｔ
ＣＨＥＮＣｈａｏＱＩＮＳｈｕｉ－ｊｉｅＢＡＩＺｈｏｎｇ・ｃｈｅｎ
比为７５ｄＢ，在６０ｏＣ的条件下，输出电压在电源电压２．７５～５Ｖ的变化范围内，仅为９０Ｖ的波动，整个电路有较好的线性调整率。整体电路功耗小于２０Ａ。关键词：带隙基准源，电源抑制比，ＰＳＲＲ反馈中图分类号ＴＮ４３２．１文献标识码Ａ文章编号１００３－６５６３（２０１３）０３４３０４５－０４

一种高精度高电源抑制比的带隙基准电压源的设计

的电源电压抑制比和较小的温度系数。ＨＳＥ仿￣Ｃ真结果表明，在电源电压Ｖ。：３３Ｖ温度为。．
一
量设备，其精度和稳定性直接影响着整个系统的
精度。
同时，绝大多数的模拟数字混合系统是数字采样系统（如数字转换器和开关电容滤波器），并且数字电路一般工作在高频下。所以为了减少高
１１典型的带隙基准电压源结构．
收稿日期：２０－８２０６０－２作者简介：郭建宁（９２一）１８，女，硕士研究生。研究方向：
利用双极型晶体管的基极一发射极产生的电压Ｉ负温度系数特性和不同电流密度偏置下两，的Ｂ
带隙基准可以在温度及电源电压变化环境中提供稳定的参考电压，因此广泛应用于ＡＤ和Ｄ／／Ａ转换器、数据采集系统、电压调节器以及各种测
文中设计了一种具有良好稳定性和高精度的
带隙基准电压源电路。通过启动电路和提高电源抑制比电路的加入，使得带隙基准电压具有较高
双极性晶体管的基极一发射极电压Ｉ表，可Ｂ示为：
（９５一）１５，男，教授，博士生导师。研究方向：电子技术，
传感器技术。
２６
维普资讯
１５ ℃ ｗｈｎｔｅｓｐｌｏｔｅｉ３Ｖ．２ｅｈｕｐｙｖｌａｓ３．ｇＫｅｗｏｄｂｎｇｐｖｌｅｒｆｒｎｅＰＲＲ；ｔｍｐｒｔｒｏｆｃｅｔｙｒｓａｄａｏｔｅｅｅｃ；Ｓｇａｅｅａｕｅｃｅｆｉｎｉ

一种具有高psrr的分段温度补偿带隙基准

一种具有高psrr的分段温度补偿带隙基准
分段温度补偿带隙基准源是一种高精度、高电源抑制比（PSRR）的电路设计，用于提供稳定的参考电压。

这种电路设计通常包括以下几个关键特点：
1.高PSRR：通过改进威尔逊自偏置电路与放大器的结合方法来获取高电源抑制比，这样可以
有效减少电源噪声对基准电压的影响。

2.分段温度补偿：为了优化带隙基准电压在不同温度下的稳定性，采用了分段温度补偿技术。

这通常涉及到在不同温度范围内使用不同的补偿电流，以减少温度变化对基准电压的影响。

3.预稳压功能：设置预稳压电路可以进一步提高带隙基准电路的电源抑制比，确保在更宽的
温度范围内保持基准电压的稳定性。

4.高阶温度补偿：通过采用工作在亚阈值区的MOS管，根据不同工作温度分段产生指数型补
偿电流，形成高阶温度补偿，降低了带隙基准的温度系数。

5.内建负反馈稳压技术：基于带隙基准输出电压，通过内建负反馈稳压电路，提高电源抑制
比，进一步增强电路的稳定性。

综上所述，这种带隙基准源的设计对于需要高精度和高稳定性的应用非常重要，如精密模拟数字转换器（ADCs）、数模转换器（DACs）和传感器接口等。

通过这些技术的应用，可以实现在广泛的温度和电源电压变化条件下，保持基准电压的高精度和稳定性。