2014-2015数字逻辑试卷
数字逻辑习题库含答案
For personal use only in study and research; not for commercial
use
《数字逻辑》习题案例（计算机科学与技术专业、信息安全专业）
2004年7月
计算机与信息学院、计算机系统结构教研室
一、选择题
1．十进制数33的余3码为 。
A. 00110110
B. 110110
C. 01100110
D. 100100
2．二进制小数-0.0110的补码表示为 。
A ．0.1010
B ．1.1001
C ．1.0110
D ．1.1010
3．两输入与非门输出为0时，输入应满足 。
A ．两个同时为1
B ．两个同时为0
C ．两个互为相反
D ．两个中至少有一个为0
4．某4变量卡诺图中有9个“0”方格7个“1”方格，则相应的标准与或表达式中共有多少个与项 ？
A ． 9
B ．7
C ．16
D ．不能确定
5. 下列逻辑函数中，与A F =相等的是 。
)(A 11⊕=A F )(B A F =2⊙1 )(C 13⋅=A F )(D 04+=A F
6. 设计一个6进制的同步计数器，需要 个触发器。
)(A 3 )(B 4 )(C 5 )(D 6
7. 下列电路中，属于时序逻辑电路的是 。
)(A 编码器 )(B 半加器 )(C 寄存器 )(D 译码器
8. 列电路中，实现逻辑功能n n Q Q =+1的是 。
)(A )(B
)(C (D) 9. 的输出端可直接相连，实现线与逻辑功能。
)(A 与非门 )(B 一般TTL 门
)(C 集电极开路OC 门 )(D 一般CMOS 门 10．以下代码中为无权码的为 。
数字电路期中考试试卷167101
2014—2015学年度《数电》期中考试试卷
班别 姓名： 学号：
题 号 一 二 三 四 五 总 分 得 分
一、 填空题（每空1分，共25分）
1、常用数制有十进制、 、 等。
2、在逻辑代数中，A+1= ；B+B = 。
3、数字电路的基本逻辑关系有 、 、 ，基本逻辑运算有 、 、 。
4、逻辑代数中的变量只有 和 两种取值。
5、（123．75）10= （ ）2
6、（1010110010011）2= （ ）16
7、（10110）2=（ ）10
8、数字电路中基本逻辑门是 、 、 。常用的复合门电路有 、 、 、 。
9、与非门实现的逻辑功能为 。异或门实现的逻辑功能是 。
10、如果把两输入与非门的两个输入端连在一起使用，它将成为一个 门。
二、 选择题（每题2分，共20分）
1、逻辑代数中的摩根定律可表示为C B A ⋅⋅=( )。
A 、C
B A ++ B 、A ·B ·
C C 、A +B +C
D 、A +B ·C 2、有10101的二进制代码，表示十进制数为( )。
A 、11
B 、21
C 、25
D 、17 —
3、图中这个电路实现什么功能（ ）
A 、Y=1
B 、Y=0
C 、Y=A
D 、Y= A 4、模拟电路与脉冲电路的不同在于（ ） 模拟电路的晶体管多工作在开关状态 脉冲电路的晶体管多工作在饱和状态 模拟电路的晶体管多工作在截止状态 脉冲电路的晶体管多工作在开关状态
≥1 A Y
5、若逻辑函数L=A+ABC+BC+B C，则L可化简为（）
A、L=A+BC
B、L=A+C
C、L=AB+B C
D、L=A
数字逻辑考试题.(优选)
数字逻辑考试题(一)
一、填空（每空1分，共17分）
1. （1011.11）B =（ ） D =（ ）H
2. （16）D =（ ）8421BCD 码。
3. 三态门的输出有 输出高电平 、输出低电平 、 输出高阻态 三种状态。
4. 试举出CMOS 三个电路的优点 、 、 。
5. )(CD B B A Y +=则其对偶式Y ’为 。
6. ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。
7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。
8. 半导体存储器对存储单元的寻址一般有 和矩阵译码两种方式。
9. 一片8K ×8位的ROM 存储器有 个字，字长为 位。
10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。
11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。
12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。
13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。
二、选择（5分） 1. DE BC A Y +=的反函数为Y =（ ）。 A. E D C B A Y +++⋅= B. E D C B A Y +++⋅=
C. )(E D C B A Y +++⋅=
D. )(E D C B A Y +++⋅=
2. 下列哪个元件是CMOS 器件（ ）。
A. 74S00
B. 74LS00
C. 74HC00
D. 74H00
3. 十进制数25用8421BCD 码表示为（ ）。
数字逻辑试卷及答案
数字逻辑试卷及答案0(共5页)
--本页仅作为文档封面，使用时请直接删除即可--
--内页可以根据需求调整合适字体及大小--
《数字电路与逻辑设计》模拟试卷1
试题卷
注意：
1.试卷保密，考生不得将试卷带出考场或撕页，否则成绩作废。请监考老师负责监督。
2.请各位考生注意考试纪律，考试作弊全部成绩以零分计算。
3.
本试卷满分100分，答题时间为90分钟。
4.
本试卷分为试题卷和答题卷，所有答案必须答在答题卷上，答在试题卷上不给分。
一、单项选择题(本大题共10小题，每小题2分，共20分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
1. 下列四个数中，最大的数是 。
[A] (AF)16 [B] (0010)8421BCD
[C] ()2 [D] (198)10
4. 对于钟控RS 触发器，若要求其输出“0”状态不变，则输入的RS 信号应为 。
[A] 2 [B] 8 [C] 16 [[A] OC 门
[B] PMOS [C] NMOS [D] CMOS
[A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X
5. 以下各电路中，可以产生脉冲定时。
[A] 多谐振荡器[B] 单稳态触发器
[C] 施密特触发器[D] 石英晶体多谐振荡器
[A] 变量译码器[B] 加法器[C] 数码寄存器[D] 数据选择器
7. 同步时序电路和异步时序电路比较，其差异在于后者。
[A] 没有触发器[B] 没有统一的时钟脉冲控制
[C] 没有稳定状态[D] 输出只与内部状态有关
[A] 触发器[B] 晶体管[C] MOS管[D] 电容
数字逻辑10套题
《数字逻辑电路》试题一
一、填空题
1．（）10=（）2=（）8=（）16。
2．（）2=（）10。
3．（）10=( ) 8421-BCD。
4．A⊕0= 。
5．大体门电路包括、、。
6．A⊙B= 。
7．N各逻辑变量组成某个逻辑函数，那么其完整的真值表应有种不同的组合。8．数字逻辑电路包括两类，别离是电路和电路。
9．JK触发器的特性方程是。
10．任何时刻，电路的输出，不仅与该时刻电路的输入有关，而且还与电途经去的输入有关的电路，称为
电路。
11．F(A,B,C,D)=CD,它包括了个最小项。
12．A(A+B)= 。
13．F=AB+AC,这种形式的逻辑函数表达式称为。
14．F=A·B·A·C这种形式的逻辑函数表达式称为。
15．有18个信息需用二进制代码来表示它们，那么最少需要位二进制。16．与将JK触发器作成T’（翻转）触发器，应使其J= , K= 。17．设计一个25进制计数器，最少需要个触发器。
二、选择题
1．已知字符T的ASCII码值的十进制数表示为84，若是将最高位设置为奇校验位，那么字符T的ASCⅡ码值设置奇校验位后，它的二进制表示为( )
A 01001101
B 11001101
C 01101011 D
2. 以下个数中最大的是（）
A (.0101) 2
B 16
C 10 C 8
3. 在一个逻辑电路中，有两个输入信号X、Y和一个输出信号V。当且仅当X=一、Y=0时，V=0,那么V的逻辑表达式为（）
A X+Y
B X·Y
C X·Y
D X+Y
4. A·A·B·B·C=( )
A A
B
C C 1
D 0
数字逻辑2014-2015(2)复习资料
第一章数制与编码
1、二、八、十、十六进制数的构成特点及相互转换；
2、有符号数的编码；
3、格雷码的特点；各种进制如何用BCD码表示；
4、有权码和无权码有哪些？
例：
一、选择题
1、（1100110）B=（）8421BCD=（）D=（）H=（）O （178）10=（）2=（）8421BCD=（）16=（）8
2、将数1101.11B转换为十六进制数为（ A ）
A. D.C H
B. 15.3H
C. 12.E H
D. 21.3H
3、在下列一组数中，最大数是（）。
A.(258)D
B.(100000001 )B
C.(103)H
D.(001001010111 )8421BCD
4、若用8位字长来表示，（-62）D=( )原
5、属于无权码的是（）
A.8421 码
B.余3 码
C.2421 码
D.自然二进制码
6、分别用842lBCD码表示(10011000)2为（）
A.230
B.98
C.980
7、十进制数33的余3码为（）。
A.00110110
B.110110
C.01100110
D.100100
8、数字电路中使用的数制是（）。
A.二进制
B.八进制
C.十进制
D.十六进制
9、二进制数[101101]2和下列数中（）相等
A.[46]10
B.[2D]16
C.[54]8
D.[101101]BCD
10、在时间和数值上都断续变化的离散信号叫做（）。
A.数字信号
B.断续信号
C.模拟信号
D.连续信号
二、判断题
1、格雷码具有任何相邻码只有一位码元不同的特性。（）
2、8421BCD码、5421BCD码、2421BCD码都是有权的二-十进制编码。（）
数字逻辑期末考试题及答案
数字逻辑期末考试题及答案
一、选择题（每题2分，共20分）
1. 以下哪个是数字逻辑中的基本逻辑门？
A. 与门
B. 或门
C. 非门
D. 所有选项都是
答案：D
2. 一个三输入的与门，当输入全为1时，输出为：
A. 0
B. 1
C. 随机
D. 无法确定
答案：B
3. 一个异或门的真值表中，当输入相同时，输出为：
A. 1
B. 0
C. 随机
D. 无法确定
答案：B
4. 下列哪个不是触发器的类型？
A. SR触发器
B. JK触发器
C. D触发器
D. AND触发器
答案：D
5. 在数字电路中，同步计数器和异步计数器的主要区别在于：
A. 计数范围
B. 计数速度
C. 计数精度
D. 计数方式
答案：B
6. 一个4位二进制计数器，其最大计数值为：
A. 15
B. 16
C. 32
D. 64
答案：A
7. 以下哪个不是数字逻辑设计中常用的简化方法？
A. 布尔代数简化
B. 卡诺图简化
C. 逻辑门替换
D. 逻辑表简化
答案：C
8. 在数字电路中，一个信号的上升沿指的是：
A. 信号从0变为1的瞬间
B. 信号从1变为0的瞬间
C. 信号保持不变
D. 信号在变化
答案：A
9. 一个D触发器的Q输出端在时钟信号上升沿时：
A. 保持不变
B. 翻转状态
C. 跟随D输入端
D. 随机变化
答案：C
10. 以下哪个不是数字逻辑中的状态机？
A. Moore机
B. Mealy机
C. 有限状态机
D. 无限状态机
答案：D
二、填空题（每空2分，共20分）
11. 在布尔代数中，逻辑与操作用符号______表示。
答案：∧
12. 一个布尔函数F(A,B,C)=A∨B∧C的最小项为______。
数字逻辑考题及答案
数字逻辑试题1答案
一、填空：（每空1分，共20分）
1、（20.57）8=（10.BC）16
2、(63.25)10=(111111.01)2
3、（FF）16=(255)10
4、[X]原=1.1101，真值X=-0.1101，[X]补=1.0011。
5、[X]反=0.1111，[X]补=0.1111。
6、-9/16的补码为1.0111，反码为1.0110。
7、已知葛莱码1000，其二进制码为1111，
已知十进制数为92，余三码为11000101
8、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_、_或__、_非_。
10、FAB1，其最小项之和形式为_。FA B AB
11、RS触发器的状态方程为_Q n1SRQ n_，约束条件为SR0。
12、已知F1AB、F2ABAB，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）
1、列出设计同步时序逻辑电路的步骤。（5分）
答：（1）、由实际问题列状态图
（2）、状态化简、编码
（3）、状态转换真值表、驱动表求驱动方程、输出方程
（4）、画逻辑图
（5）、检查自起动
2、化简FABABCA(BAB)（5分）
答：F0
3、分析以下电路，其中RCO为进位输出。（5分）
答：7进制计数器。
4、下图为PLD电路，在正确的位置添*，设计出FAB函数。（5分）
1
5分注：答案之一。
三、分析题（30分）
1、分析以下电路，说明电路功能。（10分）
解：
X
Y m(3,5,6,7)
(完整版)数字电路期中考试试卷167101
2014—2015学年度《数电》期中考试试卷 班别 姓名： 学号：
题 号
一 二 三 四 五 总 分 得 分
一、 填空题（每空1分，共25分）
1、常用数制有十进制、 、 等。
2、在逻辑代数中，A+1= ；B+B = 。
3、数字电路的基本逻辑关系有 、 、 ，基本逻辑运算
有 、 、 。
4、逻辑代数中的变量只有 和 两种取值。
5、（123．75）10= （ ）2
62= （ ）16
7、（10110）2=（ ）10
8、数字电路中基本逻辑门是 、 、 。常用的复
合门电路有 、 、 、 。
9、与非门实现的逻辑功能为 。异或门实现的逻辑功能
是
。
10、如果把两输入与非门的两个输入端连在一起使用，它将成为一个 门。
二、 选择题（每题2分，共20分）
1、逻辑代数中的摩根定律可表示为C B A ⋅⋅=( )。
A 、C
B A ++ B 、A ·B ·
C C 、A +B +C
D 、A +B ·C
2、有10101的二进制代码，表示十进制数为( )。
A 、11
B 、21
C 、25
D 、17 —
3、图中这个电路实现什么功能（ ）
A 、Y=1
B 、Y=0
C 、Y=A
D 、Y= A
4、模拟电路与脉冲电路的不同在于（ ）
模拟电路的晶体管多工作在开关状态
脉冲电路的晶体管多工作在饱和状态
模拟电路的晶体管多工作在截止状态
脉冲电路的晶体管多工作在开关状态 ≥1 A Y
5、若逻辑函数L=A+ABC+BC+B C，则L可化简为（）
A、L=A+BC
B、L=A+C
C、L=AB+B C
D、L=A
6、在何种输入情况下，“或非”运算的结果是逻辑0,不正确的是( ) A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1，其他输入为0。
数字逻辑考题及答案
数字逻辑试题1答案
一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )10
4、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 0101
8、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。 9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。 10、1⊕⊕=B A F ，其最小项之和形式为_ 。AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。 12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。 二、简答题（20分）
1、列出设计同步时序逻辑电路的步骤。（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动
2、化简)(B A B A ABC B A F +++=（5分） 答：0=F
3、分析以下电路，其中RCO 为进位输出。（5分） 答：7进制计数器。
数字逻辑期末考试试卷含答案
数字逻辑期末考试试卷含答案
一、选择题（共10题，每题2分，共20分）
在下列选项中选择正确答案，并在答题卡上填写对应答案的字母。
1. 逻辑门是数字电路中最基本的组成单元，它由多个电子器件组合而成，能够实现逻辑运算。下列不属于逻辑门的是：
A. 与门
B. 或门
C. 非门
D. 电容门
2. 在数字电路中，最简单的存储单元是：
A. 寄存器
B. 计数器
C. 缓存器
D. 锁存器
3. 二进制数是由二个字符0和1组成的数，它在计算机中占有重要地位。下面哪个是5的十进制表示？
A. 101
B. 0101
C. 110
D. 0000101
4. 半加器是指具有两个输入端和两个输出端的二进制加法器。下列
选项中，不属于半加器的是：
A. 异或门
B. 与门
C. 或门
D. 非门
5. 在数字电路中，集成电路是指将多个电子器件集成到一个芯片上，以实现特定功能。下列选项中不属于集成电路的是：
A. 与门
B. 或门
C. 霍尔开关
D. 计数器
6. 在计算机中，ALU指的是运算器，负责进行各种算术和逻辑运算。下面哪个选项不属于ALU的功能？
A. 加法运算
B. 乘法运算
C. 与门逻辑运算
D. 异或门逻辑运算
7. 时钟信号是数字电路中常见的同步信号，用于控制电路的工作时间。下列选项中，不属于时钟信号的是：
A. 脉冲信号
B. 方波信号
C. 高电平信号
D. 低电平信号
8. 译码器是指将输入的数字代码转换为特定信号输出，用于对输入数字进行解码。下面哪个选项不属于译码器？
A. 74LS138
B. 74LS74
C. 74LS47
D. 74LS86
9. 在数字电路中，多路选择器是一种常用的逻辑电路，具有多个输入和一个输出。下列选项中不属于多路选择器的是：
数字逻辑试卷及答案
计算机学院 第二学期《数字逻辑》 期未考试试卷 A 卷
学号 班级 姓名 成绩
一、填空（每空1分，共14分）
1、（21.5）10=（ ）2=（ ）8=（ ）16
2、若0.1101x =-，则[]x 补=（ ）
3、十进制数809对应的8421BCD 码是（ ）
4、若采用奇校验，当信息位为10011时，校验位应是（ ）
5、数字逻辑电路分为（ ）和（ ）两大类
6、电平异步时序逻辑电路的描述工具有（ ）、（ ）、（ ）
7、函数()()F A B C D =+⋅+的反函数是（ ）
8、与非门扇出系数N O 的含义是（ ）
9、若要消除函数(,,)F A B C AB AC =+对应的逻辑电路可能存在的险象，则应增加的冗余项是（ ）
二、选择题（每空2分，共16分）
从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内
1、数字系统采用（ ）可以将减法运算转化为加法运算
A ．原码
B ．余3码
C ．Gray 码
D ．补码
2、欲使J-K 触发器在CP 脉冲作用下的次态与现态相反，JK 的取值应为（ ） A ．00 B ．01 C ．10 D ．11
3、对完全确定原始状态表中的6个状态，A 、B 、C 、D 、E 、F 进行比简，若有（A ，B ），（D 、E ）等效，则最简状态表中只有（ ）个状态
A ．2
B ．4
C ．5
D ．6 4、下列集成电路芯片中，（ ）属于组合逻辑电路 A ．计数器74290 B ．寄存器74194 C ．三一八译码器74138 D ．集成定时器5G555 5、设计一个20进制同步计数器，至少需要（ ）个触发器 A ．4 B ．5 C ．6 D ．20 6、用5G555构成的多谐振荡器有（ ）
数字逻辑技术试卷及解析
数字逻辑技术试卷-第2章
一、填空题
1.逻辑电路中，电平接近0时称为低电平，电平接近V CC或V DD时称为高电平。
2.数字电路中最基本的逻辑门有与、或和非门。常用的复合逻辑门有与非门、或非门、与或非门、异或门和同或门。
3.图腾结构的TTL集成电路中，多发射极三极管可完成与门逻辑功能。
4.CMOS反相器是两个增强型的MOS管组成，且其中一个是N沟道管，另外一个是P沟道管，由于两管特性对称，所以称为互补对称CMOS反相器。
5.TTL与非门输出高电平U OH的典型值是 3.6V，低电平U OL的典型值是0.3V。
6.普通的TTL与非门具有图腾结构，输出只有高电平和低电平两种状态；TTL三态与非门除了具有1态和0态，还有第三种状态高阻态，三态门可以实现总线结构。
7.集电极开路的TTL与非门又称为OC门，几个OC门的输出可以并接在一起，实现线与逻辑功能。
8.TTL集成电路和CMOS集成电路相比较，其中TTL集成电路的带负载能力较强，而CMOS集成电路的抗干扰能力较强。
9.用三态门构成总线连接时，依靠使能端的控制作用，可以实现总线的共享而不至于引起总线冲突。
10. TTL集成与门多余的输入端可与有用端并联或接高电平；TTL集成或门多余的输入端可与有用端并联或接低电平。
二、判断下列说法的正误
1.所有的集成逻辑门，其输入端子均为两个或两个以上。（错）
2.根据逻辑功能可知，异或门的反是同或门。（对）
3.具有图腾结构的TTL与非门可以实现“线与”逻辑功能。（错）
4.基本逻辑门电路是数字逻辑电路中的基本单元。（对）
2014《数字逻辑设计》期末考试-试题及参考解答
………密………封………线………以………内………答………题………无………效……
电子科技大学2013 -2014学年第 二 学期期 末 考试 A 卷
课程名称：_数字逻辑设计及应用__ 考试形式： 闭卷 考试日期： 20 14 年 07 月 10 日 考试时长：_120___分钟
课程成绩构成：平时 30 %， 期中 30 %， 实验 0 %， 期末 40 % 本试卷试题由___六__部分构成，共__8___页。
题号 一 二 三 四 五 六 七 八 九 十 合计得分
I. Fill out your answers in the blanks
(3’ X 10=30’)
1. A circuit with 10 flip-flops can store ( 10 ) bit binary numbers, that is, include ( 1024 或 210 ) states at most.
2. A 5-bit linear feedback shift-register (LFSR) counter with no self-correction can have ( 31 或 25-1 ) normal states.
3. A modulo-24 counter circuit needs ( 5 ) D filp-flops at least. A modulo-500 counter circuit needs ( 3 ) 4-bit counters of 74x163 at least.
【电子科技大学】2014下《数字逻辑设计》半期考试-试题及参考答案
∑ F =
( 0, 1, 2, 3, 5, 6 ) , so that it may be benefit to the circuit design by MSI 3-8 decoder.
XYZ
10. Given the function F = X '+Y ⋅ Z '+Y ' Z , it will be implemented by discrete gate devices, then the NAND-NAND expression of the function is F = ( ( X·(Y·Z’ )’·(Y’·Z )’ )’ ).
D. (11011010)two’s-complement
2. Which of the following statement about overflow in two’s-complement additions is NOT correct? (The symbol Cin denote carry bit into the sign position. The symbol Cout denote carry bit out of the sign position) ( C ) A. The sum does not overflow if the Cin and Cout are both 0. B. The sum overflows if the Cin is 1 and Cout is 0. C. The sum does not overflow if the Cin is 0 and Cout is 1. D. The sum does not overflow if the Cin and Cout are both 1.
数字逻辑试卷
数字逻辑试卷
数字逻辑试题1 （闭卷）
⼀、填空：（每空1分，共20分） 1、（20.57）8 =（）16 2、(63.25) 10= ( )2 3、（FF ）16= ( )10
4、[X]原=1.1101，真值X= __________，[X]补 = ___________。
5、[X]反=0.1111，[X]补= _____________。
6、-9/16的补码为_________________，反码为_______________。
7、已知葛莱码为1000，⼆进制码为___________________，已知⼗进制数为92，其余三码为___________________。
8、时序逻辑电路的输出不仅取决于当时的________，还取决于电路的 ________ 。 9、逻辑代数的基本运算有三种，它们是________ 、________ 、_________ 。 10、1⊕⊕=B A F ，其最⼩项之和形式为______________________。 11、RS 触发器的状态⽅程为________________，约束条件为______________。
12、已知AB B A F +=1、B A B A F +=2，则两式之间的逻辑关系为________________。 13、触发器的CP 时钟端不连接在⼀起的时序逻辑电路称之为_______步时序逻辑电路。⼆、简答题（20分）
1、列出设计同步时序逻辑电路的步骤。（5分）
2、化简)(B A B A ABC B A F +++= （5分）
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路与逻辑设计期末考试样题
一、TO FILL YOUR ANSWERS IN THE “( )”（1’ X 5）
1. An unused CMOS NAND gate input should be tied to logic ( ) or another input.
2. DAC can proportionally convert ( ) input to analog signal output.
512 3. A truth table for a ( ) input, 4-output combinational logic function could be stored in a 4 EPROM.
4. The RCO output of 74X163 is asserted if and only if the enable signal ( )is asserted and the counter is in state ‘1111’.
5. If the signed-magnitude representation is（001101）2 for one number, then it’s 8-bit two’s complement representation is（）2.
二、Single selection problems: there is only one correct answer in the following questions.（2’ X 5）
1、An 8-output demultiplexer has ( ) select inputs.
A. 2
B. 3
C. 4
D. 5
2、For a logical function ,which representation as follows is one and only（唯一）. ( )
A. logic expression
B. logic diagram
C. truth table
D. timing diagram
3、In general, to complete the same function, compared to a MOORE machine, the MEAL Y machine has （）。
A. more states
B. fewer states
C. more flip-flops
D. fewer flip-flops
4、To design a “1000001” serial sequence generator by shift registers, at least needs a ( ) bit shift register.
A. 2
B. 3
C. 4
D.5
5、The following logic expressions is equal, and the hazard-free one is ( ).
A. F=B’C’+AC+A’B
B. F=A’C’+BC+AB’
C. F=A’C’+BC+AB’+A’B
D. F=B’C’+AC+A’B+BC+AB’+A’C’
三. Combinational Circuit Analysis: [10]
1．Find the minimal product-of-sums expression for BC BC A AB F ++=''. [4]
2．Write the minterm list expression for F=W+XZ+XY . [3]
F=ΣWXYZ ( )
3．Complete the timing diagram of the circuit below. (Assume that the propagation delay of each gate is one Δ) [3]
四.Show how to build the following logic function using one 74X138 3-8 binary decoder and some NAND gates.
F = A’BD’ + A’CD’ + BCD’
Write the truth table and draw the logic diagram. The logic symbol of 74X138 3-to-8 decoder is shown as follows.[10]五. A 2-bit comparator circuit receives two 2-bit numbers, P (P=P
P0) and Q (Q=Q1Q0). Design a circuit that the
1
output F P>Q is 1 if and only if P>Q. Please write the truth table for the circuit. [5]
Truth table （真值表）
F P>Q
六. Clocked Synchronous State Machine Design [ 20 total ]
1. Design a clocked synchronous state machine with the state/output table shown below, using D flip-flops. Use two state variables,Q1 Q2, with the state assignment shown as follows. Write transition/output table and excitation/output table. [7]
state/output table ： state assignment ：
S X 0 1 A B ，0 D ，1 B C ，0 A ，0 C D ，0 B ，0 D A ，1 C ，0
S*，Z
2. An excitation/output table of a clocked synchronous state machine using D flip-flops is shown as follows. Write the excitation equations and output equation. [8]
3. The excitation equations and output equitation of a clocked synchronous state machine is shown as follows. Draw the logic diagram using positive-edge-triggered （上升沿触发） J-K flip-flops . [5]
excitation equations ： J 0=( A ⊕Q 1 )’ ; K 0=( A Q 1)’
J
1= A ⊕Q 0 ; K 1=(A ’Q 0)’
output equitation : Y=((AQ 1)’(A ’Q 0))’
S Q1 Q2 A 0 0 B 0 1 C 1 0 D 1 1