计算机组成原理寄存器实验
计算机组成原理--实验报告
实验一寄存器实验实验目的：了解模型机中各种寄存器结构、工作原理及其控制方法。
实验要求：利用CPTH 实验仪上的K16..K23 开关做为DBUS 的数据，其它开关做为控制信号，将数据写入寄存器，这些寄存器包括累加器A，工作寄存器W，数据寄存器组R0..R3，地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT。
实验电路：寄存器的作用是用于保存数据的CPTH 用74HC574 来构成寄存器。
74HC574 的功能如下：- 1 -实验1：A，W 寄存器实验原理图寄存器A原理图寄存器W 原理图连接线表：- 2 -系统清零和手动状态设定：K23-K16开关置零，按[RST]钮，按[TV/ME]键三次，进入"Hand......"手动状态。
在后面实验中实验模式为手动的操作方法不再详述．将55H写入A寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据55H置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器A的黄色选择指示灯亮，表明选择A寄存器。
放开STEP键，CK由低变高，产生一个上升沿，数据55H被写入A寄存器。
将66H写入W寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据66H- 3 -置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器W 的黄色选择指示灯亮，表明选择W寄存器。
放开STEP 键，CK 由低变高，产生一个上升沿，数据66H 被写入W 寄存器。
注意观察：１．数据是在放开STEP键后改变的，也就是CK的上升沿数据被打入。
２．WEN，AEN为高时，即使CK有上升沿，寄存器的数据也不会改变。
实验2：R0，R1，R2，R3 寄存器实验连接线表- 4 -将11H、22H、33H、44H写入R0、R1、R2、R3寄存器将二进制开关K23-K16，置数据分别为11H、22H、33H、44H置控制信号为：K11、K10为10，K1、k0分别为00、01、10、11并分别按住STEP 脉冲键，CK 由高变低，这时寄存器R0、R1\R2\R3 的黄色选择指示灯分别亮，放开STEP键，CK由低变高，产生一个上升沿，数据被写入寄存器。
计算机组成原理实验2.1总线与寄存器
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1，#SW_BUS=0；启动仿 真，通过拨码开关送入总线BUS任意八位二进制数，赋值 74LS194的输入端D0D1D2D3。按照后页的逻辑功能表置位 74LS194的MR、S1、S0 、SL、SR端，观察并记录CLK端上升 沿和下降沿跳变时刻输出端Q0Q1Q2Q3的状态。
2) 令#SW_BUS=0，三态门74LS244导通，记录BUS总线上的数 据，与总线BIN相比较：
BUS_7 BUS_6 BUS_5 BUS_4 BUS_3 BUS_2 BUS_1 BUS_0 BUS总线
单位D触发器：74LS74 四位D触发器：74LS175
D触发器逻辑功能 表
【2】D触发器实验（一Fra bibliotek总线与寄存器 实验 电路图
三态门74LS244
拨码开关与总线缓冲器（注意观察74LS244左右电平）
【1】总线实验
实验步骤：
1) #SW_BUS = #R0_BUS= #DR_BUS= #SFT_BUS=1；启动仿真， 手动拨码开关在总线DIN上置位数据0x55。比较拨码开关 所在的总线DIN与总线BUS上的数据。
实验步骤：
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1， #SW_BUS=0，启动 仿真，手动拨码开关输入数据到BUS总线，改变74LS74的 D端（即BUS总线的BUS_0）状态，按照后页逻辑功能表置 位74LS74的#Sd端、#Rd端，观察并记录CLK端上升沿 、 下降沿跳变时刻的Q端和#Q端状态。
的0xAA数据存入DR。观察寄存器74LS273的输出端。 6) 再令#R0_BUS=1；观察寄存器74LS374的输出端，请比较器
计算机组成原理实验报告
计算机组成原理实验报告实验目的，通过本次实验，深入了解计算机组成原理的相关知识，掌握计算机硬件的基本组成和工作原理。
实验一，逻辑门电路实验。
在本次实验中，我们学习了逻辑门电路的基本原理和实现方法。
逻辑门电路是计算机中最基本的组成部分，通过逻辑门电路可以实现各种逻辑运算，如与门、或门、非门等。
在实验中，我们通过搭建逻辑门电路并进行实际操作，深入理解了逻辑门的工作原理和逻辑运算的实现过程。
实验二，寄存器和计数器实验。
在本次实验中，我们学习了寄存器和计数器的原理和应用。
寄存器是计算机中用于存储数据的重要部件，而计数器则用于实现计数功能。
通过实验操作，我们深入了解了寄存器和计数器的内部结构和工作原理，掌握了它们在计算机中的应用方法。
实验三，存储器实验。
在实验三中，我们学习了存储器的原理和分类，了解了不同类型的存储器在计算机中的作用和应用。
通过实验操作，我们进一步加深了对存储器的认识，掌握了存储器的读写操作和数据传输原理。
实验四，指令系统实验。
在本次实验中，我们学习了计算机的指令系统，了解了指令的格式和执行过程。
通过实验操作，我们掌握了指令的编写和执行方法，加深了对指令系统的理解和应用。
实验五，CPU实验。
在实验五中，我们深入了解了计算机的中央处理器（CPU）的工作原理和结构。
通过实验操作，我们学习了CPU的各个部件的功能和相互之间的协作关系，掌握了CPU的工作过程和运行原理。
实验六，总线实验。
在本次实验中，我们学习了计算机的总线结构和工作原理。
通过实验操作，我们了解了总线的分类和各种总线的功能，掌握了总线的数据传输方式和时序控制方法。
结论：通过本次实验，我们深入了解了计算机组成原理的相关知识，掌握了计算机硬件的基本组成和工作原理。
通过实验操作，我们加深了对逻辑门电路、寄存器、计数器、存储器、指令系统、CPU和总线的理解，为进一步学习和研究计算机组成原理奠定了坚实的基础。
希望通过不断的实践和学习，能够更深入地理解和应用计算机组成原理的知识。
计算机组成原理实验报告实验232寄存器实验
计算机组成原理实验报告实验232寄存器实验实验目的：1.了解寄存器在计算机中的作用和应用；2.掌握寄存器的基本操作和控制方法；3.学习寄存器的工作原理和内部结构。
实验仪器和材料：1.计算机模拟实验平台；2.VHDL语言编程软件；3.FPGA开发板。
实验原理：寄存器是一种用于存储数据的硬件设备，它通常用于暂时保存和传输计算机中的数据。
在计算机系统中，寄存器可用于存储指令、数据或者地址等信息，其快速的读写速度使得计算机能够高效地进行数据处理和运算。
在本次实验中，我们将设计一个4位寄存器，并实现对该寄存器的读写操作。
该寄存器的位数为4位，即可以存储4位的二进制数据。
通过在FPGA开发板上搭建实验电路，连接到计算机模拟实验平台，可以利用VHDL语言编程实现该寄存器的逻辑功能。
实验步骤：1. 使用VHDL编程软件，创建一个新的工程，并添加寄存器的顶层模块。
创建一个四位宽的输入端input_data，并添加一个时钟输入端clk。
2. 在顶层模块中，将input_data输入到四个触发器模块中。
每个触发器模块使用D触发器，其中D输入端连接到input_data，时钟输入端连接到clk。
触发器的输出端连接到对应的输出端。
3. 添加一个使能端enable，并将其连接到所有的触发器的使能输入端。
设置enable为高电平时，寄存器工作；设置enable为低电平时，寄存器不工作。
4. 添加一个读写控制端rw，并将其连接到一个二选一的多路选择器模块。
该模块的两个输入端分别连接到时钟输入端和输出端，而读写控制端rw作为多路选择器的控制输入端。
多路选择器的输出端连接到所有的触发器的时钟输入端。
5. 添加一个四位宽的输出端output_data，并将其连接到四个触发器的输出端，作为寄存器的输出。
实验结果与分析：通过在计算机模拟实验平台上进行仿真与调试，我们得到了寄存器的实际控制和输出结果。
经过多组实验数据的观察与比较，可以发现寄存器能够实现数据的暂存和传输功能。
计算机组成原理 实验二 八位寄存器 实验报告
实验报告成绩课程名称计算机组成原理指导教师实验日期院(系) 计算机科学与技术学院专业班级实验地点学生姓名学号同组人实验项目名称实验二八位寄存器一、实验目的和要求实验目的：1.了解寄存器的工作原理和构成；2.熟悉 EDA 工具软件的使用方法。
实验要求：1.电源选用+5V，注意D触发器的置0端和置1端必须接高电平，即+5V电源。
否则D触发器工作不正常。
2. D触发器可以选用 74LS74（7474 也可），其逻辑符号（图中SD为置1端，接低电平有效；图中CD为置0端，接低电平有效；CP为脉冲）。
二、实验原理设计一个八位寄存器,该寄存器具有一个时钟输入端CLK，一个复位端RE，八个并行数据输入端d7,d6,…d0和八个数据输出端q7,q6,…q0，当时钟脉冲到来时,并行数据输入端的数据被送入寄存器中。
寄存器框图如图所示。
三、主要仪器设备1.操作系统为WINDOWS的计算机一台；2.数字逻辑与计算机组成原理实验箱一台；3.基本D触发器7474。
四、实验方法与步骤1. 原理图输入：采用图形输入法在计算机上完成实验电路的原理图输入。
2. 管脚定义：根据硬件实验平台资源示意图和附录一“平台资源和FPGA引脚连接表”完成原理图中输入、输出管脚的定义。
将寄存器的输出q7－q0分别锁定在LD7－LD0上。
将寄存器的输入d7－d0分别锁定在K7－K0上。
将寄存器的输入脉冲CLK锁定在单脉冲(Pin 132引脚)上。
3.原理图编译、适配和下载：在QuartusⅡ环境中选择EP2C8Q208C8器件，进行原理图的编译和适配，无误后完成下载。
4.功能测试：改变K7－K0的状态，按动一次单脉冲键，LD7－LD0的显示将与K7－K0相对应，若有错则重新调试。
5.生成元件符号。
五、实验结果分析六、实验心得通过本次实验，了解了寄存器的工作原理和构成；熟悉了EDA工具软件的使用方法。
在实验中，用一个锁定在开关k8上的输入端用来控制置0端，我认为VCC也需要使用一个输入端表示，否则在引脚分配时无法对VCC进行分配。
计算机组成原理堆栈寄存器实验报告
计算机组成原理实验三堆栈寄存器实验一、实验目的：1、熟悉堆栈概念。
2、熟悉堆栈寄存器的组成和硬件电路。
二、实验要求：完成3个堆栈寄存器的数据写入与读出。
三、实验原理：实验中所用的堆栈寄存器数据通路由三片8位字长的LS374组成R0、R1、R2寄存器堆。
三个寄存器的输入/输出已连至BUS总线R0-B、R1-B、R2-B经CBA二进制控制开关译码产生数据输出选通信号（详见下表），LDR0、LDR1、LDR2为数据写入允许信号，由二进制控制开关来模拟，均为高电平有效；T4信号为寄存器数据写入脉冲，上升沿有效。
在手动实验状态（即“H”装态）每按动一次“单步”命令键，产生一个T4信号。
下表为寄存器单元选通真值表：四、实验连接：1.连接实验线路，把位于实验装置左上方的CTR-OUT UNIT (LDR0、LDR1、LDR2、/SW-B)与实验装置右中央的CTR-OUT unit (LDR0、LDR1、LDR2)及实验装置左下方INPUT-UNIT(/SW-B)中的控制信号作对应连接。
2.具体连接信号：/SW-B，/R0-B，/R1-B ，/R2-B ，LDR0,LDR1，LDR2五、实验仪器状态设定：在闪动的“P.”状态下按动“增址”命令键，使LED显示器自左向右第一位显示提示符“H”，表示本装置已进入手动单元实验状态。
五、实验项目：（一）堆栈寄存器的写入拨动二进制数据开关（INPUT-UNIT）向R0和R1寄存器置数（置数灯亮表示它所对应的数据位为“1”、反之为“0”）。
具体操作步骤图示如下：[CBA=001] [LDR0=1] [LDR=1][LDR1=0] [LDR1=1][LDR2=0] [LDR2=0][按“STEP”] [按“STEP”] (二)堆栈寄存器的读出关闭数据输入三态门（CBA=000），分别打开通用寄存器R0、R1、R2输出控制位，当CBA=100时，总线指示灯（BUS-DISP UNIT）显示R0中的数据01H；当CBA=101时，总线指示灯显示R1中的数据80H；当CBA=110时，总线指示灯显示R2中等的数据（随机），可以观察到，显示的随机数为11111111.（六）实验总结通过本次实验的数据和理论分析进行比较、验证，我们熟悉了堆栈概念，熟悉了堆栈寄存器的组成和硬件电路等。
计算机组成原理实验报告-寄存器实验
千里之行，始于足下。
计算机组成原理实验报告-寄存器实验计算机组成原理实验报告-寄存器实验》一、实验目的本次实验旨在通过设计和实现一个基本的寄存器，加深对计算机组成原理中寄存器的理解，并掌握寄存器在计算机中的应用。
二、实验设备及软件1. 实验设备：计算机2. 实验软件：模拟器软件Mars3. 实验材料：电路图、线缆、元器件三、实验原理寄存器是计算机的一种重要组成部分，用于存储数据和指令。
一个基本的寄存器通常由一组触发器组成，可以存储多个位的信息。
本实验中，我们需要设计一个16位的寄存器。
四、实验步骤1. 确定寄存器的结构和位数：根据实验要求，我们需要设计一个16位的寄存器。
根据设计要求，选择合适的触发器和其他元器件。
2. 组装寄存器电路：根据电路图，将选择好的元器件按照电路图连接起来。
3. 连接电路与计算机：使用线缆将寄存器电路连接到计算机的相应接口上。
4. 编写程序：打开Mars模拟器软件，编写程序来测试寄存器的功能。
可以编写一段简单的程序，将数据写入寄存器并读取出来，以验证寄存器的正确性。
5. 运行程序并测试：将编写好的程序加载到Mars模拟器中，并运行程序，观察寄存器的输出和模拟器的运行结果。
第1页/共3页锲而不舍，金石可镂。
五、实验结果在本次实验中，我们成功设计和实现了一个16位的寄存器，并进行了相关测试。
经过多次测试，寄存器的功能和性能良好，能够准确地存储和读取数据。
六、实验心得通过本次实验，我对寄存器的结构和工作原理有了更深入的了解。
寄存器作为计算机的一种重要组成部分，起着存储和传输数据的作用。
通过实际操作和测试，我更加清楚了寄存器在计算机中的应用和重要性。
在实验过程中，我遇到了一些问题，如电路连接不稳定、程序错误等，但通过仔细检查和调试，最终解决了这些问题。
这次实验也让我深刻体会到了学习计算机组成原理的重要性，只有深入理解原理并通过实践运用，才能真正掌握计算机的工作原理和能力。
通过这个实验，我有了更深入的认识和理解，对计算机组成原理的学习也更加系统和完整。
计算机组成原理第一次实验报告
K20
K19
K18
K17
K16
0
1
0
1
0
1
0
1
置控制信号：
K11（RRD）
K10（RWR）
K1（SB）
K0（SA）
1
0
1
1
给出CLOCK脉冲上升沿。
(2) R？的读出
自己设置RRD、RWR、SB及SA信号，观察R？的红色指示灯及液晶显示内容。
读R0：
置控制信号：
K11（RRD）
K10（RWR）
数据输出选择器原理图
X2 X1 X0
输出寄存器
0 0 0
IN-OE外部中断
0 0 1
IA-OE中断向量
0 1 0
ST-OE堆栈寄存器
0 1 1
PC-OE PC寄存器
1 0 0
D-OE直通门
1 0 1
R-OE右移门
1 1 0
L-OE左移门
1 1 1
没有输出
三、实验内容
1、A、W的写入
按下表连线
连接
信号孔
µPC原理图
当RES=0时，µPC被清0；
当IREN=0时，在CK的上升沿，预置数据被打入µPC。指令总线（IBUS）上的数据可来自一片74HC245。
当IREN=1时，在CK的上升沿，µPC加1。
（二）程序计数器PC
程序计数器PC由2片74HC161组成，能完成加1和预置数功能。程序计数器的输出由74HC245保存，74HC245与74HC161的输出相连，74HC245（2）的输出连接地址总线，74HC245（1）的输出接到数据总线（当LDPC=0时）。
二、实验原理
（一）寄存器
组成原理实验一寄存器实验
组成原理实验一寄存器实验组成原理实验一寄存器实验一、实验目的1.深入理解寄存器的工作原理；2.掌握寄存器的使用方法；3.学习通过寄存器实现数据的存储和传输。
二、实验设备1.微处理器开发板；2.示波器；3.逻辑分析仪；4.编程器。
三、实验原理寄存器是计算机组成中的重要部件，主要用于暂时存储数据或指令。
根据功能不同，寄存器可分为输入寄存器、输出寄存器、指令寄存器和数据寄存器等。
在本实验中，我们将通过一个简单的四位寄存器来深入了解寄存器的工作原理。
四、实验步骤1.按照实验要求准备实验设备，并将微处理器的所有引脚通过编程器设置成输入或输出状态；2.将四位寄存器的输入引脚连接到微处理器的四个输入引脚上，将输出引脚连接到微处理器的四个输出引脚上；3.将一个周期性的方波信号加到四位寄存器的时钟引脚上，同时使用示波器观测输入引脚和输出引脚的波形；4.改变四位寄存器的输入值，并观察输出值的变化情况；5.重复步骤3和4，进一步验证四位寄存器的工作原理。
五、实验结果及分析1.在时钟信号的上升沿到达时，四位寄存器的输入值会被锁存到寄存器中，并在输出端显示出来。
因此，通过改变输入值，就可以实现数据的存储和传输；2.在一个工作周期内，只有在时钟信号的上升沿到达时，输入值才会被锁存到寄存器中。
在其他时间，输入值的变化不会影响到寄存器中的值。
因此，寄存器具有记忆功能。
六、实验总结本次实验通过四位寄存器，让我们更深入地了解了寄存器的工作原理和使用方法。
通过观测输入和输出波形的变化，我们验证了寄存器在数据存储和传输方面的重要作用。
同时，我们也掌握了如何通过编程器设置微处理器的引脚状态以及如何使用示波器和逻辑分析仪观测和分析实验波形。
本实验结果和预期相符，成功达到了教学目的。
七、思考题与实验改进意见1.在本实验中，我们使用的寄存器是静态寄存器，也就是只有在时钟信号的上升沿到达时才能进行数据的锁存。
那么，如果使用动态寄存器，是否还能保证数据的稳定性和可靠性呢？请同学们课下自行查阅相关资料进行了解。
计算机组成原理寄存器实验实验原理
计算机组成原理寄存器实验实验原理
一、实验目的
1，了解模型机中 A.W寄存器结构、工作原理及其控制方法。
2.了解模型机中寄存器组 RO..R3结构、工作原理及其控制方法。
3.了解模型机中地址寄存器 MAR，堆栈寄存器 ST，输出寄存器OUT寄存器结构、工作原理及其控制方法。
二、实验内容
1、A、W寄在器:利用COP2000实验仪上的K16.K23 开关做为DBUS的数据，其它开关做为控制信号，将数据写入寄存器 A，W。
2、RO、R1、R2、R3 寄存器实验:利用COP2000实验仪上的
K16..K23开关做为DBUS的数据，其它开关做为控制信号，对数据寄存器组RO.R3进行读写。
3、MAR、ST、OUT 寄存器:利用 COP2000 实验仪上的K16..K23 开关做为DBUS的数据，其它开关做为控制信号，将数据写入地址寄存器 MAR，堆栈寄存器 ST，输出寄存器 OUT。
三、实验用设备仪器及材料
伟福COP2000系列计算机组成原理实验系统
寄存器原理：寄存器的基本单元是D触发器，按照其用途分为基本寄存器和移位寄存器。
基本寄存器是由D触发器组成，在CP脉冲作用下，每个D触发器能够寄存一位二进制码。
在D=0时，寄存器储存为0，在D=1时，寄存器储存为1。
在低电平为0、高电平为1时，
需将信号源与D间连接一反相器，这样就可以完成对数据的储存。
《计算机组成原理》实验指导书
第二章分部实验为掌握计算机的基本组成和工作原理，并为课程设计做准备，本章安排了四个分部实验，这些实验均在COP2000计算机组成原理实验仪上进行。
§2.1 分部实验1本实验包括寄存器的验证实验及运算器的验证、设计实验。
2.1.1 寄存器实验寄存器是一种重要的数字电路部件, 常用来暂时存放数据、指令等。
一个触发器可以存储一位二进制代码，存放N位二进制代码，用N个触发器即可。
因为我们的模型机是8位的，因此在本模型机中大部分寄存器是8位的，标志位寄存器(Cy, Z)是二位的。
在COP2000实验仪中，寄存器由74HC574构成，它可以存放8位二进制代码，其中的一位二进制代码是由一个D触发器来存储的。
首先，我们先介绍一下74HC574的工作原理。
图2-1是74HC574的原理图。
图2-1 74HC574原理图我们可以看到，在CLK的上升沿，输入端的数据被打入到8个触发器中。
当OC = 1 时，触发器的输出被关闭，当OC=0时，触发器输出数据。
表2-1列出了74HC574的使用方法。
表2-1 74HC574使用方法图2-2为74HC574的工作波形图。
图2-2 74HC574工作波形图一、实验一：A，W寄存器实验1、实验器材COP2000计算机组成原理实验仪、万用表。
2、实验目的（1）了解并掌握74HC574的工作原理及使用方法。
（2）掌握寄存器A，W的工作原理。
3、实验要求分别验证A，W寄存器的功能。
4、实验原理A，W寄存器是作用于ALU输入端的两个寄存器，两个参与运算的数分别来自A或W。
图2-3、图2-4分别为寄存器A，W的原理图。
图2-3 寄存器A原理图图2-4 寄存器W原理图A，W寄存器的写工作波形如图2-5所示。
图2-5 寄存器A，W写工作波形图其中，AEN、WEN分别为A选通和B选通。
5、实验步骤与内容（1）按照表2-2连线表2-2 A，W寄存器实验连线表（2）将数据55H写入A寄存器首先将二进制开关K23-K16用于数据总线DBUS[7：0]的数据输入，置数据55H。
计算机组成原理实验(TEC-6)
【实验步骤】
3．以下是加法、减法实 验步骤
⑴设置操作模式为加法、减法实验
按一次复位按钮 CLR，微地址指示灯µA5—µA0 显示 20H。将操作模式开关设置为 SWC=1、
SWB=0、SWA=0，准备进入加法、减法实验。按一次 QD 按钮，产生一组时序信号 T1、T2、T3，
进入下一步。
⑵设置数 A
【实验分析】 1．为什么在 A 总线上出现数据 A、在 B 总线上出现数据 B 后，在数据总线 DBUS 上能够直接
观测运算的数据结果，而标志结果却在下一步才能观测到？
• 感谢阅读
图2-2,运算器实验的电路图。
• 在TEC-6模型计算机中，寄存器组由4个寄存器R0（U50）、R1（U51）、R2（U45）、R3（U46）以及2个三3输入正与门组成 （U33和U38）。4个寄存器R0、R1、R2和R3都是74LS374。R0是累加器，它的输出通过A总线送运算器的A端口；R1、R2和R3 是通用寄存器，它们的输出通过B总线送运算器的B端口。R0、R1、R2和R3从数据总线DBUS接收数据。
示灯 D7—D0 显示运算结果 A+B。按一次 QD 按钮，进入下一步。
⑸进行减法运算 微地址指示灯显示 26H。这时指示灯 C（红色）显示加法运算得到的进位 C，指示灯 Z （绿色）显示加法运算得到的结果为 0 信号。信号 SEL1=0、SEL0=1，指示将 R1 中的数据送 B 总线。信号 M=0、S3=0、S2=1、S1=1、S0=0，指示进行减法运算。ALUBUS=1，指示将运算 数据结果送数据总线 DBUS。信号 LDC=1，指示将运算后得到的进位 C 保存；信号 LDZ=1，指 示将运算后得到的结果为 0 标志保存。这时 A 总线指示灯 A7—A0 显示被减数 A，B 总线指示 灯显示减数 B，数据总线 DBUS 指示灯 D7—D0 显示运算结果 A-B。按一次 QD 按钮，进入下一 步。
计算机组成原理实验报告
1. 寄存器五、实验总结按照实验要求进行连接和操作,对通用寄存器组进行了数据的写入和读出,两组数据完全对照，得到了预期效果，说明了存入数据的正确性,在整个过程中也对寄存器组的构成和硬件电路有了更深层次的理解。
2. 运算器五、实验总结基本熟悉了整个实验系统的基本结构，了解了该实验装置按功能分成几大区,学会何时操作各种开关、按键。
最重要的是通过实验掌握了运算器工作原理，熟悉了算术/逻辑运算的运算过程以及控制这种运算的方法，了解了进位对算术与逻辑运算结果的影响，对时序是如何起作用的没太弄清楚，相信随着后续实验的进行一定会搞清楚的3。
存储器五、实验总结按照实验要求连接器材设备元件，按照给定步骤进行实验操作.通过向静态RAM中写入数据并读出数据，在INPUT单元输入数并存入地址寄存器，再向相应的地址单元存入数,验证读出数据时,只需再INPUT单元输入想要读出单元的地址，再通过片选端CE读出存储单元内的数据，其中We=0是控制写端，WE=1控制读,CE低电平有效。
实验过程遇到一些问题，对实验内容不是很熟，有待提高。
4. CPU与简单模型机设计实验一、实验目的(1) 掌握一个简单CPU的组成原理.（2）在掌握部件单元电路的基础上，进一步将其构造一台基本模型计算机。
(3）为其定义五条机器指令，编写相应的微程序,并上机调试掌握整机概念.二、实验设备PC机一台，TD—CMA实验系统一套。
三、实验原理本实验要实现一个简单的CPU，并且在此CPU的基础上，继续构建一个简单的模型计算机。
CPU 由运算器(ALU）、微程序控制器(MC）、通用寄存器（R0）,指令寄存器（IR）、程序计数器（PC）和地址寄存器（AR)组成,如图5-1—1 所示。
这个CPU 在写入相应的微指令后，就具备了执行机器指令的功能，但是机器指令一般存放在主存当中，CPU 必须和主存挂接后，才有实际的意义，所以还需要在该CPU的基础上增加一个主存和基本的输入输出部件，以构成一个简单的模型计算机。
计算机组成原理通用寄存器实验
由图 7-2-1，令 SW-B=1，CE=0，CBA=000，LDR0=1，数据开关置为 00000001，将数据置入寄存
器 R0 中，再将数据开关置为 10000000，令 LDR0=0，LDR1=1，将数据置入寄存器 R1 中，这是
通用寄存器的写入原理。
由 7-2-1 和表 7-2-1，改变 CBA 的状态，分别选择通用寄存器 R0、R1、R2，读出 R0、R1、R2
1通用寄存器的写入2通用寄存器的读出置cba100由表721知数据总线单元显示r0中的数据cba101时数据总线单元显示r1中的数据cba110时数据总线单元显示r2中的数据是随机的因为之前并未向r2中置数五实验总结实验写入读出都正常数据开关00000001在缓冲输入单元拨动数据开关相应的灯亮向相应单元置入此数据寄存器r000000001ldr01ldr10ldr20ldr0是寄存器r0的控制端此时ldr0表明要将数据总线上的数据送到寄存器r0按单步键后寄存器组的r0位置显示数据开关输入的数据01数据开关10000000在缓冲输入单元拨动数据开关相应应单元置入此数据数据总线显示输入的数据80寄存器r110000000ldr00ldr11ldr20ldr1是寄存器r1的控制端此时ldr1的灯亮表明要将数据总线上的数据送到寄存器r1中按单步键后寄存位置显示数据开关输入的数据80三态门cba000ce0swb1cba的状态从000111此时cba为000灯均不亮表示数据开关送总线ce为存储器控制端此时为0灯不亮表示进行的操作与存储器无关swb是数据送总线此时为1表示将灯亮表示将数据开关的00000001
图案的插孔（注：Dais-CMH 的时钟信号已作内部连接）。
四、实验内容及结分析
(一)通用寄存器的写入 拨动二进制数据开关向 R0 和 R1 寄存器置数，具体操作步骤如下：
计算机组成原理实验报告_寄存器的原理及操作
初：未知当前：2016-7-3 主笔：An gel实验报告课程名称：计算机组成原理实验项目：寄存器的原理及操作姓名：专业：计算机科学与技术班级：学号：计算机科学与技术学院实验教学中心20 16 年6 月20 日初：未知 当前：2016-7-3 主笔：An gel 版本：1实验项目名称： 寄存器的原理及操作 ________________一、 实验目的1. 了解模型机中A, W 寄存器结构、工作原理及其控制方法。
2. 了解模型机中寄存器组 R0..R3结构、工作原理及其控制方法。
3. 了解模型机中地址寄存器MAR ，堆栈寄存器ST ,输出寄存器 OUT 寄存器结构、工作原理及其控制方法。
二、 实验内容1、 A 、W 寄存器：利用COP2000实验仪上的K16..K23开关做为DBUS 的数据，其它开关做为控制 信号，将数据写入寄存器 A ，W 。
2、 R0、R1、R2、R3寄存器实验：利用 COP2000实验仪上的 K16..K23开关做为 DBUS 的数据，其 它开关做为控制信号，对数据寄存器组R0..R3进行读写。
3、 MAR 、ST 、OUT 寄存器：利用 COP2000实验仪上的 K16..K23开关做为 DBUS 的数据，其它开 关做为控制信号，将数据写入地址寄存器MAR ，堆栈寄存器ST ，输出寄存器 OUT 。
三、 实验用设备仪器及材料伟福COP2000系列计算机组成原理实验系统四、实验原理及接线实验1： A ，W 寄存器实验；DBUSLD3U50C D3U5 ■ DBUS6 >【賊/DBLS4QQQQQ仪卫吨n Jd —J Jo-■1 -X:LXDgDDDQDiD c I 3 4 4_■ s- Tieft连接 倍号礼援入孔 作用有效电乎] J]厘 J3座^fK23-KJ6*E 入 DBLSrm2AEX K3选遹A低电平有效 ■i. J- WENK.4 选逋w低电权说 4ALLCK匚 LOCK ALU 二昨強冲 上升沿打人实验2: R0, R1, R2, R3寄存器实验愴号孔 接入JL 榨用 有效电京IIJ]坚 J3陛為 K23«l &接 ADEHJ5[7®11 RRD KII 奇存缚纠读歧堤 低电乎有效 R J RWR KID 舒存#盅写便能 仁壬“=\4SB KI 审存器选摊B SSA KO 寄蜩«#A6 RCK CLOCK空存密二冬应2上升沿打入实验3: MAR 地址寄存器，ST 堆栈寄存器，OUT 输出寄存器WEN"4»Ci2■ — 1 1 0UFC1X1* J 、 1<313< 417 S€ , U- > < *15 ) < - TT 5 € 1 13< ?t ： \t/FfI 屮加亍DELI 细 DBL 用]>BUM .DBUSJ DBUS2■f DBUST .IJJitJSD VLTW5JW4WJv.-j SWI :wocft^fctc\i CMv.-ffiVSS4VBIQ -:吁垢冷HJ 'CILTfiKEllg ""■Md尋存堆MAR 原理铝MAR 为存储器地址寄存器，其功能是存储操作数在内存中的地址，信号MAREN 的功能是将数据总线DBUS 上数据MAR ，信号MAROE 的功能是将 MAR 的值送到地址总线 ABUS 上tTHl.W<'&BC&S ； S j•、'C DBLS2~kDBISI <.DBLMST 堆栈寄存器的作用，是岀现中断或子程序调用时，保存断点处PC 的值，以便中断或子程序结束时,能继续执行原程序。
计算机组成原理实验教案
《计算机组成原理》实验教案计算机科学学院计算机系第一章实验项目一、寄存器实验实验要求：利用COP2000实验仪上的K16..K23开关做为DBUS的数据，其它开关做为控制信号，将数据写入寄存器，这些寄存器包括累加器A，工作寄存器W，数据寄存器组R0..R3，地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT。
实验目的：了解模型机中各种寄存器结构、工作原理及其控制方法。
实验说明：寄存器的作用是用于保存数据的，因为我们的模型机是8位的，因此在本模型机中大部寄存器是8位的，标志位寄存器(Cy, Z)是二位的。
COP2000用74HC574来构成寄存器。
74HC574的功能如下：1. 在CLK的上升沿将输入端的数据打入到8个触发器中2. 当OC = 1 时触发器的输出被关闭，当OC=0时触发器的输出数据OC CLK Q7..Q0 注释1 X ZZZZZZZZ OC为1时触发器的输出被关闭0 0 Q7..Q0 当OC=0时触发器的输出数据0 1 Q7..Q0 当时钟为高时，触发器保持数据不变X D7..D0 在CLK的上升沿将输入端的数据打入到触发器中74HC574工作波形图2实验1：A，W寄存器实验寄存器A原理图寄存器W原理图寄存器A，W写工作波形图连接线表连接信号孔接入孔作用有效电平1 J1座J3座将K23-K16接入DBUS[7:0]2 AEN K3 选通A 低电平有效3 WEN K4 选通W 低电平有效4 ALUCK CLOCK ALU工作脉冲上升沿打入将55H写入A寄存器3按住CLOCK脉冲键，CLOCK由高变低，这时寄存器A的黄色选择指示灯亮，表明选择A 寄存器。
放开CLOCK键，CLOCK由低变高，产生一个上升沿，数据55H被写入A寄存器。
将66H写入W寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据66H按住CLOCK脉冲键，CLOCK由高变低，这时寄存器W的黄色选择指示灯亮，表明选择W 寄存器。
《计算机组成原理》实验1寄存器试验,2运算器试验
《计算机组成原理》实验1寄存器试验,2运算器试验实验指导书课程：计算机组成原理实验教师：班级：第⼀章系统概述1.1 实验系统组成第⼆章基础模块实验实验⼀寄存器实验实验⽬的：熟悉试验仪各部分功能。
掌握寄存器结构、⼯作原理及其控制⽅法。
实验内容：利⽤实验仪开关区上的开关sk23-sk16提供数据，其它开关做为控制信号，将数据通过DBUS写⼊OUT 寄存器，并将OUT寄存器的内容送往扩展区通过数码管和发光⼆极管显⽰。
实验原理：实验箱⽤74HC273 来构成寄存器。
（1）74HC273的功能如下：（2）实验箱中74HC273的连接⽅式：（3）实验逻辑框图12、打开实验仪电源，按CON单元的nRST按键，系统复位；如果EXEC键上⽅指⽰灯不亮，请按⼀次EXEC键，点亮指⽰灯，表⽰实验仪在运⾏状态。
3、利⽤开关和控制信号将数据通过DBUS写⼊OUT寄存器，并将OUT寄存器的内容送往扩展区通过数码管和发光⼆极管显⽰。
并写出将数据5FH写⼊OUT寄存器的操作过程。
实验⼆运算器实验实验⽬的：了解运算器的组成结构；掌握运算器的⼯作原理和控制⽅法。
实验内容：利⽤实验仪提供的运算器，通过开关提供数据信号，将数据写⼊寄存器A和寄存器B，并⽤开关控制ALU的运算⽅式，验证运算器的功能。
实验原理：（1）实验逻辑框图：信号说明：IN0~IN7：ALU数据输⼊信号ALU_D0~ALU_D7：ALU数据输出信号：寄存器A写信号，低电平有效。
当T1节拍信号到来，该信号有效时，IN0~IN7数据可以写⼊寄存器A。
：寄存器B写信号，低电平有效。
当T2节拍信号到来，该信号有效时，IN0~IN7数据可以写⼊寄存器B。
：ALU计算结果读出信号，当T3节拍信号到来，该信号有效时，ALU计算结果送往ALU_D0~ALU_D7。
S3~S0,CN_I：ALU运算控制信号，控制ALU的运算⽅法。
T1,T2,T3：三个节拍信号，⾼电平有效，由con区的uSTEP按键控制，在运⾏状态时，依次按下uSTEP 键会依次发出T1、T2、T3节拍。
《计算机组成原理》实验报告——寄存器堆
南通大学信息科学技术学院《计算机组成实验》实验报告实验寄存器堆的设计与实现一、实验目的1.熟悉Vivado软件的使用方法。
2.熟悉寄存器堆的功能。
3.掌握自顶而下的硬件模块设计方法。
4.掌握电路仿真测试方法，掌握仿真激励文件的编写，掌握仿真输出的分析方法。
二、实验任务设计一个寄存器堆，满足两路输出一路输入的功能，并完成仿真测试。
三、实验预习（1）实验电路原理及信号说明寄存器堆（REGFILE）是CPU组成的重要存储部件，也是数据通路中的重要部件，其主要功能是对数据进行存储。
在本实验中将为REGFILE构建32×32的寄存器组，即共有32个寄存器，每个寄存器的位宽都是32位。
32×32的REGFILE逻辑结构如图所示：具体设计如下：通过带有32个带使能端的D触发器实现数据的存储，5-32译码器实现地址与存储单元的连接选择，32位32选1选择器来实现输出。
（2）实验电路设计顶层文件：module REGFILE(Ra,Rb,D,Wr,We,Clk,Clrn,Qa,Qb);input [4:0]Ra,Rb,Wr;input [31:0]D;input We,Clk,Clrn;output [31:0]Qa,Qb;wire [31:0]Y;wire[31:0]Q31,Q30,Q29,Q28,Q27,Q26,Q25,Q24,Q23,Q22,Q21,Q20,Q19,Q18,Q17,Q16,Q15,Q14,Q13,Q12,Q11,Q 10,Q9,Q8,Q7,Q6,Q5,Q4,Q3,Q2,Q1,Q0;DEC5T32E dec(Wr,We,Y);REG32reg32(D,Y,Clk,Clrn,Q31,Q30,Q29,Q28,Q27,Q26,Q25,Q24,Q23,Q22,Q21,Q20,Q19,Q18,Q17,Q16,Q15,Q14,Q 13,Q12,Q11,Q10,Q9,Q8,Q7,Q6,Q5,Q4,Q3,Q2,Q1,Q0);MUX32X32select1(Q31,Q30,Q29,Q28,Q27,Q26,Q25,Q24,Q23,Q22,Q21,Q20,Q19,Q18,Q17,Q16,Q15,Q14,Q13,Q12,Q11 ,Q10,Q9,Q8,Q7,Q6,Q5,Q4,Q3,Q2,Q1,Q0,Ra,Qa);MUX32X32select2(Q31,Q30,Q29,Q28,Q27,Q26,Q25,Q24,Q23,Q22,Q21,Q20,Q19,Q18,Q17,Q16,Q15,Q14,Q13,Q12,Q11 ,Q10,Q9,Q8,Q7,Q6,Q5,Q4,Q3,Q2,Q1,Q0,Rb,Qb);Endmodule5-32地址译码器：module DEC5T32E(I,En,Y);input [4:0] I;input En;output [31:0] Y;reg [31:0] Y;always@(En or I)beginif(En)begincase(I)5'b00000:Y=32'b00000000000000000000000000000001;5'b00001:Y=32'b00000000000000000000000000000010;5'b00010:Y=32'b00000000000000000000000000000100;5'b00011:Y=32'b00000000000000000000000000001000;5'b00100:Y=32'b00000000000000000000000000010000;5'b00101:Y=32'b00000000000000000000000000100000;5'b00110:Y=32'b00000000000000000000000001000000;5'b00111:Y=32'b00000000000000000000000010000000;5'b01000:Y=32'b00000000000000000000000100000000;5'b01001:Y=32'b00000000000000000000001000000000;5'b01010:Y=32'b00000000000000000000010000000000;5'b01011:Y=32'b00000000000000000000100000000000;5'b01100:Y=32'b00000000000000000001000000000000;5'b01101:Y=32'b00000000000000000010000000000000;5'b01110:Y=32'b00000000000000000100000000000000;5'b01111:Y=32'b00000000000000001000000000000000;5'b10000:Y=32'b00000000000000010000000000000000;5'b10001:Y=32'b00000000000000100000000000000000;5'b10010:Y=32'b00000000000001000000000000000000;5'b10011:Y=32'b00000000000010000000000000000000;5'b10100:Y=32'b00000000000100000000000000000000;5'b10101:Y=32'b00000000001000000000000000000000;5'b10110:Y=32'b00000000010000000000000000000000;5'b10111:Y=32'b00000000100000000000000000000000;5'b11000:Y=32'b00000001000000000000000000000000;5'b11001:Y=32'b00000010000000000000000000000000;5'b11010:Y=32'b00000100000000000000000000000000;5'b11011:Y=32'b00001000000000000000000000000000;5'b11100:Y=32'b00010000000000000000000000000000;5'b11101:Y=32'b00100000000000000000000000000000;5'b11110:Y=32'b01000000000000000000000000000000;5'b11111:Y=32'b10000000000000000000000000000000;endcaseendelseY=32'b00000000000000000000000000000000;endendmodule32位寄存器moduleREG32(D,En,Clk,Clrn,Q31,Q30,Q29,Q28,Q27,Q26,Q25,Q24,Q23,Q22,Q21,Q20,Q19,Q18,Q17,Q16,Q15,Q14,Q1 3,Q12,Q11,Q10,Q9,Q8,Q7,Q6,Q5,Q4,Q3,Q2,Q1,Q0);input[31:0]D,En;input Clk,Clrn;output[31:0]Q31,Q30,Q29,Q28,Q27,Q26,Q25,Q24,Q23,Q22,Q21,Q20,Q19,Q18,Q17,Q16,Q15,Q14,Q13,Q12,Q11 ,Q10,Q9,Q8,Q7,Q6,Q5,Q4,Q3,Q2,Q1,Q0;wire[31:0]Qn31,Qn30,Qn29,Qn28,Qn27,Qn26,Qn25,Qn24,Qn23,Qn22,Qn21,Qn20,Qn19,Qn18,Qn17,Qn16,Qn15,Qn 14,Qn13,Qn12,Qn11,Qn10,Qn9,Qn8,Qn7,Qn6,Qn5,Qn4,Qn3,Qn2,Qn1,Qn0;D_FFEC32 q31(D,Clk,En[31],Clrn,Q31,Qn31);D_FFEC32 q30(D,Clk,En[30],Clrn,Q30,Qn30);D_FFEC32 q29(D,Clk,En[29],Clrn,Q29,Qn29);D_FFEC32 q28(D,Clk,En[28],Clrn,Q28,Qn28);D_FFEC32 q27(D,Clk,En[27],Clrn,Q27,Qn27);D_FFEC32 q26(D,Clk,En[26],Clrn,Q26,Qn26);D_FFEC32 q25(D,Clk,En[25],Clrn,Q25,Qn25);D_FFEC32 q24(D,Clk,En[24],Clrn,Q24,Qn24);D_FFEC32 q23(D,Clk,En[23],Clrn,Q23,Qn23);D_FFEC32 q22(D,Clk,En[22],Clrn,Q22,Qn22);D_FFEC32 q21(D,Clk,En[21],Clrn,Q21,Qn21);D_FFEC32 q20(D,Clk,En[20],Clrn,Q20,Qn20);D_FFEC32 q19(D,Clk,En[19],Clrn,Q19,Qn19);D_FFEC32 q18(D,Clk,En[18],Clrn,Q18,Qn18);D_FFEC32 q17(D,Clk,En[17],Clrn,Q17,Qn17);D_FFEC32 q16(D,Clk,En[16],Clrn,Q16,Qn16);D_FFEC32 q15(D,Clk,En[15],Clrn,Q15,Qn15);D_FFEC32 q14(D,Clk,En[14],Clrn,Q14,Qn14);D_FFEC32 q13(D,Clk,En[13],Clrn,Q13,Qn13);D_FFEC32 q12(D,Clk,En[12],Clrn,Q12,Qn12);D_FFEC32 q11(D,Clk,En[11],Clrn,Q11,Qn11);D_FFEC32 q10(D,Clk,En[10],Clrn,Q10,Qn10);D_FFEC32 q9(D,Clk,En[9],Clrn,Q9,Qn9);D_FFEC32 q8(D,Clk,En[8],Clrn,Q8,Qn8);D_FFEC32 q7(D,Clk,En[7],Clrn,Q7,Qn7);D_FFEC32 q6(D,Clk,En[6],Clrn,Q6,Qn6);D_FFEC32 q5(D,Clk,En[5],Clrn,Q5,Qn5);D_FFEC32 q4(D,Clk,En[4],Clrn,Q4,Qn4);D_FFEC32 q3(D,Clk,En[3],Clrn,Q3,Qn3);D_FFEC32 q2(D,Clk,En[2],Clrn,Q2,Qn2);D_FFEC32 q1(D,Clk,En[1],Clrn,Q1,Qn1);assign Q0=0;assign Qn0=0;endmodule32位32选1选择器moduleMUX32X32(Q31,Q30,Q29,Q28,Q27,Q26,Q25,Q24,Q23,Q22,Q21,Q20,Q19,Q18,Q17,Q16,Q15,Q14,Q13,Q12,Q1 1,Q10,Q9,Q8,Q7,Q6,Q5,Q4,Q3,Q2,Q1,Q0,S,Y);input[31:0]Q31,Q30,Q29,Q28,Q27,Q26,Q25,Q24,Q23,Q22,Q21,Q20,Q19,Q18,Q17,Q16,Q15,Q14,Q13,Q12,Q11,Q10, Q9,Q8,Q7,Q6,Q5,Q4,Q3,Q2,Q1,Q0;input [4:0]S;output [31:0]Y;function [31:0]select;input[31:0]Q31,Q30,Q29,Q28,Q27,Q26,Q25,Q24,Q23,Q22,Q21,Q20,Q19,Q18,Q17,Q16,Q15,Q14,Q13,Q12,Q11,Q10, Q9,Q8,Q7,Q6,Q5,Q4,Q3,Q2,Q1,Q0;input [4:0]S;case(S)5'b00000:select=Q0;5'b00001:select=Q1;5'b00010:select=Q2;5'b00011:select=Q3;5'b00100:select=Q4;5'b00101:select=Q5;5'b00110:select=Q6;5'b00111:select=Q7;5'b01000:select=Q8;5'b01001:select=Q9;5'b01010:select=Q10;5'b01011:select=Q11;5'b01100:select=Q12;5'b01101:select=Q13;5'b01110:select=Q14;5'b01111:select=Q15;5'b10000:select=Q16;5'b10001:select=Q17;5'b10010:select=Q18;5'b10011:select=Q19;5'b10100:select=Q20;5'b10101:select=Q21;5'b10110:select=Q22;5'b10111:select=Q23;5'b11000:select=Q24;5'b11001:select=Q25;5'b11010:select=Q26;5'b11011:select=Q27;5'b11100:select=Q28;5'b11101:select=Q29;5'b11110:select=Q30;5'b11111:select=Q31;endcaseendfunctionassign Y =select(Q31,Q30,Q29,Q28,Q27,Q26,Q25,Q24,Q23,Q22,Q21,Q20,Q19,Q18,Q17,Q16,Q15,Q14,Q13,Q12,Q11,Q10, Q9,Q8,Q7,Q6,Q5,Q4,Q3,Q2,Q1,Q0,S);endmoduleRTL视图如下：四、实验过程、数据记录与结果分析1.仿真测试文件：module REGFILE_Sim( );// REGFILE Inputsreg [4:0] Ra = 0 ;reg [4:0] Rb = 0 ;reg [4:0] Wr = 0 ;reg [31:0] D = 0 ;reg We = 0 ;reg Clk = 0 ;reg Clrn = 0 ;// REGFILE Outputswire [31:0] Qa ;wire [31:0] Qb ;REGFILE u_REGFILE (.Ra ( Ra [4:0] ),.Rb ( Rb [4:0] ),.Wr ( Wr [4:0] ),.D ( D [31:0] ),.We ( We ),.Clk ( Clk ),.Clrn ( Clrn ),.Qa ( Qa [31:0] ),.Qb ( Qb [31:0] ));initialbeginClk=0;We=0; D=0; Ra=0; Rb=0; Wr=1; Clrn=0;#10;endalways #10 Clk=~Clk;always #20 Ra=Ra+1;always #20 Rb=Rb+1;always #20 Wr=Wr+1;always #20 D=D+1;always #20 We=~We;always #100 Clrn=1;endmodule2.仿真测试结果：3.仿真测试结果分析开始时100ns内，Clrn=0，寄存器堆初始化清零，此期间内写入操作均无效，读出数据均为零。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
成绩：计算机原理实验室实验报告
课程：计算机组成原理
**：***
专业：计算机科学与技术
学号：*********
日期：2015.12
太原工业学院
计算机工程系
实验二：寄存器实验
L——低电平；H——高电平；X——不定态；Q0——建立稳态前Q的电平;G——
2.从寄存器里读数据
实验扩展1.实验电路
2.写数据电路
2.读数据电路
五.实验总结
通过本次实验，我了解了通用寄存器的组成和硬件电路。
做实验之前，由以前学的理论知识明白寄存器的作用，即是存储数据或运算结果等。
这次寄存器的实验主要是将理论变成实践，使得我们更加理解它的作用以及原理。