1553B总线中曼彻斯特编解码器的设计

合集下载

FPGA实现1553B编解码设计

FPGA实现1553B编解码设计在对1553B总线协议进行研究后,结合EDA技术提出了基于FPGA的1553B 总线编码和解码的设计方案,包括总线控制器BC、远程终端RT,曼彻斯特编码、解码的设计方案,实现了信号的串并转换、码型转换、奇偶校验等,并最终实现了BC与RT的可靠通信,1553B信号编码和解码的设计过程都给出仿真结果和详细分析,证明有很强的纠错能力和很高的可靠性。

标签：1553B;BC;RT;FPGA1 原理1553B总线标准规定,每条消息最长32个字组成,所有的字分为3类:命令字、数据字和状态字。

每类字的一个字长为20位,有效信息位是16位,每个字的前3位为单字的同步头,而最后1位是奇偶校验位,有效信息(16位)及奇偶校验位在总线上以曼彻斯特码的形式进行传输,传输一位的时间为1s(即码速率1MHz)。

同步字头占3位,先正后负为命令字和状态字,先负后正为数据字。

其中16位数据位、奇校验位必须按照曼彻斯特码的形式进行传输。

曼彻斯特编码的编码方式二进制数据转化为1553B总线上传输的串行信息,并且对这些串行数据进行曼彻斯特码编码,再加上同步头和奇偶校验码便构成了总线上传输的数据。

2 曼彻斯特编解码器的设计Verilog是一种功能强大的硬件设计语言,可用简洁的代码来进行复杂控制逻辑的设计。

为此,本文采用Verilog语言来对曼彻斯特编解码器进行描述,并用Xilinx ISE 9.2i进行编译,并进行综合,最后采用ModelSim SE 6.1f进行仿真。

2.1 解码器设计Manchester解码从外部接收不同电压标准的信号存入到FPGA内部的FIFO 中,而后对接受到的数据进行解码,转换成二进制数据后可交由相应的逻辑模块处理,Manchester这个功能模块大概分成三部分可以完成设计:(1)采样模块该模块检测输入数据的电平跳变,当输入数据发生由低到高或由高到低的电平跳变时,在输出端产生一周期宽度的脉冲。

基于FPGA的1553B总线编码解码器的设计

维普资讯
计测技术
计算机技术与应用
・５・４
基于ＦＧＡ的１５Ｂ总线编码解码器的设计Ｐ５３
李志刚，宇盖
（军贵阳局，州贵阳５０２）空贵５０５
摘要：绍用现场可编程逻辑器件（ＧＡ）计实现１５Ｂ总线接口板中的曼彻斯特码编解码器。介ＦＰ设５３该设计采用ＶＨＤＬ硬件描述语言编程，用专门的综合工具Ｓｎｌｙ对设计进行综合、化，Ｍｏｅｓｍ并ｙｐｉｆ优在ｄｌｉ
ＬＩＺｈபைடு நூலகம்－ａｉｇｎｇ，ＧＡＩＹｕ
（ｅｕｏｉｉａｙＲｅｒｓｎａｉｅｉｉａｇ，ｉａｇ５０２ＣｈｎＢｒａｆＭｌｒｐｅｅｔｔｖｎＧｕｙｎＧｕｙｎ５０５，ｉａ）ｔ
接收、曼彻斯特码的调制与解调、并和并串转换、串／同步头的产生与检测、态字的自动响应、Ｔ地址识别状Ｒ
ｌ１５Ｂ总线接口板功能５３
ＭＩ — Ｔ１５Ｂ数据总线具有双向传输特性，ＬＳＤ一５３实时性和可靠性高，广泛应用在军用飞机上。该总线的工作频率是１／。采用曼彻斯特Ｉ型码，双工工作方ＭｂｓＩ半
ｆｔｅｔｈｅｉｔｄｏｔＦＰＧＡｃｐｓｆｅｌｇｉｓｔｓｚｎｂａｅｏｎｈｉａｔｒｏｃｙｎｈｅｉｉｇｓｄＳｙｎｉｙａｎｔｍｉｇｉｕｌｔｏｎａｓｄｎｐｌｆｄｉｎｓｍａｉｂｅｏ

GJB289A(1553B)总线仿真设计

GJB289A（1553B）总线仿真设计作者：朱希来源：《科技传播》2016年第11期摘要 GJB289A（1553B）有着更高的传输速率、可靠性等优点，在航空领域有着广泛的应用。

本文介绍了GJB289A（1553B）总线的仿真设计，描述了GJB289A（1553B）总线通讯的编码格式、传输形式。

关键词 1553B；GJB289A；ICD设计中图分类号 TP3 文献标识码 A 文章编号 1674-6708（2016）164-0184-021 1553B总线的关键技术一是总线接口硬件和软件设计。

采用接口卡或接口控制器形式与武器各子系统的硬件连接。

同时，需要编写相应的通信控制软件，包括传输层软件和驱动层软件，通过信息和资源的共享，在应用层上，真正实现功能的综合；二是接口控制文件（Interface？Control？ Document 缩写ICD）。

ICD由通过1553B数据总线在武器各电子设备之间互联的接口信号组成。

根据武器的控制策略和控制目标，必须编写符合要求的ICD文件，确定总线上传输的周期性数据和随机数据。

只有这样才能确定数据流之间的相互关系，高效率的实现功能的综合。

2 物理层编码格式GJB289A（1553B）数据总线所采用的是曼彻斯特II型双相电平编码格式进行各种传输。

传输形式。

GJB289A（1553B）总线上各项信息传送的单位名称是字符，字的全部种类有3类：指令字、数据字、状态字。

方式指令：方式指令是消息传输，他的主要作控制方式是是控制器向远程终端发出命令。

组成一条消息并不是由同一个用户端发出的。

3 BLOCK表BLOCK表规定了所有带数据字消息的详细定义，包括数据字的长度以及数据字位详细定义。

该部分内容与ARINC429总线中ICD规定内容类似，本文不进行详述。

ICD中部分BLOCK描述见表（略去部分定义，具体数据项见表1）。

4 仿真试验为验证该ICD设计可行性，需要利用1553B总线通讯板卡等试验设备搭建硬件仿真环境，编写仿真程序，利用仿真试验考察该1553B总线的负载率、总线使用效率，各项数据传输最小延迟是否满足要求等指标。

用FPGA实现1553B总线接口中的曼彻斯特码编解码器

用FPGA实现1553B总线接口中的曼彻斯特码编解码器图9中tx为经过编码后的串行数据。

采纳此种办法举行编码，产生的数据彻低正确，并且也不存在毛剌。

3 设计中存在的问题及解决方法信号在FPGA器件内部通过连线和规律单元时，都有一定的延时。

延时的大小与连线的长短和规律单元的数目有关。

因为这两方面的因素，多路信号的电平值发生变幻时，在信号变幻的眨眼，组合规律的输出有先后挨次。

它们并不是同时变幻，而且往往会浮现一些不正确的类峰信号，这些类峰信号称为“毛刺”。

另外，FPGA器件与分立元件不同，其内部不存在寄生，这些毛刺将被完整的保留并向下一级传递，因此毛刺现象在PLD、FPGA设计中尤为突出。

消退数据中的毛剌是设计中的一个重要问题。

假如毛刺处理不好，就会影响系统性能甚至引起规律错误。

本设计中消退毛剌采纳的办法有：①在有毛剌的输出端加D触发器；②计数器采纳格雷码计数器。

采纳D触发器是由于D触发器的D输入端对毛剌不敏感，只要毛刺不存时钟上跳沿时浮现在D输入端，就不会对输出产生影响，这样就可以消退毛刺了。

采纳格雷码计数器代替一般的二进制计数器，是由于格雷码计数器的输出每次惟独一位数据产生变幻，这就消退了竞争冒险产生的条件，避开了毛刺的产生。

例如在解码器的设计中，举行码型变换时，要将接收时钟与接收的串行数据举行模2加。

由于时钟滞后于数据，为了消退毛刺要将数据举行延时再举行模2加；同时还要考虑到1553B对时光的要求（两个数据之间的间隔最小惟独1.5μs），因此在时钟分别时就考虑提前举行他高。

在检测同步头时，一旦其高（或低）电平大于1个位时的宽度就认为同步头有效，开头举行时钟分别，这样就减小了数据延时，可有效节约时光。

举行模2加后，加一D触发器可确保彻低将毛刺消退。

在编码器设计中在串行数据输出端加一D触发器，数据的毛刺也被了。

另外，在电路的设计中尽可能地消退毛刺产生的条件，例如分频计数器第1页共3页。

用FPGA实现1553B总线接口中的曼码编解码器

用FPGA实现1553B总线接口中的曼码编解码器摘要：介绍用FPGA设计实现MIL-STD1553B部接口中的曼彻斯特码编解码器。

该设计采用VHDL 硬件描述语言编程，并且专门的综合工具Synplify对设计进行综合、优化，在MAX+PLUS II进行时序仿真，最后在FPGA上实现。

关键词：曼彻斯特码 1553B总线 VHDL FPGA引言曼彻斯特码编码、解码器是1553B总线接口中不可缺少的重要组成部分。

曼彻斯特码编解码器设计的好坏直接影响总线接口的性能。

本文介绍的是MIL-STD-1553B接口中最曼彻斯特码的编码和解码器的设计实现。

在电子设计领域，可编程器件的广泛应用为数字系统的设计带来极大的灵活性，1片FPGA/CPLD 芯片可替代上百个IC电路。

同时，Altera公司开发的MAX+PLUS II和QUARTUS II软件，是完全集成化的可编程逻辑设计环境；Synplicity公司的Synplify是专门用于FPGA和CPLD的一种优秀逻辑综合工具；VHDL更是一种功能强大的硬件设计语言，可用简洁的代码描述来进行复杂控制逻辑的设计。

所这些使得硬件的设计如同软件那样方便，极大方便了数字电路的设计。

所有这些条件都为在实验室开发实现MIL-STD-1553B协议接口提供了有利条件。

文中所设计的编码、解码器就是采用硬件描述语言VHDL进行编程，用Synplify进行综合，以及采用MAX+PLUS II进行时序仿真，在FPGA上实现的MIL-STD-1553B总线接口中的曼彻斯特码编码、解码器。

1 1553B总线及其接口功能MIL-STD-1553B的全称是：飞机内部时分制指令/响应式多路传输数据总线。

它用可屏蔽双绞线进行数据传输，信号是以串行数字脉冲的形式进行传输，其数据代码用双相曼彻特码的形式来表示，其传输速率为1Mb/s。

1553B数据总线上连接有三种类型的系统：①总线控制器（BC）——控制总线上的数据传输；②远程终端控制器（RT）——响应BC来的命令，执行数据传输；③总线监视器（BM）——有选择地接收数据总线上的信息并保存之。

1553B总线中曼彻斯特编解码器的设计

2011年2月15日第34卷第4期现代电子技术M odern Electronics Technique Feb .2011Vol .34N o .41553B 总线中曼彻斯特编解码器的设计武　鹏1,毕君懿2(1.西安电子科技大学微电子学院,陕西西安　710071;2.中国电子科技集团第58研究所,江苏无锡　214035)摘　要:曼彻斯特编解码器是1553B 总线协议的重要组成部分,其性能的好坏直接影响整个系统的通信质量。

通过分析M IL -S T D -1553B 协议和G JB5186测试标准,制定出编解码器的设计规范。

采用硬件描述语言(Verilo g )设计电路,VCS 对设计进行仿真,并利用Sy nplify Pro 及ISE 完成综合和布局布线的工作,最后载入Xilinx F PGA 进行测试。

在深入分析曼彻斯特码型特点的基础上,对编解码器的工作过程及逻辑电路结构进行详细介绍。

提出的时钟分离电路比超前滞后数字锁相环更为简单有效。

关键词:曼彻斯特码;M IL -ST D -1553B 总线;时钟分离;FPG A中图分类号:T N915-34 文献标识码:A 文章编号:1004-373X (2011)04-0061-04Design of Manchester Codec in 1553B BusW U Peng 1,BI Jun -yi 2(1.Sc ho ol o f Microelect ro nics ,Xidian Univ ersity ,Xi 'an 710071,China ;2.No .58Re sea rch Insti tute ,Chi na Elect ronics T echnolo gy Group Co rporation ,Wuxi 214035,China )Abstract :M anchester codec is the e ssential par t of M I L -ST D -1553B bus pro to col .T he pe rfo rmance of the codec will di -rectly affect the quality o f the communicatio n .T he Codec specification w as fix ed by the analy sis o f M IL -S T D -1553B bus pro -to col and the G JB5186testing standard .T he Co dec circuit was implemented by Verilog H DL ,simulated by V CS ,sy nthesized by Sy nplify Pr o ,routed w ith ISE and tested by Xilinx F PG A bo ard .O n the basis o f analyzing the characteristic o f the M an -chester code ,the principle and the circuit structure o f the codec are intr oduced in detail .T he clo ck se par ation circuit intro -duced in the paper is mo re simple and efficient than the lead lag digital P L L .Keywords :M anchester code ;M IL -S T D -1553B bus ;clock se par ation ;F PG A收稿日期:2010-09-270　引　言曼彻斯特码是一种总线数据传输双极性码。

基于FPGA的1553B总线编、解码器设计

传输速率为１ｂｓ１５Ｂ数据总线上连接有三种类型Ｍ／。５３的系统：总线控制器（Ｃ： ① Ｂ）控制总线上的数据传输；远 ② 程终端（）响应Ｂ的命令，：Ｃ来执行数据传输；总线监视 ③
器（Ｍ）有选择地接收数据总线上的信息并保存之。Ｂ：
现代飞机航空、车系统为了满足排放、全、汽安在线
诊断等要求装备了大量的电子设备，势必造成导线数但量的不断增加。为进一步减少线束，足主要电子单元满
表示，彻斯特 Ⅱ型码表示二进制数值不是用电平而是曼用跳变。跳变产生在每一个位时的中点，辑１以用逻可
牛茜等：于Ｆｅ的１５１总线编、码器设砖基ｌａ５３７簿
基于ＦＧ的１５线编、码器设计ＰＡ５３Ｂ总解
，
ＴｅＤｅｉｎｏｅＭａｃｓｒＨｏｅｓｎｃｄｒｒｔ５３ｕｎＦＧｈｓｔｎｈｔＣｄｒｄＤｅｏｅｆ１５ＢＢｓｏＰＡｇｆｈｅｅａｓｏｈｅ ’ 牛茜靳鸿
发送单元的时间基准为ｌｚ的时钟源。由曼彻２ＭＨ
斯特Ｉ型编码的特性可知，据 “” “” 码为 “ ｌ和Ｉ数０和１编Ｏ” “０，以编码单元所需要的最小时钟频率为２Ｈ。所１”所Ｍｚ
需时钟由１ｚ２ＭＨ时钟源经６分频和２分频产生。
现综合、优化、仿真，最后在ＦＧＰＡ硬件电路上实现测试。关键词：ＰＡ；５３ＦＧ１５Ｂ总线；ＨＬ曼彻斯特Ｉ型码ＶＤ，１

1553B总线FPGA的编解串实现方法

1553B总线FPGA的编解串实现方法摘要：1553B最早作为一种通用的军事标准协议[1]，它对数据总线的电气和协议特性进行了严格的规范和约束，广泛运用于航电综合系统。

因其优秀的总线特性，在汽车领域和船机领域也有相关应用。

本文主要介绍1553B数据总线协议相关原理，着重介绍使用FPGA实现1553B 总线的编串和解串方法。

关键词：1553B总线协议；1553B电路；1553B的编解串1 MIL－STD－1553简介1.1 1553B协议基本简介MIL-STD-1553总线是设备时分制命令/响应式多路复用数据总线，具有串行、半双工特点。

1.1.1 1553B的三种工作模式总线控制器（Bus controller）：对1553B总线的控制和管理，是所有信息传输动作的发起者。

总线上只能有一个总线控制器，负责发送命令、参与数据传输、接收状态响应和监测总线系统。

远程终端（Remote terminal）：远程终端（RT），从总线接收有效命令，并作出响应，回送状态字，完成设定动作。

总线监控器（Bus monitor）：顾名思义，在线接收和记录总线上传输的命令和数据的终端，它受BC控制，但并不参与任何总线传输[2]。

1.1.2 1553B的传输方式首先1553B总线的信息传输是以消息的形式，调制成曼彻斯特码进来行的。

消息最长由32个字组成，其中包括三类：命令字、数据字和状态字。

每类字的长20位，有效信息位是16位，每个字的前3位为单字的同步字头，而最后1位是奇偶校验位。

所谓的位即，传输一位的时间为1μS（码速率为1MHz）。

数据在总线上传输的时，低数据位在先，依次发送高位。

在总线上传输的数据码为曼切斯特II型双相电平码。

传输时为不归零码，此处区别于429总线。

逻辑1 为双极编码信号1/0（即一个正脉冲继之以一个负脉冲）。

逻辑0位双极编码信号0/1（即一个负脉冲继之以一个正脉冲）。

过零跳变发生在每一位时的中点[3]。

课程设计(论文)-基于fpga的1553b航空总线协议接口芯片设计[管理资料]

基于FPGA的1553B航空总线协议接口芯片设计摘要：针对以往1553B航空总线接口电路管理复杂、体积较大、功耗较高、成本较高、难以重新编程修改、无法适应不同环境多种机体等问题，本文提出利用FPGA的可移植性、高度集成性、在系统可编程等性能优势，设计基于FPGA的1553B总线接口芯片。

在QuartusII上，采用VHDL语言进行了该接口芯片曼彻斯特编码器设计；曼彻斯特解码器设计；曼彻斯特数据编码控制与监视器设计，分析数据字的命令并进行相应控制及监视，以提高可控制性；曼彻斯特解码控制与监视器的设计，分析数据字工作方式，及时反馈错误，并实现控制与监视，以提高可靠性。

实验结果表明，基于FPGA的1553B总线接口芯片的各模块设计符合要求，能对数据进行正确的曼彻斯特编码、解码，能对命令进行正确的分析处理等。

应用FPGA进行设计，可获得自主知识产权且性能正确可靠的航空总线接口芯片，并具备在系统可编程等特点。

关键词：1553B航空总线接口芯片FPGA VHDL 曼彻斯特编码曼彻斯特解码目录1 引言 ...................................................................................................................... - 0 -2 基于1553b总线协议的系统概述 ...................................................................... - 1 -1553b总线协议概述 ................................................................................................... - 1 - ............................................................................................................................................. - 2 -3 系统各模块的设计 .............................................................................................. - 3 -曼彻斯特解码器模块 .................................................................................................. - 3 -..................................................................................................................... - 3 -..................................................................................................................... - 5 -..................................................................................................................... - 6 - 曼彻斯特编码器模块 .................................................................................................. - 7 -..................................................................................................................... - 7 -..................................................................................................................... - 9 - 曼彻斯特解码采集控制器设计............................................................................. - 11 -曼彻斯特编码采集控制器...................................................................................... - 12 -4 仿真图形及实验结果 ........................................................................................ - 13 -.......................................................................................................................................... - 13 -同步字检测的仿真实验结果 ................................................................ - 13 -曼彻斯特解码器的仿真 ........................................................................ - 13 - .......................................................................................................................................... - 14 -5 外围硬件电路 .................................................................................................... - 14 -6 结论 .................................................................................................................... - 16 -参考文献................................................................................................................. - 16 - 致谢............................................................................................ 错误!未定义书签。

基于FPGA曼彻斯特编码器的设计

毕业设计（论文）开题报告题目基于FPGA的曼彻斯特编码器的设计专业名称电子信息工程班级学号078205224学生姓名林玉指导教师邹琼填表日期2011 年 2 月22 日一、选题的依据及意义：航空航天产业是国家综合国力的集中体现和重要标志，是国家先进制造业的重要组成部分，是国家科技创新体系的一支重要力量。

我国政府高度重视航空航天产业发展，“十二五”期间将进一步加大政府支持力度，促进航空航天产业快速发展。

在飞机制造中，航空电子系统是其中重要的组成部分，而航空电子系统中数据总线是关键技术之一。

1553b总线又称MILSTD1553B总线，最早是美国军方专为飞机上设备制定的一种信息传输总线标准，也就是设备间传输的协议。

它是飞机内部时分制命令/响应式多路复用数据总线，能挂31个远置终端，采用指令/响应型通信协议；它有三种终端类型：总线控制器（BC）、远程终端（RT）和总线监视器（BM）；信息格式有BC到RT、RT到BC、RT到RT、广播方式和系统控制方式；传输媒介为屏蔽双绞线，具有双向传输特性，其传输速度为1Mbps，传输方式为半双工方式，采用曼彻斯特码进行编码传输。

1553B总线的优良性具有能够满足武器通信系统的要求，从而使其在现代武器系统中得到了越来越多的重视，已成为战车、舰船、飞机等武器平台上电子系统的主要工作支柱。

自主研发1553B相关产品首先必须解决曼彻斯特码的编码、解码。

本文的主要工作就是研究1553B曼彻斯特码编码器的设计及实现。

曼彻斯特码编码器是1553B总线接口中最为重要的器件之一，它直接关系到总线数据能否严格按照MIL—SID一1553B 标准协议来进行传输，是其三种类型字传递的门户端口模块。

本课题设计就是基于FPGA的曼彻斯特编码器的设计。

二、国内外研究概况及发展趋势（含文献综述）：1980年，美国空军对该标准作了局部修改和补充。

该标准作为美国国防部武器系统集成和标准化管理的基础之一，被广泛的用于飞机综合航电系统、外挂物管理与集成系统，并逐步扩展到飞行控制等系统及坦克、舰船、航天等领域。

基于有限状态机的1553B总线解码器设计

２０年１０１２丹
电子溪Ｉ试
ＥＬＥｃＴＲ０ＮｌｃＴＥＳｒ
第１２期
Ｄｅ．ｏ＇ｃ２ｏＮｏ．２１
基于有限状态机的１５Ｂ５３总线解码器设计
牛茜，靳鸿（中北大学仪器科学与动态测试教育部重点实验室，山西太原００５）３０１
００５，ｈｎ）３０１Ｃｉａ
Ａｂｓｒｔｔａｃ：ＴｈｉｐｅｓｕｓｅｈｅｄｓｇｎａｅｌｚｔｏｈｅＭａｈｅｔｒＩｅｏｄｒｏｒｔ３ｂｕｓｂｙｓａｅｓｐａｒｄｉｃｓｓｔｅｉｎｄｒａｉａｉｎｏｆｔｎｃｓｅＩｄｃｅｓｆｈｅ１５５Ｂｔｔ
ＮｉＱｉ，ｉｎｕａＪＨｏｇｎｎ
ｆｙＬｂｒｔｒｆＩｓｕｎａｉｎＳｉｎｅ＆ＤｙａｃＭｅｓｒｍｅｔＮｏｔｉｅｓｙｏｉａＴ￣ｙａＫｅａｏａｏｙｏｔｍｅｔｔｃｅｃｎｒｏｎｍｉａｕｅｎ，ｒｈＵｎｖｒｉｆｔＣｈｎ，ｕｎ
ｂｔｄｔｅＦＧＡｈｐｓｄｏａｔｓＩ．。ｅｆｔｔＰｉｅＯｈｃｉｓｔｇｃｓｔｅｉｎｎｍｉｇｓａｅｌｙｚｉｍｕａｏａｅｎＱｕｒｌ９０ｔｕ
Ｋｅｙｗｏｒ：ｔｔａｈｉｄｓｓａｅｍｃｎｅ；１５Ｂｂｕ；Ｆ３５ｓＰＧＡ；ＭａｃｓｅＩｎｈｅｔｒＩ
是ｌ位，每个字的前三位为同步字头，最后一位６
战斗机、驱逐舰的研制中已采用该标准。但是由于该标准的核心技术为欧美公司所垄断，因此，自主研发基于１５Ｂ总线标准的协议芯片及产品具有重５３要的战略及经济意义。随着可编程逻辑器件的高速

4M码率曼彻斯特编解码器的设计与实现

4M码率曼彻斯特编解码器的设计与实现作者：颜爱良吴琼王子剑来源：《数字技术与应用》2018年第07期摘要：曼彻斯特编码、解码器是1553B总线协议处理器中的不可缺少的重要组成部分，一个稳定、可靠的曼彻斯特编码、解码器设计对整个1553B总线协议处理器的性能起着关键的作用。

本文采用硬件描述语言Verilog以及Modelsim软件进行4M码率的曼彻斯特编、解码器的设计和验证。

关键词：曼彻斯特编码器；解码器；1553B；Verilog中图分类号：TN919.8 文献标识码：A 文章编号：1007-9416（2018）07-0146-04曼彻斯特编码、解码器是1553B总线协议处理器中的不可缺少的重要组成部分，作为1553B总线中数据接收与发送的接口，一个稳定、可靠的曼彻斯特编码、解码器设计对整个1553B总线协议处理器的性能起着关键的决定性作用。

本文中所设计的曼彻斯特编码、解码器是采用硬件描述语言Verilog进行编程，以及采用Modelsim软件进行仿真验证。

1 1553B总线简介及其协议处理器功能分析MIL-STD-1553B的全称为“飞机内部时分制指令/响应型多路传输数据总线”，其作用是提供一个在不同系统之间的传输数据和信息的媒介。

由于1553B总线的高可靠性、实时性等优点，现在1553B总线也被广泛应用于对实时性，安全性要求很高的民用项目。

1.1 1553B总线协议简介MIL-STD-1553B数据总线上节点分为不同的终端类型，有总线控制器BC、远程终端RT 和总线监视器BM，一般情况下，这三部分通过多路总线接口来实现其功能，在一条数据总线上能同时连接31个远程终端。

总线控制器BC是在总线上唯一被安排为执行建立和启动数据传输任务的终端；远程终端RT是用户子系统到数据总线上的接口，它在BC的控制下发送数据或接收数据；总线监视器BM“监控”总线上的信息传输，以完成对总线上的数据源进行记录和分析，但它本身不参与总线的通信。

一种基于ARM处理器的智能1553B总线通信模块的设计

一种基于ARM处理器的智能1553B总线通信模块的设计王巍【摘要】To resolving the low speed data transmitting rate problem of traditional 1553B bus communication modules,the design of a kind of ARM CPU based intelligent 1553B bus communication module is introduced in this paper.This module is based on embedded CPU, and can package and regroup 1553B bus data, so these data packages can be transmitted to computer system in one transmit trade.According to the test, this module can improve data transmitting rate obviously.%为了解决传统1553B总线通信模块数据传输速率低、对计算机系统性能影响大的缺点与不足,提出了一种基于ARM处理器的智能1553B总线通信模块的设计方法.该方法利用嵌入式CPU,可在模块内部对1553B总线数据进行打包重组,实现多组数据一次性传输,从而降底对计算机系统资源的消耗.经实际测试,该方法相对于传统1553B总线模块,效率有大幅度提高.【期刊名称】《指挥控制与仿真》【年(卷),期】2011(033)002【总页数】3页(P106-108)【关键词】1553B;智能模块;ARM【作者】王巍【作者单位】江苏自动化研究所,江苏,连云港,222006【正文语种】中文【中图分类】TP2741553B又称MIL-STD-1553B，是上世纪70年代美国军方专为飞机上设备制定推出的一种时分制命令/响应式多路复用数据总线。

[工学]第五章MIL-STD-1553B数据总线介绍

6、实时控制网络通讯协议基本特点
① ② ③ ④ 系统实时性：速度快效率高：新数据多，而没有用的信息尽量少，用时间考核。反馈重传纠错利用反馈状态字判断这次消息是否正确完成。如果没正确完成，这个消息就要重传。同步/异步同步：时间同步，用广播命令完成；这个时候有命令字，而没有状态字，反馈重传纠错完成不了。数据同步（周期数据）异步：数据数据分类：周期数据、事件数据、条件周期数据数据传输中有BC->RT、RT->BC、RT->RT 方式命令除数据传输外，为了提高系统可靠性，引入方式命令。为了提高效率这个时候有命令字，可以没有数据字。
4、通讯语言逻辑特性、电气特性一样一致操作步骤工作过程一样要规定检查错误并能处理自检错能力
5、控制规程
①
②
③
面向位传输控制规程传输基本单位：位(bit)。面向字符传输控制规程传输基本单位：字符(byte)。面向消息传输控制规程传输基本单位：消息(message)，每个消息是由多个16位字(word)组成，包含有命令字、数据字和状态字，而且字与字之间没有间隔。面向消息传输控制规程也叫实时控制规程。
7.3 特点
7.4 字定义
7.4.1 命令字命令字由总线控制器(BC)发出，远程终端(RT)接收。由同步头、RT的地址位、发送/接收(T/R )位、子地址/方式场、字计数/方式码和奇偶校验位组成。
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
第五章MIL-STD-1553B数据总线介绍
2019/1/29
1、概述
MIL-STD-1553B数据总线全称是“飞机内部分时制指令/响应多路传输数据总线”(Aircraft Internal Time Division Command/Respone Multiplex Data Bus)，是在1973年公布的MIL-STD-1553总线基础上修订的， MIL-STD-1553A是1975年4月公布的，而目前所用的 MIL-STD-1553B是1978年9月公布的。 MIL-STD-1553B总线采用半双工通讯方式，所以对于一个MIL-STD-1553B数据传输系统来说，如果要增加一个设备，那么对于每一个与它有信息铰链的设备来说，它们之间不需要增加数据链路，只需要改变总线控制器的软件即可。 MIL-STD-1553B总线的这种特性对为保证有效的工作而经常改装的军用航空电子系统来说具有许多优点，也提高了整个系统的可靠性和稳定性。

曼彻斯特编码原理

曼彻斯特编码原理网络121 张志强201200824130数据总线是为不同的系统之间提供数据和信息交换的媒介，这就类似于个人计算机和办公自动化系统之间局域网式的互连，MIL-STD-1553B总线协议是在1978年诞生于美国国防部的，它早前作为的是一种定义了数据总线电气和协议特性的军事标准。

一、 1553B的历史发展与应用MIL-STD-1553B是一种在航空电子系统中广泛运用的总线协议，它的全称是飞机内部时分命令多路响应数据总线，它的发展可以追溯到1968年。

美国政府军事部门经过三年的修订，于1973年8月公布了MIL-STD-1553，这个内部标准的第一个使用者就是F-16战斗机。

而美国国防部1975年4月30日所发布的MIL-STD-1553A就是在此基础上不断发展衍变而来，并为F-16战斗机和AH-64A Apache直升机所首先运用。

在此之后，通过一系列现实操作所积累起来的经验，在1553A的基础上，SAE又加入了许多定义和额外的应用能力于其中，这就是1553B标准协议，它于1978年9月21日由SAE公布，一直沿用至今。

不过1553B也在不断进行着一些改动。

为了将该标准仅仅应用于空军系统，1980年美国空军曾经对1553B标准的应用选择实施了诸多限制，但是工业界却普遍认为这样的做法大大低估了1553B的应用能力，它应该拥有更广泛的使用权限。

现在的MIL-STD-1553B在军用航空电子系统中应用范围非常广泛，比如卫星通信系统、国际空间站的空间地址探寻、大规模交通控制、航空燃料补给等等，甚至包括在了一系列的发射器和服务器中，比如飞行器和发射器的基本接口。

除此以外，海军的舰艇、潜水艇、陆军的直升机和坦克，这些都用到了1553B总线协议；对商业领域来说，地铁、产品制造生产线也已运用到了该标准协议。

二、1553B数据总线规则1553B总线上的信息是以消息(Message)的形式调制成曼彻斯特码进行传输的。

基于1553b总线的编解码器设计与实现

ｄｏｉ:１０.１６１６９/ｊ.ｉｓｓｎ.１００８－２９３ｘ.ｋ.２０２０.０２.０１６柏正兴ꎬ邓晶.基于１５５３Ｂ总线的编解码器设计与实现[Ｊ].绍兴文理学院学报(自然科学)ꎬ２０２０ꎬ４０(２):９９－１０３.基于１５５３Ｂ总线的编解码器设计与实现柏正兴㊀邓㊀晶(苏州大学㊀电子信息学院㊀江苏㊀苏州２１５００６)摘㊀要:编解码器的设计是１５５３Ｂ总线物理层设计的主要组成部分.在分析１５５３Ｂ总线特点及其物理层数据传输使用的曼切斯特Ⅱ型编解码原理的基础上ꎬ采用ＶｅｒｉｌｏｇＨＤＬ完成对编解码器的设计.通过时序仿真验证及在ＦＰＧＡ硬件平台上的调试ꎬ结果表明实现了１５５３Ｂ总线编解码器的逻辑功能.关键词:１５５３Ｂ总线ꎻ曼切斯特Ⅱ型码ꎻＦＰＧＡꎻＶｅｒｉｌｏｇＨＤＬ中图分类号:ＴＰ３３６㊀㊀㊀文献标志码:Ａ㊀㊀㊀文章编号:１００８－２９３Ｘ(２０２０)０２－００９９－０５收稿日期:２０１９－１０－２６作者简介:柏正兴(１９９５ )ꎬ男ꎬ江苏高邮人ꎬ苏州大学电子信息学院在读硕士研究生ꎬ研究方向:信息与通信工程.Ｅ－ｍａｉｌ:２０１７４２２８０３４＠ｓｔｕ.ｓｕｄａ.ｅｄｕ.ｃｎ通信作者:邓㊀晶(１９６４ )ꎬ女ꎬ江苏苏州人ꎬ苏州大学电子信息学院副教授ꎬ研究方向:通信信息系统.Ｅ－ｍａｉｌ:ｄｅｎｇｊｉｎｇ＠ｓｕｄａ.ｅｄｕ.ｃｎ㊀㊀１５５３Ｂ总线ꎬ全称为飞行器内部时分命令/响应式多路数据总线ꎬ是美国关于数据总线电气特性和协议规范的一种航空串行总线标准ꎬ拥有突出的灵活性及可靠性等性能ꎬ在航空航天㊁舰船等平台上应用时间最早ꎬ也最为持久[１].随着国际上对１５５３Ｂ总线研究的深入ꎬ研制出了１５５３Ｂ协议专用协议芯片ꎬ如ＩＮＴＥＬ公司的Ｍ８２５５３ꎬＤＤＣ公司的ＡＣＥ系列产品以及ＡＣＴＥＬ研发的１５５３ＢＢＣ等[２].而目前国内使用的１５５３Ｂ芯片绝大多数是从国外进口ꎬ但是集成化程度不高ꎬ且核心技术受限ꎬ价格非常昂贵[３].对此ꎬ国内的一些单位也开展了针对１５５３Ｂ协议芯片的研究.在研发的过程中ꎬ较为关键的部分是对１５５３Ｂ协议芯片的编解码器的设计[４]ꎬ本文就在研究了１５５３Ｂ协议规范的基础上ꎬ设计了一种基于１５５３Ｂ协议的可靠的编解码器.为后续１５５３Ｂ协议的ＩＰ核设计打下坚实的基础.最后对所设计的编解码器进行了仿真测试.１㊀１５５３Ｂ数据传输特点１５５３Ｂ数据总线以异步㊁命令/响应方式执行数据信息的传输ꎬ其通信方式采用半双工方式[５]ꎬ数据传输速率是１Ｍｂ/ｓꎬ它遵循曼切斯特Ⅱ型码规则[６].将逻辑０用编码０１来表示ꎬ其中０和１各占０５ｕｓꎬ即用一个由低到高的跳变来表示ꎻ将逻辑１用编码１０来表示ꎬ其中１和０各占０５ｕｓꎬ即用一个由高到低的跳变来表示ꎬ它第４０卷第２期２０２０年２月㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀绍㊀兴㊀文㊀理㊀学㊀院㊀学㊀报ＪＯＵＲＮＡＬＯＦＳＨＡＯＸＩＮＧＵＮＩＶＥＲＳＩＴＹ㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀Ｖｏｌ４０Ｎｏ２Ｆｅｂ２０２０包含了自身的时钟特征ꎬ可以直接从数据中分离出定时时钟[７]ꎬ曼彻斯特Ⅱ型数据编码格式如图１所示.㊀图１㊀曼彻斯特Ⅱ型数据编码格式㊀㊀㊀根据１５５３Ｂ总线标准ꎬ总线上的传输的消息分为三种类型的字:命令字㊁数据字和状态字[８]ꎬ如图２所示.每一种字类型都对应唯一的格式ꎬ但三种字类型的数据结构相同[９].每个字共有２０ｂｉｔꎬ起始的３ｂｉｔ是同步字头ꎬ标志新字的开始ꎬ同步字头是无效的曼彻斯特码ꎬ因为其跳变仅发生在第二比特的正中间[１０].接着的１６ｂｉｔ是数据/命令/状态位ꎬ三种类型的字有不同的定义[１１].最后１ｂｉｔ是该字对１６ｂｉｔ数据字的奇偶校验位ꎬ协议标准规定为奇校验[１２].㊀㊀图２㊀１５５３Ｂ总线三种消息字类型㊀２㊀编解码器设计编解码模块设计包括曼彻斯特上线编码和下线解码[１３].上线编码即对１６位的命令/状态字或数据字进行处理ꎬ包括同步头加载ꎬ奇校验位填充ꎬ然后对２０位的消息字进行曼彻斯特编码再经并串转换发送到总线上ꎻ解码即是编码的逆过程ꎬ接收数据总线发来的串行数据流ꎬ进行串并转换ꎬ同步头检测ꎬ数据解码及奇校验错误检测[１４].２１㊀编码器设计编码器完成的主要功能有生成加载同步头ꎬ产生奇偶校验位ꎬ对消息字进行曼彻斯特Ⅱ型编码ꎬ并串转换.编码器设计中采用２ＭＨｚ的时钟ꎬ根据１５５３Ｂ的数据传输速率是１Ｍｂｉｔ/ｓ这一点ꎬ计数２个周期下传输一个比特数据.编码器的具体原理框图如图３所示.对应的编码过程如下:在接收协议层协议处理器发来的１６ｂｉｔ并行数据后ꎬ便生成对应的奇偶校验位ꎬ接着根据两个同步头控制比特位的高低电平状态来生成对应的３ｂｉｔ同步头ꎬ此时共３ｂｉｔ＋１６ｂｉｔ＋１ｂｉｔ＝２０ｂｉｔ的消息字ꎬ再经曼彻斯特Ⅱ型编码ꎬ并串转换得到４０位待发送到数据总线上的串行数据流.编码器设计的原理框图如图３所示.㊀㊀图３㊀编码器原理框图㊀２２㊀解码器设计解码器的主要功能是将１５５３Ｂ总线上的串行输入数据转换为并行数据ꎬ并检查数据的奇偶校验位是否正确ꎬ为将数据传入１５５３Ｂ的协议处００１㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀绍兴文理学院学报(自然科学)㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀第４０卷理器做准备.设计中解码器采用８ＭＨｚ时钟进行采样ꎬ１５５３Ｂ总线上的数据速率是１Ｍｂｉｔ/ｓꎬ根据奈奎斯特采样定理ꎬ能够保证采样过程的稳定.在时钟的上升沿进行采样ꎬ因此ꎬ输入的每位串行流对应４ｂｉｔ的采样值.解码的具体过程如下:首先是对同步头进行检测ꎬ在８Ｍ采样时钟下将前２４ｂｉｔ分离出来ꎬ可以作同步头识别ꎬ确定消息字的类型是命令/状态字还是数据字.接着进行１６ｂｉｔ数据位和１ｂｉｔ奇偶检验位的转存ꎬ先判断数据的有效性ꎬ即通过比较每３/８周期和７/８周期的采样值ꎬ只要结果不等ꎬ可以认为此比特数据位有效ꎬ再根据曼彻斯特Ⅱ型编码的规律ꎬ将７/８周期采样值取反ꎬ通过移位寄存进相应的寄存器里.最后将解码得的１７ｂｉｔ的数据前１６位作为解码结果输出ꎬ并通过对原奇偶校验位与解码结果的奇偶校验值进行逻辑比较ꎬ如果相等ꎬ则结果正确ꎬ将结果错误标志位拉低ꎬ否则将其拉高ꎬ以标志消息字的正确性.解码器的原理框图如图４所示.㊀图４㊀解码器的原理框图３㊀实验结果仿真验证在ＩＳＥ的集成编译环境中ꎬ使用ＶｅｒｉｌｏｇＨＤＬ语言[１５]完成编解码器设计ꎬ编写对应的测试脚本文件[１６]ꎬ首先调用与ＩＳＥ联合的Ｍｏｄｅｌｓｉｍ仿真工具通过Ｗａｖｅ窗口观察各设计过程接口信号的测试结果[１７]ꎬ最终下载到目标ＦＰＧＡ开发板上进行验证.编码器设计中部分主要接口信号如表１所示.表１㊀编码器的主要输入输出信号端口名位宽方向端口描述ｅｎｃ＿ｃｌｋ１ｉｎ时钟信号ｒｓｔ＿ｎ１ｉｎ复位信号ｔｘ＿ｄｗｏｒｄ１６ｉｎ输入带编码数据ｔｘ＿ｃｓｗ１ｉｎ命令/状态字同步头使能ｔｘ＿ｄｗ１ｉｎ数据字同步头使能ｔｘ＿ｄａｔａ１ｏｕｔ输入串行流㊀用设计的编码器分别对状态/命令字１６ｂ１１００１００１０１１０１０１０和数据字１６ｂ１０１０１１０１００１１０１１１进行编码仿真ꎬ仿真结果时序图分别如图５㊁图６所示.㊀㊀图５㊀编码器时序仿真图(状态/命令字)㊀㊀图６㊀编码器时序仿真图(数据字)㊀㊀㊀由图可以看出编码器实现了协议字的曼彻斯特Ⅱ型编码并进行了并串转换.编码结果通过ｔｘ＿ｄａｔａ接口观察ꎬ结果显示正确.解码器设计中主要通过采样和移位操作完成１６ｂｉｔ数据位和１ｂｉｔ的奇偶校验位的寄存.解码器设计中部分主要接口信号说明如表２所示用该解码器分别对数据字１６ｂ００１１１００１１０１０１１０１和命令/状态字１６ｂ１１００１００１０１１０１０１０进行解码ꎬ仿真结果时序图分别如图７㊁图８所示.１０１第２期㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀柏正兴ꎬ等:基于１５５３Ｂ总线的编解码器设计与实现㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀由仿真结果可知ꎬ解码器对命令/状态字ꎬ数据字的解码结果正确ꎬ功能实现.㊀表２㊀解码器的要输入输出信号端口名位宽方向㊀㊀㊀㊀端口描述ｃｌｋ２１ｉｎ时钟信号ｒｓｔ＿ｎ１ｉｎ复位信号ｒｘ＿ｄａｔａ１ｉｎ输入待解码串行流ｒｘ＿ｄｗｏｒｄ１６ｏｕｔ输出解码数据ｒｘ＿ｃｓｗ１ｏｕｔ解码出的命令/状态字标志位ｒｘ＿ｄｗ１ｏｕｔ解码出的数据字标志位ｒｘ＿ｐｅｒｒ１ｏｕｔ奇偶校验正误标志位㊀㊀㊀最后将设计程序下载至Ｓｐａｒｔａｎ６系列的ＸＣ６ＳＬＸ９平台上进行验证.将ＰＣ机作为内部数据模拟收发器ꎬ借助串口数据收发功能进行简单的闭环验证ꎬ设计思路框图如图９所示.串口收发数据测试结果如图１０所示.由图１０的数据测试结果可知ꎬ数据收发结果一致ꎬ编解码器的功能设计通过.㊀图７㊀解码器时序仿真(命令/状态字)图８㊀解码器时序仿真(数据字)图９㊀硬件验证结构框图㊀图１０㊀串口数据收发验证结果㊀４㊀结论本次设计的编解码器作为１５５３Ｂ总线物理层的主要功能模块ꎬ具有同步头加载㊁检测ꎬ奇偶校验ꎬ串并/并串转换ꎬ错误检测的逻辑接口功能.采用ＶｅｒｉｌｏｇＨＤＬ硬件描述语言在ＩＳＥ１４７的集成开发环境中进行了逻辑功能设计输入和最终的时序功能仿真ꎬ并最终下载到ＦＰＧＡ开发板上且验证通过ꎬ完成了１５５３Ｂ总线协议编解码器的数据编码与解码的设计目标ꎬ为后续协议层ＩＰ核设计及各终端节点通信的实现打下坚实的基础.参考文献:[１]杨勇ꎬ王占领ꎬ张登福.一种１５５３Ｂ总线协议编解码器的设计研究[Ｊ].电子器件ꎬ２０１６ꎬ３９(１):４６－５０.[２]王琪龙.１５５３Ｂ总线协议分析与接口卡设计[Ｄ].北京:北京交通大学ꎬ２０１３.[３]刘士全ꎬ隽扬ꎬ蔡洁明ꎬ等.１５５３Ｂ总线应用发展研究[Ｊ].电子与封装ꎬ２０１３ꎬ１３(１２):１２－１５.[４]滕明晖ꎬ杨瑞峰.基于１５５３Ｂ总线协议的解码器设计和ＦＰＧＡ实现[Ｊ].电子技术ꎬ２０１１ꎬ３８(３):２７－２９.[５]张吉康.基于ＦＰＧＡ的１５５３Ｂ总线远程终端设计研究[Ｄ].北京:中国科学院大学(中国科学院光电技术研究所)ꎬ２０１９.[６]杨广为.基于ＦＰＧＡ的１５５３Ｂ总线接口设计[Ｄ].秦皇岛:燕山大学ꎬ２０１２.[７]杨凯.ＭＩＬ￣ＳＴＤ￣１５５３Ｂ总线曼彻斯特码编码器的设计与实现[Ｄ].成都:四川大学ꎬ２００６.[８]赵杰.基于ＦＰＧＡ的１５５３Ｂ总线控制器设计[Ｄ].太原:中北大学ꎬ２０１４.２０１㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀绍兴文理学院学报(自然科学)㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀第４０卷[９]ＴＩＡＮＪꎬＨＵＫꎬＺＨＡＮＧＨꎬｅｔａｌ.ＤｅｓｉｇｎｏｆＭＩＬ￣ＳＴＤ￣１５５３Ｂｐｒｏｔｏｃｏｌｓｉｍｕｌａｔｉｏｎｓｙｓｔｅｍ[Ｃ]//Ｉｎｔｅｒ￣ｎａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅｏｎＡｄｖａｎｃｅｄＣｏｍｐｕｔｅｒＴｈｅｏｒｙ＆ＥｎｇｉｎｅｅｒｉｎｇꎬＩＥＥＥꎬ２０１０.[１０]孟庆华ꎬ王兴梅.基于ＦＰＧＡ的１５５３Ｂ总线系统设计[Ｊ].无线电工程ꎬ２０１６ꎬ４６(６):７２－７５.[１１]泮朋军ꎬ朱浩文.基于ＦＰＧＡ的１５５３Ｂ总线接口设计与验证[Ｊ].现代电子技术ꎬ２０１５ꎬ３８(３):２６－３０.[１２]王晓岭ꎬ李彤.基于ＦＰＧＡ的１５５３Ｂ总线同步头获取技术[Ｊ].兵器装备工程学报ꎬ２０１５ꎬ３６(１１):１２２－１２４.[１３]潘亮ꎬ司斌ꎬ张从霞ꎬ等.基于ＦＰＧＡ的１５５３Ｂ总线曼彻斯特编解码器设计与实现[Ｊ].航空兵器ꎬ２０１８(２):８３－８８.[１４]戴舰威.应用于１５５３Ｂ总线协议的控制器ＩＰ核的设计研究[Ｄ].西安:西安电子科技大学ꎬ２００８:１６－１９.[１５]夏宇闻.Ｖｅｒｉｌｏｇ数字系统设计教程[Ｍ].第２版.北京:北京航空航天大学出版社ꎬ２００８:１６－１９.[１６]潘滨ꎬ周昕杰ꎬ罗静.基于ＦＰＧＡ的多节点１５５３Ｂ总线协议处理器的实现[Ｊ].微型机与应用ꎬ２０１６ꎬ３５(１４):３９－４１＋４５.[１７]张文波.ＦＰＧＡ的１５５３Ｂ总线编码ＩＰ核设计[Ｊ].单片机与嵌入式系统应用ꎬ２０１８ꎬ１８(１):２３－２５.ＤｅｓｉｇｎａｎｄＩｍｐｌｅｍｅｎｔａｔｉｏｎｏｆＣｏｄｅｃＢａｓｅｄｏｎ１５５３ＢＢｕｓＢＡＩＺｈｅｎｇｘｉｎｇ㊀ＤＥＮＧＪｉｎｇ(ＳｃｈｏｏｌｏｆＥｌｅｃｔｒｏｎｉｃｓａｎｄＩｎｆｏｒｍａｔｉｏｎꎬＳｏｏｃｈｏｗＵｎｉｖｅｒｓｉｔｙꎬＳｕｚｈｏｕꎬＪｉａｎｇｓｕ２１５００６)Ａｂｓｔｒａｃｔ:Ｔｈｅｄｅｓｉｇｎｏｆｅｎｃｏｄｅｒａｎｄｄｅｃｏｄｅｒｉｓｔｈｅｍａｉｎｐａｒｔｏｆｔｈｅｐｈｙｓｉｃａｌｌａｙｅｒｄｅｓｉｇｎｏｆ１５５３Ｂｂｕｓ.Ｂｙａｎａｌｙｚｉｎｇｔｈｅｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆ１５５３Ｂｂｕｓｐｒｏｔｏｃｏｌａｎｄｄａｔａｔｒａｎｓｍｉｓｓｉｏｎｐｒｉｎｃｉｐｌｅｏｆｉｔｓｐｈｙｓｉｃａｌｌａｙｅｒ￣Ｍａｎ￣ｃｈｅｓｔｅｒⅡｅｎｃｏｄｉｎｇａｎｄｄｅｃｏｄｉｎｇｔｈｅｏｒｙꎬｔｈｅｄｅｓｉｇｎｏｆｃｏｄｅｃｗａｓｃｏｍｐｌｅｔｅｄｂｙｕｓｉｎｇＶｅｒｉｌｏｇＨＤＬ(ｈａｒｄｗａｒｅｄｅｓｃｒｉｐｔｉｏｎｌａｎｇｕａｇｅ).ＴｈｒｏｕｇｈｔｉｍｉｎｇｓｉｍｕｌａｔｉｏｎｖｅｒｉｆｉｃａｔｉｏｎａｎｄｈａｒｄｗａｒｅｄｅｂｕｇｇｉｎｇｏｎｔｈｅＦＰＧＡｐｌａｔｆｏｒｍꎬｔｈｅｒｅｓｕｌｔｓｓｈｏｗｔｈａｔｔｈｅｌｏｇｉｃｆｕｎｃｔｉｏｎｏｆ１５５３Ｂｂｕｓｐｒｏｔｏｃｏｌｃｏｄｅｃｉｓｗｅｌｌｒｅａｌｉｚｅｄ.Ｋｅｙｗｏｒｄｓ:１５５３ＢｂｕｓꎻＭａｎｃｈｅｓｔｅｒⅡｃｏｄｅꎻＦＰＧＡꎻＶｅｒｉｌｏｇＨＤＬ(责任编辑㊀王海雷)３０１第２期㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀柏正兴ꎬ等:基于１５５３Ｂ总线的编解码器设计与实现㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀。

用FPGA实现1553B总线接口中的曼码编解码器

用FPGA实现1553B总线接口中的曼码编解码器用FPGA实现1553B总线接口中的曼码编解码器用FPGA实现1553B总线接口中的曼码编解码器2007-01-20电子通信论文用FPGA实现1553B总线接口中的曼码编解码器摘要：介绍用FPGA设计实现MIL-STD1553B部接口中的曼彻斯特码编解码器。

该设计采用VHDL硬件描述语言编程，并且专门的综合工具Synplify对设计进行综合、优化，在MAX+PLUSII进行时序仿真，最后在FPGA上实现。

关键词：曼彻斯特码1553B总线VHDLFPGA 引言曼彻斯特码编码、解码器是1553B总线接口中不可缺少的重要组成部分。

曼彻斯特码编解码器设计的好坏直接影响总线接口的性能。

本文介绍的是MIL-STD-1553B接口中最曼彻斯特码的编码和解码器的设计实现。

在电子设计领域，可编程器件的广泛应用为数字系统的设计带来极大的灵活性，1片FPGA/CPLD芯片可替代上百个IC电路。

同时，Altera公司开发的MAX+PLUSII和QUARTUSII软件，是完全集成化的可编程逻辑设计环境；Synplicity公司的Synplify是专门用于FPGA和CPLD的一种优秀逻辑综合工具；VHDL更是一种功能强大的硬件设计语言，可用简洁的代码描述来进行复杂控制逻辑的设计。

所这些使得硬件的设计如同软件那样方便，极大方便了数字电路的设计。

所有这些条件都为在实验室开发实现MIL-STD-1553B协议接口提供了有利条件。

文中所设计的编码、解码器就是采用硬件描述语言VHDL进行编程，用Synplify进行综合，以及采用MAX+PLUSII进行时序仿真，在FPGA上实现的MIL-STD-1553B总线接口中的曼彻斯特码编码、解码器。

图1 11553B总线及其接口功能 MIL-STD-1553B的全称是：飞机内部时分制指令/响应式多路传输数据总线。

它用可屏蔽双绞线进行数据传输，信号是以串行数字脉冲的形式进行传输，其数据代码用双相曼彻特码的形式来表示，其传输速率为1Mb/s。

基于FPGA的1553B总线编码解码器的设计

码构成。在总线上传输的有三种类型的字：命令字、状态字和数据字，上述三种字的字长都是２０位，字长度２０
ｔｃｓ，每位位长１ｐｓ。前三位都为同步头，虽然命令字和状态字都是先正后负，但由于他们分别由ＢＣ和ＲＴ判断，
是可以区别的。
本文所设计的１５５３Ｂ总线接口板由ＤＳＰ模块电路
计算机技术与应用
２００６年第２６卷第４期
据。或者１都为２位编码，所以脉冲宽度最小为５００ｎｓ（２ＭＨｚ），所以发送单元所需要的最小时钟频率为２
ＭＨｚ．
直观友好，只需下列五步就能产生并实现一个设计。
・项目形成：Ｆｉｌｅ－ＮｅｗＰｒｏｊｅｃｔ；
总线接口板完成信息的融合和交换、任务的协调和控制，因此对于１５５３Ｂ总线系统，接口板的设计就显得尤为重要。曼彻斯特码编解码器是１５５３Ｂ总线接口板中不可缺少的重要组成部分。其设计的好坏直接影响１５５３Ｂ总线接口板的性能。本文所介绍的就是其中的编码和解码器的设计实现。
ＣｏｍｓｔｒａｉｎｔｓＥｄｉｔｏｒ；
・设计实现：Ｐｒｏｃｅｓｓｅｓ－ＩｍｐｌｅｍｅｎｔＤｅｓｉｇｎ；
・设计分析。
在ＩＳＥ中，项目导航器（ＰｒｏｊｅｃｔＮａｖｉｇａｔｏｒ）是项目管理工具的主体，集成了设计过程中要使用的一系列软件工具，主要包括设计输人（ＤｅｓｉｇｎＥｎｔｒｙ），设计综合（ＤｅｓｉｇｎＳｙｎｔｈｅｓｉｓ），设计约束（ＤｅｓｉｇｎＣｏｎｓｔｒａｉｎｔｓ），设计实现（ＤｅｓｉｇｎＩｍｐｌｅｍｅｎｔ），设计仿真（ＤｅｓｉｇｎＳｉｍｕｌａｔｉｏｎ）和器件编程（ＤｅｖｉｃｅＰｒｏｇｒａｍｍｉｎｇ）．

1553B接口的曼彻斯特码解码器设计

1553B接口的曼彻斯特码解码器设计
李奕恒
【期刊名称】《军民两用技术与产品》
【年(卷),期】2014(000)006
【摘要】介绍了采用VHDL语言在ISE9.2I软件中实现1553B接口的曼彻斯特解码器的设计.使用ISE9.2I软件对设计进行综合、优化,并在ModelSim SE6.1软件中进行时序仿真.最终在XILINX公司的FPGA芯片XA3S400上进行了验证,结果表明,此设计是可行性的.
【总页数】3页(P55-56,58)
【作者】李奕恒
【作者单位】北京航天光华电子技术有限公司,北京100854
【正文语种】中文
【相关文献】
1.基于FPGA的1553B总线曼彻斯特编解码器设计与实现 [J], 潘亮;司斌;张从霞;张鹏
2.一种1553B总线协议编解码器的设计研究 [J], 杨勇;王占领;张登福
3.1553B总线中曼彻斯特编解码器的设计 [J], 武鹏;毕君懿
4.用FPGA实现1553B总线接口中的曼码编解码器 [J], 石红梅;姬劳;谢栓勤
-STD-1553B总线曼彻斯特码编码器的CPLD实现 [J], 唐剑;王勇
因版权原因，仅展示原文概要，查看原文内容请购买。