第五章存储器
合集下载
微机原理 第五章 存储器
读写存储器按信息存储方式可分为静态RAM（Static RAM, 简称SRAM）和动态RAM（Dynamic RAM, 简称DRAM
存储器分类
按存储介质，可分为半导体存储器、磁介质 存储器和光存储器 按照存储器与 CPU 的耦合程度，可分为内存 和外存
按存储器的读写功能，分为读写存储器 （RWM：Read/Write Memory）和只读存储 器（ROM：Read Only Memory)
8
存储器的分类及选用
读写 存储器 RAM
（按器 件原理 分类）
半导体 按 存储器
（按读 写功能 分类)
双极型：存取速度快，但集成度低，一般用于大 型计算机或高速微机中； Multi-SRAM 速度较快，集成 静态 度较低，一般用 NV-SRAM 于对速度要求高、 MOS型 SRAM FIFO 而容量不大的场 (按存储 Cache 合。 原理分类)
动态DRAM： 集成度高但存取速度较低 一般用于需要较大容量的场合。 掩膜ROM 一次性可编程PROM 紫外线可擦除EPROM 电可擦除E2PROM 可编程只读存储器FLASH
9
存 储 只读 存储器 介 ROM 质 分 磁介质存储器 光存储器 类
一、半导体存储器的性能指标
微机原理与接口 存储器分类
A0 A1
存储器分类
计算机原理第五章存储器
32位微机系统的内存组织
✓32位微机系统的内存组织体系是在 16位微机系统基础上扩 展来的。32位地址总线可寻址 4GB 的物理地址空间，地址范 围为 0 ～ FFFFFFFFH；
存放内容：各种程序或数据。
内存与外存的使用
➢由内存ROM中的引导程序启动系统； ➢从外存中读取系统程序和应用程序，送到内存的 RAM中，运行程序； ➢程序运行的中间结果放在RAM中，内存不够时也放 在外存中； ➢程序结束时将最后结果存入外部存储器。
存储器概述
微型机存储器分类：
➢按在系统中位置：内部存储器、外部存储器、Cache； ➢按制造工艺：双极型、MOS、铁电； ➢易失性：非易失性、易失性； ➢可读写性：只读存储器(ROM)、可读写存储器； ➢读写顺序：顺序读写存储器、随机存储器(RAM)； ➢动态/静态，异步/同步，串行/并行。。。
存储器主要性能指标
1 存储容量 (memory size)
存储容量是指存储器芯片中所包含的存储单元（Memory cell）数。半导体存储单元通常以字节为单位，人们通常说 的存储单元都是指的字节单元。
2 速度/存取时间 (Access time)
存取时间是存储器的最重要的性能指标，是读写存储器 中某一存储单元所需时间，一般指存储器接收到稳定地址 信号到完成操作的时间。
E2PROM: 2816
E2PROM: 2816
微机原理第五章 存储器系统
第五章存储器系统
一、填空题：
已知某内存单元的段地址是2000H，段内偏移量是3456H，请问其物理地址是 H。
存储器按存储介质可划分为半导体存储器和；半导体存储器按其数据是否可以随机地读写可划分为和ROM；其中ROM又可分为四类，即，，和E2PROM。动态MOS型RAM的所有存储单元必须在 ms时间内全部刷新一遍。
存储器按存储介质可划分为半导体存储器和；半导体存储器按其数据是否可以随机地读写可划分为和ROM；其中ROM又可分为四类，即，，和E2PROM。动态MOS型RAM的所有存储单元必须在 ms时间内全部刷新一遍。
半导体存储器是用于存储数据和程序的，按是否可以随机地读写数据分为RAM 和；RAM刷新电路又分为和。
二、问答题：
8086一个基本总线周期是由4个时钟周期T组成的，简述每个T的内容？
画图说明以下伪指令分配的存储空间及初始化的数据：
WORDVAL DW 0AECH，2 DUP （15），-5，‘AB’
根据已知条件，计算划线部分的物理地址。
已知：SS=1000H，ES=2000H，DS=3000H，CS=4000H，BX=5000H，DI=1200H，BP=2300H
1．MOV AX，[2300H]
2．MOV [BX][DI]，AX
3．ADD AX，ES：[2100H]
4．SUB DX，[BP+6]
5．MOV AX，[DI]
待处理的数据在计算机中是存放在存储器中的，请问什么是小地址格式数据存储？
结合上机的实验步骤，简述汇编语言可执行程序生成的过程是怎样的？
画图说明以下伪指令分配的存储空间及初始化的数据值：
第五章存储器
1. 按存储介质分类
(1) 半导体存储器 TTL 、MOS
易失
(2) 磁表面存储器
(3) 磁芯存储器
(4) 光盘存储器
2020/3/7
磁头、载磁体
非 硬磁材料、环状元件 易
失
激光、磁光材料
2. 按存取方式分类
(1) 随机访问
• 随机存储器 在程序的执行过程中 可 读 可 写
• 只读存储器
(2) 有序访问
2.CPU应用控制线发出读请求。
3.主存储器作出回答后将读出的信息放于数据总线，送入 数据20寄20/3/存7 器DR
DR
CPU
AR
数据总线 写
地址总线
主存
先明确要 将信息存 到主存哪 个位置并 通知主存， 然后再将
信息从 CPU送到 该位置。
CPU从主存中存/写信息：
1.CPU将信息字要在主存中存储的地址信号经地址寄存器 AR送地址总线，同时将信息字送数据寄存器DR,并发出 写命令,同时将信息字送到存储器相应位置。（CPU告诉 存储器要将信息字放在存储器的哪个位置，并发送信息字）
2020/3/7
3.芯片存储容量与地址线,数据线的关系.
容量大小和数据线的位数共同反映存储芯片的容量. 表示为:容量大小×数据线位数(字长) 如:1K ×4表示容量大小为1KB,字长为4位的存储芯片. 地址线和数据线的确定:将芯片容量大小转换成字节,再 表示成2n形式,则n为连接该芯片的地址线条数,而字长 位数即为连接该芯片的数据线条数.
(1) 半导体存储器 TTL 、MOS
易失
(2) 磁表面存储器
(3) 磁芯存储器
(4) 光盘存储器
2020/3/7
磁头、载磁体
非 硬磁材料、环状元件 易
失
激光、磁光材料
2. 按存取方式分类
(1) 随机访问
• 随机存储器 在程序的执行过程中 可 读 可 写
• 只读存储器
(2) 有序访问
2.CPU应用控制线发出读请求。
3.主存储器作出回答后将读出的信息放于数据总线，送入 数据20寄20/3/存7 器DR
DR
CPU
AR
数据总线 写
地址总线
主存
先明确要 将信息存 到主存哪 个位置并 通知主存， 然后再将
信息从 CPU送到 该位置。
CPU从主存中存/写信息：
1.CPU将信息字要在主存中存储的地址信号经地址寄存器 AR送地址总线，同时将信息字送数据寄存器DR,并发出 写命令,同时将信息字送到存储器相应位置。（CPU告诉 存储器要将信息字放在存储器的哪个位置，并发送信息字）
2020/3/7
3.芯片存储容量与地址线,数据线的关系.
容量大小和数据线的位数共同反映存储芯片的容量. 表示为:容量大小×数据线位数(字长) 如:1K ×4表示容量大小为1KB,字长为4位的存储芯片. 地址线和数据线的确定:将芯片容量大小转换成字节,再 表示成2n形式,则n为连接该芯片的地址线条数,而字长 位数即为连接该芯片的数据线条数.
微机原理第五章 存储器
IBM-PC机内存配置
00000H
系统板上
3FFFFH 40000H
9FFFFH A0000H
RAM 256KB
I/O通道中扩展 RAM 384KB 保留的 RAM
BFFFFH C0000H
EFFFFH F0000H F6000H
FFFFFH
128KB 扩展 ROM
198KB
16KB 基本 ROM40KB
2864的引脚
2864的引脚功能
引脚
数据线功
信号 CE OE WE R/B
能
读方 式
低
低
高
高 阻
高阻
维持 方式
高
无 关
无 关
高 阻
高阻
字节 写入
低
高
低
低
输入
字节 擦除
字节写入前自动擦除
§3主存储器设计
一、设计主要考虑的问题
（一）CPU总线的带负载能力
CPU通过总线与内存、I/O接口芯片连接。单个CPU总线 的直流负载能力是带一个标准的TTL门电路。当CPU和大 容量的ROM、RAM一起使用或扩展成一个多插件系统时， 就需要增加总线的驱动能力。通常8086系统使用8282地址 锁存器和8286数据驱动器以增加总线的驱动能力。
译码原理：
A0
00
A1
01
微机原理第5章存储器
1
A0 ~A9
CS 2114 D0~D3 数 D0 据 总 线 D7
A0 ~A9 CS 2114 D0~D3
A0 ~A9 CS 2114 D0~D3
A0 ~A9
CS 2114 D0~D3
5.4
存储器的扩充
• 小型存储器设计的一般步骤： （1）根据系统实际装机存储容量，确定存储器在整个存储空间中位 置。 （2）选择合适的存储芯片。 ①根据系统性能指标要求选择芯片类型（RAM或ROM）与型号。 ②确定芯片数量：若存储容量为M×N位，所用芯片容量为L×K位， 则系统字、位同时扩展需（M/L）×（N/K）个芯片。 （3）画地址位图。即按系统所提供地址总线对所设计存储空间进行 地址编码，分出低位地址线选择片内各单元，高位地址线确定片 选择译码逻辑。 （4）画出所设计存储器原理图，需要时指明每片地址范围。图中包 括地址线连接及译码电路、数据线连接、读/写控制线连接及其控 制逻辑电路等。
5.2
5.2.1 EPROM芯片 • Intel 2732A
只读存储器ROM
• 操作方式 •读出 •待用 •编程 •编程禁止 •输出禁止 •Intel标识符
5.2
5.2.2E2PROM芯片 • Intel 2817A
只读存储器ROM
• 操作方式 •读出 •保持 •编程
5.2
5.2.2 Flash芯片
存储器概述
2、随机存取存储器RAM(Random Access Memory)
分为双极型和MOS型，大容量一般为MOS型。RAM中的 信息不能长期保存,一旦停电时，所存信息会丢失，因此 RAM主要用作信息的暂存。 RAM主要用于以下几个方面：
<< 存放当前正在执行的程序和数据，中间运算结果和I/O数据等。 << 作堆栈(Stack)保护中断和子程序调用时CPU的现场信息。 << 作I/O数据缓冲器，如显示输出、打印输出、键盘输入缓冲存 储器。 << 构成CMOS电路，用于保存系统当前设置的各种参数。在 这种情况下需要有后备电源及掉电保护电路的支持。
Y译码
X译码
256×256
存储矩阵
•••
•ROM与80486CPU的连接
高位地 址线 M/IO D/C W/R 片选信号 产生电路 总线控 制逻辑 MRDC MEMR A0--A12 2764 D0--D7 • 27系列EPROM芯片： 2716（2K*8),2732（4K*8),2764（8K*8), 27C128(16K*8), CE OE
A0—A12
2764 （1）
D0—D7
OE CE1 2764 （1）
CE2
2 读写存储器RAM （Random Access Memomy)
• • 6个MOS管组成的RS触发器，信息能够有效保存 静态RAM（SRAM）的方框图（以6116《2K*8》为例） •WE：写允许输入信号 A0—A10 CS SRAM D0—D7 CS WE
第五章 存储器
5.2 主存储器的基本结构和工作过程
正如前面所述，主存储器是指主机板上用于存储程序 和数据、可与CPU直接沟通的部件。程序执行期间，必须 和相关数据一同置放于主存储器中。主存储器的物理实质 就是一组或多组具备数据输入输出和数据存储功能的集成 电路。主存储器只用于暂时存放程序和数据，一旦关闭电 源或发生断电，其中的程序和数据就会丢失。主存储器多 半是半导体存储器，采用大规模集成电路或超大规模集成 电路器件，其分类如图5-3所示。
地址译码驱动电路： 地址译码驱动电路：接收来自CPU的N位地址，经译码后产生K（K=）个地址选择信号，实现对主存储 单元的选址。译码驱动电路实际包含译码器和驱动器两部分。译码器将地址总线输入的地址码转换 成与之相对应的译码输出线上的高电平，以表示选中某一单元，并由驱动器提供驱动电流去驱动相 应的读写电路，完成对被选中单元的读写操作。
5.1 概述
• 存储器分类图：
5.1 概述
2．按工作性质/存取方式分类 （1）随机存储器RAM（Random Access Memory）
对于RAM，任何一个存储单元内容都能够由CPU或I/O设备随机进行访问（读出，写入），并 且访问时的读出和写入时间与存储单元的物理位置无关。每一个单元都有惟一的、实际的和直接连 线的地址定位机构。
5.1 概述
5.1.2 存储器的分类 关于存储器的分类，从不同的角度有不同的标准，不同的分类结果。目前，最常用的分类标准 主要有存储体元件的特性、存储器的工作性质/存取方式和存储器的功能/容量/速度等三个标准。三 个标准的存储器分类如图5-1所示。 l．按存储介质分类 （l）半导体存储器 半导体存储器采用半导体器件组成记忆单元。高速缓冲存储器、主存、辅存中的优盘等都属于这类 存储器。 （2）磁表面存储器 磁表面存储器以磁性材料作为记录介质。我们经常接触的硬盘、软盘等均为此类存储器。这类存储 器的特点是，存储容量大、价格低，但体积大、存取速度慢、生产自动化程度低，主要用作辅存。 （3）激光存储器 激光存储器的信息以刻痕的形式保存在盘面上，用激光束照射盘面，靠盘面的不同反射率来读出信 息。这类存储器常称光盘。
第五章 存储器
存储器空间的分配和使用
微 机 原 理 汇 编 接 口 技 术
V86模式
80386以上的CPU，是保护模式的子模式 提供多个独立的8086实模式存储空间 多空间之间相互隔离
第 31 页
IBM PC/XT机中的存储空间分配 机中的存储空间分配
微 机 原 理 汇 编 接 口 技 术
CPU：8088 寻址范围：1MB DOS：640KB 充分利用剩余的384KB
第 34 页
IBM PC/AT机中的存储空间分配 机中的存储空间分配
微 实模式只能访问1MB及以上HMA(64KB) 机 保护模式下可以访问整个空间 原 理 汇 编 接 口 技 术
第 35 页
PC机中存储器的使用 机中存储器的使用——主存 机中存储器的使用 主存
微 机 主存储器 原 640KB 常规内存 理 汇 编 接 口 技 术
第 36 页
PC机中存储器的使用 机中存储器的使用——UMB 机中存储器的使用
微 机 原 理 汇 编 接 口 技 术
第 37 页
PC机中存储器的使用 机中存储器的使用——UMB 机中存储器的使用
微 机 原 理 汇 编 接 口 技 术
第 38 页
PC机中存储器的使用 机中存储器的使用——XMS 机中存储器的使用
微 机 原 理 汇 编 接 口 技 术
一、存储器性能参数 容量 速度
第五章存储器
第五章 存储器
• 存储器概述 • 静态、动态存储器的结构、特点 • 存储器芯片与CPU的连接 • 只读存储器的分类 • 提高存储器性能的技术 • 高速缓冲存储器 • 虚拟存储器
上午3时16分
1
第五章 存储器
§5.1 概述
一、基本概念 • 信息存储的基本单位，叫做一个二进制位（bit）。（可用
具有两个稳态的元件来表示，如，触发器） • 存储一位二进制数的器件称作一个存储元。 • 当一个二进制数作为一个整体进行存储操作时,就称作一个
位线 上I /加o 低电平。 若电路原存1，则对C2 补充电荷，若电路原 存0，则对C2充电，C1 放电。 写0，则反之。
上午3时16分
21
第五章 存储器
③读出态 ：
VW=１，T3 T4导通 读 1：原存1，C2上有电荷，
T2导通， C1上无电荷，T1 截止。使位线 I / o上瞬间 有脉冲输出。
复内部状态的复原时间。特别对于破坏性读出的存储器， 存取周期往往比存取时间要大得多，这是因为存储器中的 信息读出后需要马上进行重写。
上午3时16分
5
第五章 存储器
３、主存带宽 又称为主存的数据传输率，是指主存每秒钟可读写的数
据量。（b/s，B/s） 提高主存带宽的措施：缩短存取周期；增加存储字长。
动态存储器（DRAM）：读写速度较慢，集成度高，生产成本 低，多用于容量较大的主存储器。
• 存储器概述 • 静态、动态存储器的结构、特点 • 存储器芯片与CPU的连接 • 只读存储器的分类 • 提高存储器性能的技术 • 高速缓冲存储器 • 虚拟存储器
上午3时16分
1
第五章 存储器
§5.1 概述
一、基本概念 • 信息存储的基本单位，叫做一个二进制位（bit）。（可用
具有两个稳态的元件来表示，如，触发器） • 存储一位二进制数的器件称作一个存储元。 • 当一个二进制数作为一个整体进行存储操作时,就称作一个
位线 上I /加o 低电平。 若电路原存1，则对C2 补充电荷，若电路原 存0，则对C2充电，C1 放电。 写0，则反之。
上午3时16分
21
第五章 存储器
③读出态 ：
VW=１，T3 T4导通 读 1：原存1，C2上有电荷，
T2导通， C1上无电荷，T1 截止。使位线 I / o上瞬间 有脉冲输出。
复内部状态的复原时间。特别对于破坏性读出的存储器， 存取周期往往比存取时间要大得多，这是因为存储器中的 信息读出后需要马上进行重写。
上午3时16分
5
第五章 存储器
３、主存带宽 又称为主存的数据传输率，是指主存每秒钟可读写的数
据量。（b/s，B/s） 提高主存带宽的措施：缩短存取周期；增加存储字长。
动态存储器（DRAM）：读写速度较慢，集成度高，生产成本 低，多用于容量较大的主存储器。
第五章 存储器
例5-1(续)
分析：
1）确定要使用的芯片数
单片6264容量为：8K×8位；
要构成系统的存储容量为：16K×8位 故：所需芯片数＝ 16K×8 ＝2片
8 K×8
2）分配8088地址线 用于片内寻址：A0～A12（6264有地址线13根） 用于片选信号：A13 （可用A13~A19中任一根地址线来 控制，地址线根数由字扩展组数决定）
线性选择方式、部分译码方式、全译码方式
下面通过举例说明（以8088CPU为例）
1、线性选择方式
片间寻址原则：用CPU高位地址线的一根或某几根
组合形成片选信号。
例5-1：使用SRAM芯片Intel6264 （8K×8位）组成16K×8的存储器 系统，设计6264与8088CPU的硬件 连接图，并分析各芯片的地址范围
2、工作原理
基于程序执行的两个特征：
–程序访问的局部性：过程、循环。
–数据存取的局部性：数据相对集中存储。
根据存储器的访问相对集中的特点使得我们可以
把频繁访问的指令、数据存放在速度非常高（与CPU 速度相当）的SRAM——高速缓存CACHE中。
CPU读取存储器时，若所需数据在Cache中，则称
SRAM 6264 OE A12 WE ~ A0 CE1 CE2 IO7 ~ IO0
A12 -A0
RD
D7 - D0
微机原理 第五章 存储器
第5章 半导体存储器
地址译码电路
0 A5 A4 A3 A2 A1 A0 1 译 码 器 63 0
存储单元
A2 A1 A0 64个单元 行 译 码
1 64个单元 7 0 1 列译码 A3A4A5 7
单译码
第5章 半导体存储器
双译码(显著减少驱动电路数目)
单译码结构
第5章 半导体存储器
双译码方式
第5章 半导体存储器
第5章 半导体存储器
半导体存储器的主要指标
容量：每个存储器芯片所能存储的二进制
数的位数。
存储器容量＝单元数×每单元数据位数(1、4或8) 例：Intel 2114芯片的容量为1K×4位，Intel 6264芯 片为8K×8位。 注：微机（8/16/32/64位字长） 兼容8位机==>以字节BYTE为单元
片选和读写控制逻辑
CS
1 0
RD
╳ 0
WR
╳ 1
操
作
无操作 RAM→CPU操作
0
0 0
1
0 1
0
0 1
CPU→RAM操作
非法 无操作
第5章 半导体存储器
存储器芯片的I/O控制
第5章 半导体存储器
静态RAM
静态随机存取存储器
SRAM的基本存储单元一
般由六管静态存储电路构 成，集成度较低，功耗较
地址译码电路
0 A5 A4 A3 A2 A1 A0 1 译 码 器 63 0
存储单元
A2 A1 A0 64个单元 行 译 码
1 64个单元 7 0 1 列译码 A3A4A5 7
单译码
第5章 半导体存储器
双译码(显著减少驱动电路数目)
单译码结构
第5章 半导体存储器
双译码方式
第5章 半导体存储器
第5章 半导体存储器
半导体存储器的主要指标
容量：每个存储器芯片所能存储的二进制
数的位数。
存储器容量＝单元数×每单元数据位数(1、4或8) 例：Intel 2114芯片的容量为1K×4位，Intel 6264芯 片为8K×8位。 注：微机（8/16/32/64位字长） 兼容8位机==>以字节BYTE为单元
片选和读写控制逻辑
CS
1 0
RD
╳ 0
WR
╳ 1
操
作
无操作 RAM→CPU操作
0
0 0
1
0 1
0
0 1
CPU→RAM操作
非法 无操作
第5章 半导体存储器
存储器芯片的I/O控制
第5章 半导体存储器
静态RAM
静态随机存取存储器
SRAM的基本存储单元一
般由六管静态存储电路构 成，集成度较低，功耗较
第五章 存储器
3.动态RAM的例子
Inte部l 2有16共写AC4RW4个0A是1入～ES616根数A2：4：87K所据位：×行 列读×以；D行 列行1选D/12O写可为地的列8IU通N基T控：访1址D地：信时本制R数问打址数号为A存线据6入线据M，4读储，输K。各输芯为出电单为入8出片0数根路元时0，时据，矩。，它为。阵的内
快擦写存储器（Flash ROM）
主存储器的主要技术指标
1、存储容量：存储器所包含的存储单元数或可以容纳的二 进制信息量称为存储容量（寻址空间，由CPU的地址线决定）。
芯片的存储容量＝2M×N ＝存储单元数×存储单元的位数
M：芯片的地址线根数 N：芯片的数据线根数
2、存取速度：也可以是存取时间，是指从启动一次存储器操 作到完成该操作所经历的时间，又称为读写周期。 3、可靠性：用平均故障间隔时间来衡量。 4、功耗：通常是指每个存储元消耗功率的大小。
2164
NC Din
/WE
/RAS A0 A2 A1
GND
1 16 2 15 3 14 4 13 5 12 6 11 7 10 89
VCC
/CAS
DOUT AA6 3 A4 A5
A7
第三节 半导体只读存储器ROM
1、定义：在计算机正常工作状态下,存储器的信息只可以随 机读,不可以随机写。
2、性R质OM：器非件易具失有性结和构可简靠单性，。位密度比读/写存储器高，一 3、分般类用:来存放系统启动程序，常驻内存的监控程序，参数
微机原理及接口技术课件第5章 存储器
答案：512片 64组
10
5.2.3 主要性能指标
2） 读/写速度
半导体存储器的速度一般用存取时间和存储周期两个指标来衡量。
存取时间（Memory Access Time），又称存储器访问时间，是指从启动一 次存储器操作到完成该操作所经历的时间。即从接受地址码、地址译码、 选中存储单元，到该单元读/写操作完成所需要的总时间。
引脚号
2764
27128
27256
27512
引脚号
2764
27128
27256
27512
1
VPP
VPP
VPP
A15
15
D3
D3
D3
D3
2
A12
A12
A12
A12
16
D4
D4
D4
D4
3
A7
A7
A7
A7
17
D5
D5
D5
D5
4
A6
A6
A6
A6
18
D6
D6
D6
D6
5
A5
A5
A5
A5
19
D7
D7
D7
D7
6
A4
128读出放 大器
1/2 （1/128列 译码器）
128读出放 大器
10
5.2.3 主要性能指标
2） 读/写速度
半导体存储器的速度一般用存取时间和存储周期两个指标来衡量。
存取时间（Memory Access Time），又称存储器访问时间，是指从启动一 次存储器操作到完成该操作所经历的时间。即从接受地址码、地址译码、 选中存储单元，到该单元读/写操作完成所需要的总时间。
引脚号
2764
27128
27256
27512
引脚号
2764
27128
27256
27512
1
VPP
VPP
VPP
A15
15
D3
D3
D3
D3
2
A12
A12
A12
A12
16
D4
D4
D4
D4
3
A7
A7
A7
A7
17
D5
D5
D5
D5
4
A6
A6
A6
A6
18
D6
D6
D6
D6
5
A5
A5
A5
A5
19
D7
D7
D7
D7
6
A4
128读出放 大器
1/2 （1/128列 译码器）
128读出放 大器
微机原理第5章存储器
微机原理与接口技术
秦红磊 金天
北京航空航天大学电子信息工程学院
第五章 存储器（Memory）
第一节：计算机存储器系统 第二节：存储系统基本概念和性能指标 第三节：主要存储器介绍 第四节：存储器与CPU的连接
第一节：计算机存储器系统
第一节：计算机存储器系统
第一节：计算机存储器系统
第一节：计算机存储器系统
第二节：存储系统基本概念和性能指标
4. 功耗和集成度
第二节：存储系统基本概念和性能指标
4. 功耗和集成度
新型FCRAM和DDR2 SDRAM的功耗比较
第二节：存储系统基本概念和性能指标
4. 功耗和集成度
第二节：存储系统基本概念和性能指标
5. 可靠性
85摄氏度
重写100万次 保存100年 重写50万次 保存50年
1） RAM也称读写存储器，对该存储器内部的任何一个存储单元，既可 以读出（取），也可以写入（存）； 2）存取用的时间与存储单元所在的物理地址无关； 3）主要用作主存，也可作为高速缓存使用； 通常说的内存容量均指 RAM容量。 4）一般RAM芯片掉电时信息将丢失，目前有内带电池芯片，掉电后信息 不丢失的RAM，称为非易失性RAM（NVRAM）。 5）微机中大量使用MOS型（按制造工艺分成MOS型和双极型）RAM芯片。 6）按集成电路内部结构不同，RAM又可以分为静态RAM和动态RAM。
秦红磊 金天
北京航空航天大学电子信息工程学院
第五章 存储器（Memory）
第一节：计算机存储器系统 第二节：存储系统基本概念和性能指标 第三节：主要存储器介绍 第四节：存储器与CPU的连接
第一节：计算机存储器系统
第一节：计算机存储器系统
第一节：计算机存储器系统
第一节：计算机存储器系统
第二节：存储系统基本概念和性能指标
4. 功耗和集成度
第二节：存储系统基本概念和性能指标
4. 功耗和集成度
新型FCRAM和DDR2 SDRAM的功耗比较
第二节：存储系统基本概念和性能指标
4. 功耗和集成度
第二节：存储系统基本概念和性能指标
5. 可靠性
85摄氏度
重写100万次 保存100年 重写50万次 保存50年
1） RAM也称读写存储器，对该存储器内部的任何一个存储单元，既可 以读出（取），也可以写入（存）； 2）存取用的时间与存储单元所在的物理地址无关； 3）主要用作主存，也可作为高速缓存使用； 通常说的内存容量均指 RAM容量。 4）一般RAM芯片掉电时信息将丢失，目前有内带电池芯片，掉电后信息 不丢失的RAM，称为非易失性RAM（NVRAM）。 5）微机中大量使用MOS型（按制造工艺分成MOS型和双极型）RAM芯片。 6）按集成电路内部结构不同，RAM又可以分为静态RAM和动态RAM。
微机原理ch5
第五章 存储器
存储器
存储器
主要内容：
§5-1 存储器分类
§5-2 随机存取存储器RAM
§5-3 只读存储器ROM
§5-4 CPU与存储器的连接
存储器分类
§5-1
1 存储器分类
存储器分类
存储器是计算机的主要组成部分之一，是用来存放程序和数据的部件，存储器表征了计算机的“记忆”功能，存储器的容量和存取速度是决定计算机性能的重要指标。存储器的容量越大，记忆的信息也就越多，计算机的功能也就越强。
一、按用途分类
1、内部存储器
内部存储器也称为内存，是主存储器。
（1）功能：存放当前正在使用的或经常使用的程序和数据。
（2）特点：存取速度快、容量较小、CPU直接访问（由半导体存储器构成）。
（3）容量：受到地址总线位数的限制
8086系统，20条地址线，寻址空间为1M（220）字节；
80386系统，32条地址线，寻址空间4G（232）字节。
（4）存放内容：系统软件（系统引导程序、监控程序或者操作系统中的ROM BIOS等）以及当前要运行的应用软件。
2、外部存储器
外部存储器也称为外存，是辅助存储器。
（1）功能：用来存放相对来说不经常使用的程序或者数据或者需要长期保存的信息。 （2）特点：存取速度慢、容量大，可以保存和修改存储信息，CPU不直接对它进行访问，有专用的设备（硬盘驱动器、软驱、光驱等）来管理，一般外部存储器由磁表面存储器件构成 。
（3）容量：不受限制，是一种海量存储器。
（4）存放内容：系统软件、应用软件、其他长期保存程序和数据。
3、计算机工作时存取程序和数据的过程
（1）由内存ROM中的引导程序启动系统；
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
１、存储容量 • 指主存所能容纳的二进制信息的总量。
字节编址：以字节数来表示容量；
字编址：以字数×字长来表示容量。
如：某主存储器的容量为64K×16，表示它有64K个字，每 个字的字长为16位；若用字节数表示，则可记为128K字节 （128KB）。
2021/3/3
第五章存储器
4
第五章 存储器
２、存取速度（存取时间、存取周期） 存取时间： （访问时间、读/写时间） • 指从启动一次存储器操作到完成该操作所经历的时间。 存取周期： （读写周期、访内周期） • 存储器从接受读/写命令信号始，将信息读出或写入后，到
Cache－主存存储层次（Cache存储系统）
Cache存储系统是为解决主存速度不足而提出来的 。从CPU看，速度接近Cache的速度，容量是主存的容 量，每位价格接近于主存的价格。由于Cache存储系统 全部用硬件来调度，因此它对系统程序员和应用程序员 都是透明的。
辅助硬件
CPU
Cache
主存
第五章存储器
接到下一个读/写命令为止所需的时间。 一般情况下，存取周期存取时间 ，为什么？ • 因为对任何一种存储器，在读写操作之后，总要有一段恢复
内部状态的复原时间。特别对于破坏性读出的存储器，存取 周期往往比存取时间要大得多，这是因为存储器中的信息读 出后需要马上进行重写。
2021/3/3
第五章存储器
5
第五章 存储器
主存−辅存存储层次（虚拟存储系统）
虚拟存储系统是为解决主存容量不足而提出来的。从 CPU看，速度接近主存的速度，容量是虚拟的地址空 间，每位价格是接近于辅存的价格。由于虚拟存储系统 需要通过操作系统来调度，因此对系统程序员是不透明 的，但对应用程序员是透明的。
辅助软硬件
CPU
主存
辅存
第五章存储器
第五章 存储器
都ห้องสมุดไป่ตู้一例外地采用半导体存储器。
2021/3/3
第五章存储器
8
第五章 存储器
２、分类 ①功能
主存储器：在主机内，可直接与CPU交换信息，速度较快。 辅助存储器：在主机外，不能与CPU交换信息，速度较慢。 高速缓冲存储器：在CPU和内存之间，容量小，速度与CPU匹配。
控制存储器：用于存放实现指令系统的所有微程序，是一种只读存储 器，位于CPU内部。
• 存储体中，为区分不同的存储单元，对每一单元给一个编号， 这个编号叫地址，地址与存储单元一一对应。
• 存储单元可以按字编址，也可以按字节编址； • 存储单元是地址码能够指定的最小存储单位； • 存储体同周围的逻辑线路一起组成存储器。
2021/3/3
第五章存储器
3
第五章 存储器
二、主存储器的主要技术指标
３、主存带宽 又称为主存的数据传输率，是指主存每秒钟可读写的数据 量。（b/s，B/s） 提高主存带宽的措施：缩短存取周期；增加存储字长。
4、可靠性 • 以平均无故障时间(两次故障之间的平均间隔)来衡量 5、性能/价格比 6、功耗 • 是一个不容忽视的问题，它反映了存储器件耗电的多少，同
时也反映了器件的发热程序。（因温度高会限制集成度的提 高）功耗小，也有利于存储器的稳定工作。
§5.2 半导体随机存储器RAM 一.基本单元电路
1.六管静态MOS的基本单元电路 ⑴. 工作原理 约定： VCC=1 高电平， VCC=0 低电平 T1导通，T2截止， “0”态 T1截止，T2导通， “1”态
2021/3/3
第五章存储器
11
多级存储层次
CPU
M1
存储层次
M2
…
Mn
多级存储层次从CPU的角度来看，n种不同的存储器 （M1～Mn）在逻辑上是一个整体。其中：M1速度最 快、容量最小、位价格最高；Mn速度最慢、容量最大 、位价格最低。整个存储系统具有接近于M1的速度， 相等或接近Mn的容量，接近于Mn的位价格。在多级存 储层次中，最常用的数据在M1中，次常用的在M2中， 最少使用的在Mn中。 第五章存储器
第五章 存储器
• 存储器概述 • 静态、动态存储器的结构、特点 • 存储器芯片与CPU的连接 • 只读存储器的分类 • 提高存储器性能的技术 • 高速缓冲存储器 • 虚拟存储器
2021/3/3
第五章存储器
1
第五章 存储器
§5.1 概述
一、基本概念 • 信息存储的基本单位，叫做一个二进制位（bit）。（可用
②读写方式 RAM：随机存取存储器 ROM：只读存储器
2021/3/3
第五章存储器
9
第五章 存储器
③读写顺序 SAM(sequential)：顺序存取，存取时间与存储单元的物理 位置有关，如磁带。 RAM：随机存取，存取时间与存储单元的物理位置无关。 DAM(Director)：直接存取，介于上述二者之间，如磁盘。
2021/3/3
第五章存储器
6
第五章 存储器
三、存储器的发展与分类
１、发展 ENIAC的存储器:用电子管触发器组成的20位移位寄存器。
随后的十几年，存储技术发展很活跃，相继出现了汞延迟线， 阴极射线管做成的存储器，最多存32×32位信息，后改成磁 鼓，平均存取时间15.6ms，总容量65536位。
④存储介质 磁芯：永久存储(非易失性)、速低，但不常用。 半导体：速度高，集成度高、常用。 磁表面：容量巨大、速度慢、价格低，多用作辅助存储器 光存储器：应用越来越广泛
2021/3/3
第五章存储器
10
第五章 存储器
四、存储系统的层次结构
为了解决存储容量、存取速度和价格之间的矛盾，通常 把各种不同存储容量、不同存取速度的存储器，按一定的体 系结构组织起来，形成一个多级存储层次的存储系统。
1953年，美国麻省理工学院研制出第一台磁芯存储器。 磁芯存储器以它的容量大，速度快，可靠性高，成本低等优势，
在当时一直占主导地位。
2021/3/3
第五章存储器
7
第五章 存储器
60年代后期，集成电路技术出现后，半导体存储器问世。 1971年IBM370/145机首次使用半导体存储器作主存。 目前，半导体存储器已是存储技术的主流，从单片机到巨型机，
具有两个稳态的元件来表示，如，触发器） • 存储一位二进制数的器件称作一个存储元。 • 当一个二进制数作为一个整体进行存储操作时,就称作一个
存储字,一个字中的二进制位数叫字长。 • 多个存储元组成了一个存储单元。
• 多个存储单元组成了一个存储体—存储器的核心。
2021/3/3
第五章存储器
2
第五章 存储器
字节编址：以字节数来表示容量；
字编址：以字数×字长来表示容量。
如：某主存储器的容量为64K×16，表示它有64K个字，每 个字的字长为16位；若用字节数表示，则可记为128K字节 （128KB）。
2021/3/3
第五章存储器
4
第五章 存储器
２、存取速度（存取时间、存取周期） 存取时间： （访问时间、读/写时间） • 指从启动一次存储器操作到完成该操作所经历的时间。 存取周期： （读写周期、访内周期） • 存储器从接受读/写命令信号始，将信息读出或写入后，到
Cache－主存存储层次（Cache存储系统）
Cache存储系统是为解决主存速度不足而提出来的 。从CPU看，速度接近Cache的速度，容量是主存的容 量，每位价格接近于主存的价格。由于Cache存储系统 全部用硬件来调度，因此它对系统程序员和应用程序员 都是透明的。
辅助硬件
CPU
Cache
主存
第五章存储器
接到下一个读/写命令为止所需的时间。 一般情况下，存取周期存取时间 ，为什么？ • 因为对任何一种存储器，在读写操作之后，总要有一段恢复
内部状态的复原时间。特别对于破坏性读出的存储器，存取 周期往往比存取时间要大得多，这是因为存储器中的信息读 出后需要马上进行重写。
2021/3/3
第五章存储器
5
第五章 存储器
主存−辅存存储层次（虚拟存储系统）
虚拟存储系统是为解决主存容量不足而提出来的。从 CPU看，速度接近主存的速度，容量是虚拟的地址空 间，每位价格是接近于辅存的价格。由于虚拟存储系统 需要通过操作系统来调度，因此对系统程序员是不透明 的，但对应用程序员是透明的。
辅助软硬件
CPU
主存
辅存
第五章存储器
第五章 存储器
都ห้องสมุดไป่ตู้一例外地采用半导体存储器。
2021/3/3
第五章存储器
8
第五章 存储器
２、分类 ①功能
主存储器：在主机内，可直接与CPU交换信息，速度较快。 辅助存储器：在主机外，不能与CPU交换信息，速度较慢。 高速缓冲存储器：在CPU和内存之间，容量小，速度与CPU匹配。
控制存储器：用于存放实现指令系统的所有微程序，是一种只读存储 器，位于CPU内部。
• 存储体中，为区分不同的存储单元，对每一单元给一个编号， 这个编号叫地址，地址与存储单元一一对应。
• 存储单元可以按字编址，也可以按字节编址； • 存储单元是地址码能够指定的最小存储单位； • 存储体同周围的逻辑线路一起组成存储器。
2021/3/3
第五章存储器
3
第五章 存储器
二、主存储器的主要技术指标
３、主存带宽 又称为主存的数据传输率，是指主存每秒钟可读写的数据 量。（b/s，B/s） 提高主存带宽的措施：缩短存取周期；增加存储字长。
4、可靠性 • 以平均无故障时间(两次故障之间的平均间隔)来衡量 5、性能/价格比 6、功耗 • 是一个不容忽视的问题，它反映了存储器件耗电的多少，同
时也反映了器件的发热程序。（因温度高会限制集成度的提 高）功耗小，也有利于存储器的稳定工作。
§5.2 半导体随机存储器RAM 一.基本单元电路
1.六管静态MOS的基本单元电路 ⑴. 工作原理 约定： VCC=1 高电平， VCC=0 低电平 T1导通，T2截止， “0”态 T1截止，T2导通， “1”态
2021/3/3
第五章存储器
11
多级存储层次
CPU
M1
存储层次
M2
…
Mn
多级存储层次从CPU的角度来看，n种不同的存储器 （M1～Mn）在逻辑上是一个整体。其中：M1速度最 快、容量最小、位价格最高；Mn速度最慢、容量最大 、位价格最低。整个存储系统具有接近于M1的速度， 相等或接近Mn的容量，接近于Mn的位价格。在多级存 储层次中，最常用的数据在M1中，次常用的在M2中， 最少使用的在Mn中。 第五章存储器
第五章 存储器
• 存储器概述 • 静态、动态存储器的结构、特点 • 存储器芯片与CPU的连接 • 只读存储器的分类 • 提高存储器性能的技术 • 高速缓冲存储器 • 虚拟存储器
2021/3/3
第五章存储器
1
第五章 存储器
§5.1 概述
一、基本概念 • 信息存储的基本单位，叫做一个二进制位（bit）。（可用
②读写方式 RAM：随机存取存储器 ROM：只读存储器
2021/3/3
第五章存储器
9
第五章 存储器
③读写顺序 SAM(sequential)：顺序存取，存取时间与存储单元的物理 位置有关，如磁带。 RAM：随机存取，存取时间与存储单元的物理位置无关。 DAM(Director)：直接存取，介于上述二者之间，如磁盘。
2021/3/3
第五章存储器
6
第五章 存储器
三、存储器的发展与分类
１、发展 ENIAC的存储器:用电子管触发器组成的20位移位寄存器。
随后的十几年，存储技术发展很活跃，相继出现了汞延迟线， 阴极射线管做成的存储器，最多存32×32位信息，后改成磁 鼓，平均存取时间15.6ms，总容量65536位。
④存储介质 磁芯：永久存储(非易失性)、速低，但不常用。 半导体：速度高，集成度高、常用。 磁表面：容量巨大、速度慢、价格低，多用作辅助存储器 光存储器：应用越来越广泛
2021/3/3
第五章存储器
10
第五章 存储器
四、存储系统的层次结构
为了解决存储容量、存取速度和价格之间的矛盾，通常 把各种不同存储容量、不同存取速度的存储器，按一定的体 系结构组织起来，形成一个多级存储层次的存储系统。
1953年，美国麻省理工学院研制出第一台磁芯存储器。 磁芯存储器以它的容量大，速度快，可靠性高，成本低等优势，
在当时一直占主导地位。
2021/3/3
第五章存储器
7
第五章 存储器
60年代后期，集成电路技术出现后，半导体存储器问世。 1971年IBM370/145机首次使用半导体存储器作主存。 目前，半导体存储器已是存储技术的主流，从单片机到巨型机，
具有两个稳态的元件来表示，如，触发器） • 存储一位二进制数的器件称作一个存储元。 • 当一个二进制数作为一个整体进行存储操作时,就称作一个
存储字,一个字中的二进制位数叫字长。 • 多个存储元组成了一个存储单元。
• 多个存储单元组成了一个存储体—存储器的核心。
2021/3/3
第五章存储器
2
第五章 存储器