第五章存储器
合集下载
外存储器
基于DRAM的固态硬盘：采用DRAM作为存储介质，它仿效传统 硬盘的设计，它是一种高性能的存储器，而且使用寿命很长， 美中不足的是需要独立电源来保护数据安全。DRAM固态硬盘属 于比较非主流的设备，主要用于服务器中。
第五章 外存储器
5.1.5 固态硬盘（SSD）
优点： 读写速度快：采用闪存作为存储介质，读取速度相对机械硬 盘更快。固态硬盘不用磁头，寻道时间几乎为0。固态硬盘的快 绝不仅仅体现在持续读写上，随机读写速度快才是固态硬盘的 终极特色，这最直接体现在绝大部分的日常操作中。最常见的 7200转机械硬盘的寻道时间一般为12-14毫秒，而SSD可达到0.1 毫秒甚至更低。
第五章 外存储器
5.2.4
1．保持光驱、光盘清洁；
2．定期清洁保养激光头； 3．保持光驱水平放置；
光驱的维护
4．养成关机前及时取盘的习惯； 5．减少光驱的工作时间； 6．少用盗版光盘，多用正版光盘； 7．正确开关盘盒； 8．利用程序进行开关盘盒；
9．谨慎小心维修；
10．尽量少放影碟；
第五章 外存储器
固态硬盘的存储介质分为两种，一种是采用闪存 （FLASH芯片）作为存储介质，另外一种是采用DRAM 作为存储介质。
第五章 外存储器
5.1.5 固态硬盘（SSD）
基于闪存类 基于闪存的固态硬盘：采用FLASH芯片作为存储介质，这也是 通常所说的SSD。它的外观可以被制作成多种模样，例如：笔记 本硬盘、微硬盘、存储卡、U盘等样式。这种SSD固态硬盘最大 的优点就是可以移动，而且数据保护不受电源控制，能适应于 各种环境，但是使用年限不高，适合于个人用户使用。 基于DRAM类
第五章 外存储器
5.4.2 软盘驱动器
1976年世界上第一台5.25英寸软盘驱动器由Shugart Assaciates公司为IBM的大型机研发成功，1980年索尼公司推出 了3.5英寸软驱，1.44MB、125KB/s传输速度、300rpm转速、 容易损坏。
微机原理第五章 存储器
eg：要将6116SRAM放在8088CPU最低地址区域
（00000H~007FFH）
A11
CPU
A19
…
A0~A10
6116 CS
2）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是
全部高位地址）接到片外译码电路中参加译码，形成片选信号。 因此对应于存储芯片中的单元可有多个地址 。
（二）内存与CPU连接时的速度匹配
对CPU来说，读/写存储器的操作都有固定的时序（对8086 来说需要4个时钟周期），由此也就决定了对内存的存取速 度要求。
（三）内存容量的配置、地址分配 1. 内存容量配置
• CPU寻址能力（地址总线的条数） 软件的大小（对于通用计算机，这项不作为主要因素）
2. 区域的分配 RAM ROM 3. 数据组织 （按字节组织） 16位数据，低位字节在前，高位字节在后，存储器奇偶分体 （四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等 方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。
24V
S
SiO2 G
D
字线
Vcc 位 线 输 出
P+ + + P+ N衬底
浮栅MOS
位
D
线
浮栅管
S
特点： 1）只读， 失电后信息不丢失 2）紫外线光照后，可擦除信息， 3）信息擦除可重新灌入新的信息（程序） 典型芯片（27XX） 2716（2K×8位），2764（8K ×8位）……
D0 D8
CE
址
线
存储体
启动
控制逻辑 控制线
读 写
数 据 CPU
电寄
路存
器数
（00000H~007FFH）
A11
CPU
A19
…
A0~A10
6116 CS
2）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是
全部高位地址）接到片外译码电路中参加译码，形成片选信号。 因此对应于存储芯片中的单元可有多个地址 。
（二）内存与CPU连接时的速度匹配
对CPU来说，读/写存储器的操作都有固定的时序（对8086 来说需要4个时钟周期），由此也就决定了对内存的存取速 度要求。
（三）内存容量的配置、地址分配 1. 内存容量配置
• CPU寻址能力（地址总线的条数） 软件的大小（对于通用计算机，这项不作为主要因素）
2. 区域的分配 RAM ROM 3. 数据组织 （按字节组织） 16位数据，低位字节在前，高位字节在后，存储器奇偶分体 （四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等 方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。
24V
S
SiO2 G
D
字线
Vcc 位 线 输 出
P+ + + P+ N衬底
浮栅MOS
位
D
线
浮栅管
S
特点： 1）只读， 失电后信息不丢失 2）紫外线光照后，可擦除信息， 3）信息擦除可重新灌入新的信息（程序） 典型芯片（27XX） 2716（2K×8位），2764（8K ×8位）……
D0 D8
CE
址
线
存储体
启动
控制逻辑 控制线
读 写
数 据 CPU
电寄
路存
器数
微机原理第5章半导体存储器(精)
2
高速缓冲存储器(Cache)。这个存储器 所用芯片都是高速的,其存取速度可与微处 理器相匹配,容量由几十K～几百K字节,通常 用来存储当前使用最多的程序或数据。
内存储器,速度要求较快(低于Cache),有一 定容量(受地址总线位数限制),一般都在几十 兆字节以上。
3
外存,速度较慢,但要求容量大,如软盘, 硬盘,光盘等。其容量可达几百兆至几十个 GB,又称“海量存储器”,通常用来作后备存 储器,存储各种程序和数据,可长期保存,易于 修改,要配置专用设备。
M / IO
•
1
前1K
A11
•
1
后1K
23
前 1K A =0 11 0000000000000000 ～ 0000001111111111B 即 0000～03FFH
后 1K A =1 11 0000100000000000 ～0000101111111111B 即 0800～0BFFH
可见,地址不连续!
选用存储器时,存取速度最好选与CPU 时序相匹配的芯片。另外在满足存储器总 容量前提下,尽可能选用集成度高,存储容量 大的芯片。
14
5.2 读写存储器RAM
5.2.1 静态RAM(SRAM) SRAM的基本存储电路由6个MOS管
组成,为双稳态触发器，其内部结构请自 己看书。
⒈ 2114存储芯片,为1K*4位
27
图中数据总线驱动器采用74LS245,其逻
辑框图与功能表三态如下:
门
A
•
•B
使能 方向控制
G
DIR
操作
&
•
•
0
0
BA
0
1
AB
高速缓冲存储器(Cache)。这个存储器 所用芯片都是高速的,其存取速度可与微处 理器相匹配,容量由几十K～几百K字节,通常 用来存储当前使用最多的程序或数据。
内存储器,速度要求较快(低于Cache),有一 定容量(受地址总线位数限制),一般都在几十 兆字节以上。
3
外存,速度较慢,但要求容量大,如软盘, 硬盘,光盘等。其容量可达几百兆至几十个 GB,又称“海量存储器”,通常用来作后备存 储器,存储各种程序和数据,可长期保存,易于 修改,要配置专用设备。
M / IO
•
1
前1K
A11
•
1
后1K
23
前 1K A =0 11 0000000000000000 ～ 0000001111111111B 即 0000～03FFH
后 1K A =1 11 0000100000000000 ～0000101111111111B 即 0800～0BFFH
可见,地址不连续!
选用存储器时,存取速度最好选与CPU 时序相匹配的芯片。另外在满足存储器总 容量前提下,尽可能选用集成度高,存储容量 大的芯片。
14
5.2 读写存储器RAM
5.2.1 静态RAM(SRAM) SRAM的基本存储电路由6个MOS管
组成,为双稳态触发器，其内部结构请自 己看书。
⒈ 2114存储芯片,为1K*4位
27
图中数据总线驱动器采用74LS245,其逻
辑框图与功能表三态如下:
门
A
•
•B
使能 方向控制
G
DIR
操作
&
•
•
0
0
BA
0
1
AB
第五章 存储器
5.1 概述
图5-2 多层存储系统与CPU的关系图
5.1 概述
5.1.4 存储器的主要技术指标 1．存储容量 一般情况下，存储容量越大，能存放的程序和数据越多，其解题能力也越强。 2．存取周期 存取周期又叫读写周期或访问周期，它是衡量主存储器工作速度的重要指标。 存储器从接受读/写命令信号开始，待信息读出或写入后，直到能接受下一条读/写命令为止所需 的全部时间为存取周期。即允许连续访问存储器的最短时间间隔。存储器的存取周期越短，其存取 速度就越快，反之就越慢。 在同一类型的存储器中，存取周期的长短与存储容量的大小有关，容量越大，存取周期越长。 同是半导体存储器，MOS工艺的存储器存取周期已达100毫微秒，而双极型工艺的存储器存取周期 则接近10毫微秒。 值得一提的是，尽管存储器的速度指标随着存储器件的发展得到了很大程度的提高，但仍跟不 上CPU处理指令和数据的速度，从CPU的角度来看，主存的周期时间变成了系统的瓶颈。为了能与 CPU在速度上相匹配，希望存取周期越短越好。
地址译码驱动电路： 地址译码驱动电路：接收来自CPU的N位地址，经译码后产生K（K=）个地址选择信号，实现对主存储 单元的选址。译码驱动电路实际包含译码器和驱动器两部分。译码器将地址总线输入的地址码转换 成与之相对应的译码输出线上的高电平，以表示选中某一单元，并由驱动器提供驱动电流去驱动相 应的读写电路，完成对被选中单元的读写操作。
5.1 概述
5.1.3 存储系统 存储系统是指计算机中由存放程序和数据的各种存储设备、控制部件 及管理信息调度的设备（硬件）和算法（软件）所组成的系统。由于计算机 的主存储器不能同时满足速度快、容量大和成本低的要求，所以在计算机中 必须构建速度由慢到快、容量由大到小的多级层次存储器，以最优的控制调 度算法和合理的成本，构成具有性能可接受的多层存储系统。存储系统由高 速缓冲存储器、主存储器、辅助存储器三级存储器构成，它们的相对关系如 图5-2所示。
微机原理第5章存储器系统
71
3. 工作方式
数ห้องสมุดไป่ตู้读出 字节写入：每一次BUSY正脉冲写
编程写入
入一个字节
自动页写入：每一次BUSY正脉冲写
入一页（1~ 32字节）
字节擦除：一次擦除一个字节 擦除
片擦除：一次擦除整片
72
4. EEPROM的应用
可通过编写程序实现对芯片的读写； 每写入一个字节都需判断READY / BUSY
主存储器 虚拟存储系统
磁盘存储器
8
Cache存储系统
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
9
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
10
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
端的状态，仅当该端为高电平时才可写 入下一个字节。
P219例
73
四、闪速EEPROM
特点：
通过向内部控制寄存器写入命令的方法 来控制芯片的工作方式。
74
工作方式
数据读出
读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记
CAS：列地址选通信号。
地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。
WE：写允许信号
DIN： 数据输入
WE=0 WE=1
数据写入 数据读出
DOUT：数据输出
49
3. 2164在系统中的连接
与系统连接图
50
三、存储器扩展技术
51
1. 存储器扩展
1 A15 1 A14 1 A13
3. 工作方式
数ห้องสมุดไป่ตู้读出 字节写入：每一次BUSY正脉冲写
编程写入
入一个字节
自动页写入：每一次BUSY正脉冲写
入一页（1~ 32字节）
字节擦除：一次擦除一个字节 擦除
片擦除：一次擦除整片
72
4. EEPROM的应用
可通过编写程序实现对芯片的读写； 每写入一个字节都需判断READY / BUSY
主存储器 虚拟存储系统
磁盘存储器
8
Cache存储系统
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
9
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
10
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
端的状态，仅当该端为高电平时才可写 入下一个字节。
P219例
73
四、闪速EEPROM
特点：
通过向内部控制寄存器写入命令的方法 来控制芯片的工作方式。
74
工作方式
数据读出
读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记
CAS：列地址选通信号。
地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。
WE：写允许信号
DIN： 数据输入
WE=0 WE=1
数据写入 数据读出
DOUT：数据输出
49
3. 2164在系统中的连接
与系统连接图
50
三、存储器扩展技术
51
1. 存储器扩展
1 A15 1 A14 1 A13
微机原理和接口技术-5-2 存储系统
0110000000000000 1111111111111111
20
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
例3 （1）解：如果ROM和RAM存储器芯片都采用 8K×1的芯片，试画出存储器与CPU的连接图。
MREQ# A15-0 R/W#
CPU
D7~D0
OE#
例2解
微机原理与接口技术---Chapter5 存储器
MREQ# A20-0 R/W#
CPU
D7~D0
OE#
A20-18
000
3-8译码器
001
010
A17-0
WE A CS
256K ×8
D
WE A CS
256K ×8
D
WE A CS
256K ×8
D
D7~D0
D7~D0
D7~D0
…
111
WE A CS
如果采用的字节编址方式，则需要20条地址线，因为220=1024K byte。
注：字编址方式时，每个32位字地址能够访问4个字节； 如果按照字节编址方式，则每个地址只对应一个字节， 因此所需的地址数是前者的4倍， 218* 4=220 ，即需要20条地址线）
13
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
解：256K*8位SRAM芯片包含18根地址线 (1) 该存储器需要2048K/256K = 8片SRAM芯片； (2) 需要21条地址线， 因为221=2048K， 其中高3位经过译码器输出后用于芯片选择， 低18位作为每个存储器芯片的地址输入。 (3) 该存储器与CPU连接的结构图如下。
20
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
例3 （1）解：如果ROM和RAM存储器芯片都采用 8K×1的芯片，试画出存储器与CPU的连接图。
MREQ# A15-0 R/W#
CPU
D7~D0
OE#
例2解
微机原理与接口技术---Chapter5 存储器
MREQ# A20-0 R/W#
CPU
D7~D0
OE#
A20-18
000
3-8译码器
001
010
A17-0
WE A CS
256K ×8
D
WE A CS
256K ×8
D
WE A CS
256K ×8
D
D7~D0
D7~D0
D7~D0
…
111
WE A CS
如果采用的字节编址方式，则需要20条地址线，因为220=1024K byte。
注：字编址方式时，每个32位字地址能够访问4个字节； 如果按照字节编址方式，则每个地址只对应一个字节， 因此所需的地址数是前者的4倍， 218* 4=220 ，即需要20条地址线）
13
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
解：256K*8位SRAM芯片包含18根地址线 (1) 该存储器需要2048K/256K = 8片SRAM芯片； (2) 需要21条地址线， 因为221=2048K， 其中高3位经过译码器输出后用于芯片选择， 低18位作为每个存储器芯片的地址输入。 (3) 该存储器与CPU连接的结构图如下。
第五章 存储器
微 机 原 理 汇 编 接 口 技 术
部分译码
部分片外地址参与译码 线路较简单 地址有重叠
第 19 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
线选
个别片外地址线直接连至存储芯片的片选输入端 有大量的地址重叠 只适用于小存储容量需求的场合
第 20 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
16位系统的连接
第 21 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
第 22 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
第 23 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
微 机 原 理 汇 编 接 口 技 术
第 26 页
存储器空间的分配和使用
微 机 原 理 汇 编 接 口 技 术
实模式
8086的工作模式，20条地址线能寻址1MB的空间 逻辑地址——段地址：偏移地址 实际地址——段地址×16+偏移地址
所有的系统开机后首先进入实模式
第 27 页
存储器空间的分配和使用
第4 页
存储器概述
微 RAM 机 SRAM 原 DRAM 理 ROM MROM 汇 PROM 编 EPROM 接 EEPROM 口 技 术
第5 页
存储器概述
微 存储器的引脚特征 机 地址线 原 数据线 片选 理 输出允许 汇 读/写控制 编 接 口 技 术
第6 页
随机存取存储器RAM 随机存取存储器
微 XMS，扩充存储器 机 将扩充存储器分为若干个16KB的数据页，同一时刻可将四页COPY 至UMB中的页框内进行处理 原 利用EMM386.EXE，将扩展存储器模拟成扩充存储器使用 理 速度相对较慢 汇 编 接 口 技 术
部分译码
部分片外地址参与译码 线路较简单 地址有重叠
第 19 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
线选
个别片外地址线直接连至存储芯片的片选输入端 有大量的地址重叠 只适用于小存储容量需求的场合
第 20 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
16位系统的连接
第 21 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
第 22 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
第 23 页
存储器与CPU的连接 的连接 存储器与
微 机 原 理 汇 编 接 口 技 术
微 机 原 理 汇 编 接 口 技 术
第 26 页
存储器空间的分配和使用
微 机 原 理 汇 编 接 口 技 术
实模式
8086的工作模式，20条地址线能寻址1MB的空间 逻辑地址——段地址：偏移地址 实际地址——段地址×16+偏移地址
所有的系统开机后首先进入实模式
第 27 页
存储器空间的分配和使用
第4 页
存储器概述
微 RAM 机 SRAM 原 DRAM 理 ROM MROM 汇 PROM 编 EPROM 接 EEPROM 口 技 术
第5 页
存储器概述
微 存储器的引脚特征 机 地址线 原 数据线 片选 理 输出允许 汇 读/写控制 编 接 口 技 术
第6 页
随机存取存储器RAM 随机存取存储器
微 XMS，扩充存储器 机 将扩充存储器分为若干个16KB的数据页，同一时刻可将四页COPY 至UMB中的页框内进行处理 原 利用EMM386.EXE，将扩展存储器模拟成扩充存储器使用 理 速度相对较慢 汇 编 接 口 技 术
第五章存储器
②读写方式 RAM：随机存取存储器 ROM：只读存储器
上午3时16分
9
第五章 存储器
③读写顺序 SAM(sequential)：顺序存取，存取时间与存储单元的物理 位置有关，如磁带。 RAM：随机存取，存取时间与存储单元的物理位置无关。 DAM(Director)：直接存取，介于上述二者之间，如磁盘。
上午3时16分
29
第五章 存储器
⑶异步式 • 以上两种方式的结合，在2ms的时间内，把存储单元分散地
刷新一遍。
上例： 32×32阵，2ms/32=62.5 μs(每行刷新的平均间隔)
特点：折中，使用较多
另外，异步刷新方式还可以采取不定期刷新方式，可以在主机 不访存的时间内刷新，这种方式取消了机器的死区，但刷 新控制线路极其复杂。
上午3时16分
4
第五章 存储器
２、存取速度（存取时间、存取周期） 存取时间： （访问时间、读/写时间） • 指从启动一次存储器操作到完成该操作所经历的时间。 存取周期： （读写周期、访内周期） • 存储器从接受读/写命令信号始，将信息读出或写入后，到
接到下一个读/写命令为止所需的时间。 一般情况下，存取周期存取时间 ，为什么？ • 因为对任何一种存储器，在读写操作之后，总要有一段恢
②写入态
• V字=1 ，使T3T4都导通
写1：VD=1,
V D
＝0，VA＝1,
VB＝0
T1截止，T2导通
D
写0：VD=0,
V D
＝1，VA＝0, VB＝
1
T1导通，T2截止
上午3时16分
D w
16
第五章 存储器
③读出态
V字=1 ，使T3T4都导通 读1：因原存1， T1截止，T2导通，
上午3时16分
9
第五章 存储器
③读写顺序 SAM(sequential)：顺序存取，存取时间与存储单元的物理 位置有关，如磁带。 RAM：随机存取，存取时间与存储单元的物理位置无关。 DAM(Director)：直接存取，介于上述二者之间，如磁盘。
上午3时16分
29
第五章 存储器
⑶异步式 • 以上两种方式的结合，在2ms的时间内，把存储单元分散地
刷新一遍。
上例： 32×32阵，2ms/32=62.5 μs(每行刷新的平均间隔)
特点：折中，使用较多
另外，异步刷新方式还可以采取不定期刷新方式，可以在主机 不访存的时间内刷新，这种方式取消了机器的死区，但刷 新控制线路极其复杂。
上午3时16分
4
第五章 存储器
２、存取速度（存取时间、存取周期） 存取时间： （访问时间、读/写时间） • 指从启动一次存储器操作到完成该操作所经历的时间。 存取周期： （读写周期、访内周期） • 存储器从接受读/写命令信号始，将信息读出或写入后，到
接到下一个读/写命令为止所需的时间。 一般情况下，存取周期存取时间 ，为什么？ • 因为对任何一种存储器，在读写操作之后，总要有一段恢
②写入态
• V字=1 ，使T3T4都导通
写1：VD=1,
V D
＝0，VA＝1,
VB＝0
T1截止，T2导通
D
写0：VD=0,
V D
＝1，VA＝0, VB＝
1
T1导通，T2截止
上午3时16分
D w
16
第五章 存储器
③读出态
V字=1 ，使T3T4都导通 读1：因原存1， T1截止，T2导通，
单片机教程 第5章-存储器
MOS存储器按工作特点、作用以及制造工艺可分为： 存储器按工作特点、作用以及制造工艺可分为： 存储器按工作特点
动态DRAM 数据存储器 动态 RAM Random Access Memory 静态SRAM 静态 MOS存储器 存储器 掩膜ROM — Read Only Memory 非易失 掩膜 ROM 现场可编程 现场可编程PROM — Programmable ROM 程序存储器 可擦可编程EPROM — Erasable PROM 可擦可编程 电可擦可编程E 电可擦可编程 2ROM — Electrically EPROM 闪速存储器 — Flash Memory
第5章：半导体存储器
本章基本要求： 本章基本要求：
1、存储器基本概念 2、RAM、ROM存储器工作原理RAM、ROM存储器工作原理 存储器工作原理51单片机系统外部存储器的连接 单片机系统外部存储器的连接* 3、51单片机系统外部存储器的连接*
单极性MOS存储器分类 存储器分类 单极性
易失
双极性存储器有TTL、ECL
5.1
半导体存储器基础
1、单译码编址存储器 如图：注意地址译码器、存储器阵列。 如图：注意地址译码器、存储器阵列。
5.1
半导体存储器基础
2、双译码编址存储器 如图：注意它的译码与选中单元的过程。 如图：注意它的译码与选中单元的过程。
5.2
只读存储器ROM 只读存储器
特点： 存放的信息是固定的， 特点 ： 存放的信息是固定的 ， 不会随停电而 丢失。在使用过程中，其信息只可以读取， 丢失 。 在使用过程中 ， 其信息只可以读取 ， 不可 以改写。 以改写。 常用的ROM种类有： ROM种类有 常用的ROM种类有： 掩模ROM 由制造厂家写入信息。 ROM， 1、掩模ROM，由制造厂家写入信息。 PROM，由用户一次性写入信息。 2、PROM，由用户一次性写入信息。 EPROM，多次可改写ROM ROM， 3、EPROM，多次可改写ROM，可由用户使用紫外线 灯擦除再次写入信息。 灯擦除再次写入信息。 EEPROM，可用电脉冲擦除， 4、EEPROM，可用电脉冲擦除，并再次由用户写入 信息。 信息。
第五章 存储器
A• 4 0• … • 1• 0• … • 1•
A• 3 0• … • 1• 0• … • 1•
A• 2 0• … • 1• 0• … • 1•
A• 1 0• … • 1• 0• … • 1•
A 0 0 … 1 0 … 1
• • • • • •
× • × • × • × • × • × •
9
× • × • × • × • × • × •
线性选择方式、部分译码方式、全译码方式
下面通过举例说明（以8088CPU为例）
1、线性选择方式
片间寻址原则：用CPU高位地址线的一根或某几根
组合形成片选信号。
例5-1：使用SRAM芯片Intel6264 （8K×8位）组成16K×8的存储器 系统，设计6264与8088CPU的硬件 连接图，并分析各芯片的地址范围
刷新地址 计数器 地址 多路器
地址总线
地址
CPU
刷新定时器 读/写 仲裁 电路 RAS 定时 CAS 发生器 WR
DRAM
数据缓冲器
图5-6 DRAM控制器逻辑框图
三、高速缓冲存储器（Cache） 主要由硬件来实现，对程序员是透明的。
理解： •Cache的基本概念； •基本工作原理； •命中率； •Cache的分级体系结构
Vcc /WE CE2 A3 A2 A1 /OE A0 /CE1 IO7 IO6 IO5 IO4 IO3
其中： A12~A0：地址线
IO7~IO0：数据线
/WE：写允许信号,低电平有效
/OE：读允许信号,低电平有效
/CE1,CE2：片选 Vcc：+5V, GND：地
图5-3 6264芯片管脚图
下图为6264芯片与CPU的连接：
计算机存储技术
对于以80386、80486等32位CPU为核心的微机系统，一般使用4 个由字节组成的存储体。
◇扩展方法：
地址线全部连在一起，片选及控制信号全部连在一起，片0对
应数据线D0—D7，片1对应D8—D15，以此类推即可。
•容量的扩展：
◇当单芯片容量不足时，例如用2片6116（2K*8）扩展为
4K*8的存储器，此时涉及的主要问题是片选信号的产生。
共共88字节长字节长44字节为中断服务程序入口地址在逻字节为中断服务程序入口地址在逻辑段中的偏移量辑段中的偏移量22字节为对应逻辑段的段选择符字节为对应逻辑段的段选择符用来指示该段描述符在用来指示该段描述符在gdtgdt中的位置从而取得段中的位置从而取得段描述符得到段的基地址描述符得到段的基地址22字节为访问权限等信字节为访问权限等信baselimitidtr32位基地址16位段限段选择符在gdt中确定段基址偏移量任务状态段tss
D16-D23 6116（2）
D24-D31 6116（3）
A0—A10 CS OE
WE0
WE1
WE2
WE3
• 动态RAM (Dynamic RAM)
◇特点：集成度高，成本低，需动态刷新。
◇以2164A为例：
•地址线：A0—A7（分时复用）
Din
WE
RAS
2164
A0-A7
◇常用的DRAM有：
CAS Dout
◇常用的SRAM芯片： •21系列：2114（1K*4），6116（2K*8），6264 （8K*8） ，
62256(32K*8), •43系列：4361(64k*1) , 4363(16k*4) , 4364(8k*8) ,
43254(64k*4), 43256A(32k*8) , 431000A(128k*8)
◇扩展方法：
地址线全部连在一起，片选及控制信号全部连在一起，片0对
应数据线D0—D7，片1对应D8—D15，以此类推即可。
•容量的扩展：
◇当单芯片容量不足时，例如用2片6116（2K*8）扩展为
4K*8的存储器，此时涉及的主要问题是片选信号的产生。
共共88字节长字节长44字节为中断服务程序入口地址在逻字节为中断服务程序入口地址在逻辑段中的偏移量辑段中的偏移量22字节为对应逻辑段的段选择符字节为对应逻辑段的段选择符用来指示该段描述符在用来指示该段描述符在gdtgdt中的位置从而取得段中的位置从而取得段描述符得到段的基地址描述符得到段的基地址22字节为访问权限等信字节为访问权限等信baselimitidtr32位基地址16位段限段选择符在gdt中确定段基址偏移量任务状态段tss
D16-D23 6116（2）
D24-D31 6116（3）
A0—A10 CS OE
WE0
WE1
WE2
WE3
• 动态RAM (Dynamic RAM)
◇特点：集成度高，成本低，需动态刷新。
◇以2164A为例：
•地址线：A0—A7（分时复用）
Din
WE
RAS
2164
A0-A7
◇常用的DRAM有：
CAS Dout
◇常用的SRAM芯片： •21系列：2114（1K*4），6116（2K*8），6264 （8K*8） ，
62256(32K*8), •43系列：4361(64k*1) , 4363(16k*4) , 4364(8k*8) ,
43254(64k*4), 43256A(32k*8) , 431000A(128k*8)
微机原理 第五章 存储器
片选和读写控制逻辑
CS
1 0
RD
╳ 0
WR
╳ 1
操
作
无操作 RAM→CPU操作
0
0 0
1
0 1
0
0 1
CPU→RAM操作
非法 无操作
第5章 半导体存储器
存储器芯片的I/O控制
第5章 半导体存储器
静态RAM
静态随机存取存储器
SRAM的基本存储单元一
般由六管静态存储电路构 成，集成度较低，功耗较
大，无需刷新电路，由于
第5章 半导体存储器
半导体存储器的主要指标
容量：每个存储器芯片所能存储的二进制
数的位数。
存储器容量＝单元数×每单元数据位数(1、4或8) 例：Intel 2114芯片的容量为1K×4位，Intel 6264芯 片为8K×8位。 注：微机（8/16/32/64位字长） 兼容8位机==>以字节BYTE为单元
组成单元 触发器 极间电容 速度 集成度 快 低 慢 高 应用 小容量系统 大容量系统
SRAM
DRAM
第5章 半导体存储器
只读存储器ROM
掩膜ROM：信息制作在芯片中，不可更改
PROM：允许一次编程，此后不可更改
EPROM：用紫外光擦除，擦除后可编程；
并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在 线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的 EEPROM，但只能按块（Block）擦除
第5章 半导体存储器
存储器容量扩充
位数扩充
A9～A0 A9～A0 2114 CE （2） A9～A0 2114 I/O4～I/O1 CE （1） I/O4～I/O1
第五章 存储器
a. 静态RAM (速度快,存储容量小,集成度低,无需刷新 ) b. 动态RAM (速度慢,存储容量大,集成度高,需刷新 )
1.静态SRAM 构成
• 存储元由双稳态触发器构成。双稳态触发器有两个稳定 状态，可用来存储一位二进制信息。只要不掉电，其存 储的信息可以始终稳定地存在。
• 集成度较高，功耗比双极型的低 • 存取速度较动态RAM快。 • SRAM一般采用“字结构”存储矩阵：
读写存储器RAM
组成单元 速度 集成度
应用
SRAM 触发器 快 低 小容量系统
DRAM 极间电容 慢 NVRAM 带微型电池 慢
高 大容量系统 低 小容量非易失
第二节 随机存取存储器RAM
1、定义：在计算机正常工作状态下,存储器的信息既可以随 机读,又可以随机写。
2、性质：RAM中的信息具有易失性。 3、分类:
也可以接地址线高位，或接地址译码器的输出端。 ③ 读写控制信号并联接到控制总线中的读写控制线上。 ④ 数据线分高低部分分别与数据总线相应位连接。
33
2.存储容量的扩展 • 线选法译码电路:用高端地址线作为芯片片选控制线。
D7～D0 A12～A0
A12～A0
0 0000 0000 0000 D7～D0 A12～A0
A19～A0 M/IO 1
WR D7～D0
CE A19～A0 1M×1(0#)
CE A19～A0 1M×1(1#)
CE A19～A0 1M×1(2#)
WE I/O
WE I/O
WE I/O
D0
D1
D2
CE A19～A0 1M×1(7#) WE I/O
D7
31
例2、2114（1K×4位）扩展1K×8位存储器
1.静态SRAM 构成
• 存储元由双稳态触发器构成。双稳态触发器有两个稳定 状态，可用来存储一位二进制信息。只要不掉电，其存 储的信息可以始终稳定地存在。
• 集成度较高，功耗比双极型的低 • 存取速度较动态RAM快。 • SRAM一般采用“字结构”存储矩阵：
读写存储器RAM
组成单元 速度 集成度
应用
SRAM 触发器 快 低 小容量系统
DRAM 极间电容 慢 NVRAM 带微型电池 慢
高 大容量系统 低 小容量非易失
第二节 随机存取存储器RAM
1、定义：在计算机正常工作状态下,存储器的信息既可以随 机读,又可以随机写。
2、性质：RAM中的信息具有易失性。 3、分类:
也可以接地址线高位，或接地址译码器的输出端。 ③ 读写控制信号并联接到控制总线中的读写控制线上。 ④ 数据线分高低部分分别与数据总线相应位连接。
33
2.存储容量的扩展 • 线选法译码电路:用高端地址线作为芯片片选控制线。
D7～D0 A12～A0
A12～A0
0 0000 0000 0000 D7～D0 A12～A0
A19～A0 M/IO 1
WR D7～D0
CE A19～A0 1M×1(0#)
CE A19～A0 1M×1(1#)
CE A19～A0 1M×1(2#)
WE I/O
WE I/O
WE I/O
D0
D1
D2
CE A19～A0 1M×1(7#) WE I/O
D7
31
例2、2114（1K×4位）扩展1K×8位存储器
微机原理及接口技术课件第5章 存储器
引脚号
2764
27128
27256
27512
引脚号
2764
27128
27256
27512
1
VPP
VPP
VPP
A15
15
D3
D3
D3
D3
2
A12
A12
A12
A12
16
D4
D4
D4
D4
3
A7
A7
A7
A7
17
D5
D5
D5
D5
4
A6
A6
A6
A6
18
D6
D6
D6
D6
5
A5
A5
A5
A5
19
D7
D7
D7
D7
6
A4
例如：6264静态RAM的容量为8K x 8bit NMC41257的容量为256K x 1bit
某一芯片有多少个存储单元，每个存储单元存储若干位，由于其数值一般 都比较大，存储容量常以字节（Byte）表示。因此常以K表示210，以M表示 220，G表示230。如256KB等于256×210×8bit，32MB等于32×220×8bit。
A4
行 译
存储器阵列
VCC
…
…
码
128x128
GND
A10
WE
I/O1
…
…
…
输入数 据控制
列I/O 列译码
OE
I/O8
CE
…
… …
…
CE
1
WE
0 0
＆ 0
A0A1A2A3
0
微机原理与接口技术第五章存储器
数据只能读出不能写入，断电后数据不丢 失，常用作固定数据存储。
RAM的分类与特点
静态随机存取存储器（SRAM）
动态随机存取存储器（DRAM）
速度快，集成度低，功耗大，常用作高速 缓冲存储器。
速度较慢，集成度高，功耗小，常用作主 存储器。
异步随机存取存储器（DRAM）
只读存储器（ROM）
速度慢，集成度高，功耗小，价格便宜， 常用于大容量存储。
01
02
03
存储器接口是CPU与主 存储器之间的连接桥梁 ，负责数据的传输和控
制。
存储器接口的主要功能 包括地址译码、数据传
输、读写控制等。
存储器接口的信号线包 括地址线、数据线、控 制线等，用于实现CPU 与主存储器之间的信息
交换。
存储器接口的信号线
01
02
03
地址线
用于传输CPU发出的地址 信号，指向主存储器中的 某个单元。
高密度化
随着技术的不断发展，存储器的容量和集成度将不断提高，以满 足不断增长的数据存储需求。
异构存储集成
未来存储器将朝着异构存储集成的方向发展，结合不同类型存储 器的优点，实现更高效、可靠的数据存储。
新型存储技术
新型存储技术如相变存储器、阻变存储器和闪存等将继续得到发 展，并逐渐应用于商业领域。
04
存储器接口
04
存储器接口
存储器接口的基本概念
01
02
03
存储器接口是CPU与主 存储器之间的连接桥梁 ，负责数据的传输和控
制。
存储器接口的主要功能 包括地址译码、数据传
输、读写控制等。
存储器接口的信号线包 括地址线、数据线、控 制线等，用于实现CPU 与主存储器之间的信息
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
具有两个稳态的元件来表示，如，触发器） • 存储一位二进制数的器件称作一个存储元。 • 当一个二进制数作为一个整体进行存储操作时,就称作一个
存储字,一个字中的二进制位数叫字长。 • 多个存储元组成了一个存储单元。
• 多个存储单元组成了一个存储体—存储器的核心。
2021/3/3
第五章存储器
2
第五章 存储器
2021/3/3
第五章存储器
11
多级存储层次
CPU
M1
存储层次
M2
…
Mn
多级存储层次从CPU的角度来看，n种不同的存储器 （M1～Mn）在逻辑上是一个整体。其中：M1速度最 快、容量最小、位价格最高；Mn速度最慢、容量最大 、位价格最低。整个存储系统具有接近于M1的速度， 相等或接近Mn的容量，接近于Mn的位价格。在多级存 储层次中，最常用的数据在M1中，次常用的在M2中， 最少使用的在Mn中。 第五章存储器
１、存储容量 • 指主存所能容纳的二进制信息的总量。
字节编址：以字节数来表示容量；
字编址：以字数×字长来表示容量。
如：某主存储器的容量为64K×16，表示它有64K个字，每 个字的字长为16位；若用字节数表示，则可记为128K字节 （128KB）。
2021/3/3
第五章存储器
4
第五章 存储器
２、存取速度（存取时间、存取周期） 存取时间： （访问时间、读/写时间） • 指从启动一次存储器操作到完成该操作所经历的时间。 存取周期： （读写周期、访内周期） • 存储器从接受读/写命令信号始，将信息读出或写入后，到
接到下一个读/写命令为止所需的时间。 一般情况下，存取周期存取时间 ，为什么？ • 因为对任何一种存储器，在读写操作之后，总要有一段恢复
内部状态的复原时间。特别对于破坏性读出的存储器，存取 周期往往比存取时间要大得多，这是因为存储器中的信息读 出后需要马上进行重写。
2021/3/3
第五章存储器
5
第五章 存储器
2021/3/3
第五章存储器
6
第五章 存储器
三、存储器的发展与分类
１、发展 ENIAC的存储器:用电子管触发器组成的20位移位寄存器。
随后的十几年，存储技术发展很活跃，相继出现了汞延迟线， 阴极射线管做成的存储器，最多存32×32位信息，后改成磁 鼓，平均存取时间15.6ms，总容量65536位。
３、主存带宽 又称为主存的数据传输率，是指主存每秒钟可读写的数据 量。（b/s，B/s） 提高主存带宽的措施：缩短存取周期；增加存储字长。
4、可靠性 • 以平均无故障时间(两次故障之间的平均间隔)来衡量 5、性能/价格比 6、功耗 • 是一个不容忽视的问题，它反映了存储器件耗电的多少，同
时也反映了器件的发热程序。（因温度高会限制集成度的提 高）功耗小，也有利于存储器的稳定工作。
都无一例外地采用半导体存储器。
2021/3/3
第五章存储器
8
第五章 存储器
２、分类 ①功能
主存储器：在主机内，可直接与CPU交换信息，速度较快。 辅助存储器：在主机外，不能与CPU交换信息，速度较慢。 高速缓冲存储器：在CPU和内存之间，容量小，速度与CPU匹配。
控制存储器：用于存放实现指令系统的所有微程序，是一种只读存储 器，位于CPU内部。
主存−辅存存储层次（虚拟存储系统）
虚拟存储系统是为解决主存容量不足而提出来的。从 CPU看，速度接近主存的速度，容量是虚拟的地址空 间，每位价格是接近于辅存的价格。由于虚拟存储系统 需要通过操作系统来调度，因此对系统程序员是不透明 的，但对应用程序员是透明的。
辅助软硬件
CPU
主存
辅存
第五章存储器
第五章 存储器
1953年，美国麻省理工学院研制出第一台磁芯存储器。 磁芯存储器以它的容量大，速度快，可靠性高，成本低等优势，
在当时一直占主导地位。
2021/3/3
第五章存储器
7
第五章 存储器
60年代后期，集成电路技术出现后，半导体存储器问世。 1971年IBM370/145机首次使用半导体存储器作主存。 目前，半导体存储器已是存储技术的主流，从单片机到巨型机，
②读写方式 RAM：随机存取存储器 ROM：只读存储器
2021/3/3
第五章存储器
9
第五章 存储器
③读写顺序 SAM(sequential)：顺序存取，存取时间与存储单元的物理 位置有关，如磁带。 RAM：随机存取，存取时间与存储单元的物理位置无关。 DAM(Director)：直接存取ache存储系统）
Cache存储系统是为解决主存速度不足而提出来的 。从CPU看，速度接近Cache的速度，容量是主存的容 量，每位价格接近于主存的价格。由于Cache存储系统 全部用硬件来调度，因此它对系统程序员和应用程序员 都是透明的。
辅助硬件
CPU
Cache
主存
第五章存储器
④存储介质 磁芯：永久存储(非易失性)、速低，但不常用。 半导体：速度高，集成度高、常用。 磁表面：容量巨大、速度慢、价格低，多用作辅助存储器 光存储器：应用越来越广泛
2021/3/3
第五章存储器
10
第五章 存储器
四、存储系统的层次结构
为了解决存储容量、存取速度和价格之间的矛盾，通常 把各种不同存储容量、不同存取速度的存储器，按一定的体 系结构组织起来，形成一个多级存储层次的存储系统。
第五章 存储器
• 存储器概述 • 静态、动态存储器的结构、特点 • 存储器芯片与CPU的连接 • 只读存储器的分类 • 提高存储器性能的技术 • 高速缓冲存储器 • 虚拟存储器
2021/3/3
第五章存储器
1
第五章 存储器
§5.1 概述
一、基本概念 • 信息存储的基本单位，叫做一个二进制位（bit）。（可用
• 存储体中，为区分不同的存储单元，对每一单元给一个编号， 这个编号叫地址，地址与存储单元一一对应。
• 存储单元可以按字编址，也可以按字节编址； • 存储单元是地址码能够指定的最小存储单位； • 存储体同周围的逻辑线路一起组成存储器。
2021/3/3
第五章存储器
3
第五章 存储器
二、主存储器的主要技术指标
§5.2 半导体随机存储器RAM 一.基本单元电路
1.六管静态MOS的基本单元电路 ⑴. 工作原理 约定： VCC=1 高电平， VCC=0 低电平 T1导通，T2截止， “0”态 T1截止，T2导通， “1”态
存储字,一个字中的二进制位数叫字长。 • 多个存储元组成了一个存储单元。
• 多个存储单元组成了一个存储体—存储器的核心。
2021/3/3
第五章存储器
2
第五章 存储器
2021/3/3
第五章存储器
11
多级存储层次
CPU
M1
存储层次
M2
…
Mn
多级存储层次从CPU的角度来看，n种不同的存储器 （M1～Mn）在逻辑上是一个整体。其中：M1速度最 快、容量最小、位价格最高；Mn速度最慢、容量最大 、位价格最低。整个存储系统具有接近于M1的速度， 相等或接近Mn的容量，接近于Mn的位价格。在多级存 储层次中，最常用的数据在M1中，次常用的在M2中， 最少使用的在Mn中。 第五章存储器
１、存储容量 • 指主存所能容纳的二进制信息的总量。
字节编址：以字节数来表示容量；
字编址：以字数×字长来表示容量。
如：某主存储器的容量为64K×16，表示它有64K个字，每 个字的字长为16位；若用字节数表示，则可记为128K字节 （128KB）。
2021/3/3
第五章存储器
4
第五章 存储器
２、存取速度（存取时间、存取周期） 存取时间： （访问时间、读/写时间） • 指从启动一次存储器操作到完成该操作所经历的时间。 存取周期： （读写周期、访内周期） • 存储器从接受读/写命令信号始，将信息读出或写入后，到
接到下一个读/写命令为止所需的时间。 一般情况下，存取周期存取时间 ，为什么？ • 因为对任何一种存储器，在读写操作之后，总要有一段恢复
内部状态的复原时间。特别对于破坏性读出的存储器，存取 周期往往比存取时间要大得多，这是因为存储器中的信息读 出后需要马上进行重写。
2021/3/3
第五章存储器
5
第五章 存储器
2021/3/3
第五章存储器
6
第五章 存储器
三、存储器的发展与分类
１、发展 ENIAC的存储器:用电子管触发器组成的20位移位寄存器。
随后的十几年，存储技术发展很活跃，相继出现了汞延迟线， 阴极射线管做成的存储器，最多存32×32位信息，后改成磁 鼓，平均存取时间15.6ms，总容量65536位。
３、主存带宽 又称为主存的数据传输率，是指主存每秒钟可读写的数据 量。（b/s，B/s） 提高主存带宽的措施：缩短存取周期；增加存储字长。
4、可靠性 • 以平均无故障时间(两次故障之间的平均间隔)来衡量 5、性能/价格比 6、功耗 • 是一个不容忽视的问题，它反映了存储器件耗电的多少，同
时也反映了器件的发热程序。（因温度高会限制集成度的提 高）功耗小，也有利于存储器的稳定工作。
都无一例外地采用半导体存储器。
2021/3/3
第五章存储器
8
第五章 存储器
２、分类 ①功能
主存储器：在主机内，可直接与CPU交换信息，速度较快。 辅助存储器：在主机外，不能与CPU交换信息，速度较慢。 高速缓冲存储器：在CPU和内存之间，容量小，速度与CPU匹配。
控制存储器：用于存放实现指令系统的所有微程序，是一种只读存储 器，位于CPU内部。
主存−辅存存储层次（虚拟存储系统）
虚拟存储系统是为解决主存容量不足而提出来的。从 CPU看，速度接近主存的速度，容量是虚拟的地址空 间，每位价格是接近于辅存的价格。由于虚拟存储系统 需要通过操作系统来调度，因此对系统程序员是不透明 的，但对应用程序员是透明的。
辅助软硬件
CPU
主存
辅存
第五章存储器
第五章 存储器
1953年，美国麻省理工学院研制出第一台磁芯存储器。 磁芯存储器以它的容量大，速度快，可靠性高，成本低等优势，
在当时一直占主导地位。
2021/3/3
第五章存储器
7
第五章 存储器
60年代后期，集成电路技术出现后，半导体存储器问世。 1971年IBM370/145机首次使用半导体存储器作主存。 目前，半导体存储器已是存储技术的主流，从单片机到巨型机，
②读写方式 RAM：随机存取存储器 ROM：只读存储器
2021/3/3
第五章存储器
9
第五章 存储器
③读写顺序 SAM(sequential)：顺序存取，存取时间与存储单元的物理 位置有关，如磁带。 RAM：随机存取，存取时间与存储单元的物理位置无关。 DAM(Director)：直接存取ache存储系统）
Cache存储系统是为解决主存速度不足而提出来的 。从CPU看，速度接近Cache的速度，容量是主存的容 量，每位价格接近于主存的价格。由于Cache存储系统 全部用硬件来调度，因此它对系统程序员和应用程序员 都是透明的。
辅助硬件
CPU
Cache
主存
第五章存储器
④存储介质 磁芯：永久存储(非易失性)、速低，但不常用。 半导体：速度高，集成度高、常用。 磁表面：容量巨大、速度慢、价格低，多用作辅助存储器 光存储器：应用越来越广泛
2021/3/3
第五章存储器
10
第五章 存储器
四、存储系统的层次结构
为了解决存储容量、存取速度和价格之间的矛盾，通常 把各种不同存储容量、不同存取速度的存储器，按一定的体 系结构组织起来，形成一个多级存储层次的存储系统。
第五章 存储器
• 存储器概述 • 静态、动态存储器的结构、特点 • 存储器芯片与CPU的连接 • 只读存储器的分类 • 提高存储器性能的技术 • 高速缓冲存储器 • 虚拟存储器
2021/3/3
第五章存储器
1
第五章 存储器
§5.1 概述
一、基本概念 • 信息存储的基本单位，叫做一个二进制位（bit）。（可用
• 存储体中，为区分不同的存储单元，对每一单元给一个编号， 这个编号叫地址，地址与存储单元一一对应。
• 存储单元可以按字编址，也可以按字节编址； • 存储单元是地址码能够指定的最小存储单位； • 存储体同周围的逻辑线路一起组成存储器。
2021/3/3
第五章存储器
3
第五章 存储器
二、主存储器的主要技术指标
§5.2 半导体随机存储器RAM 一.基本单元电路
1.六管静态MOS的基本单元电路 ⑴. 工作原理 约定： VCC=1 高电平， VCC=0 低电平 T1导通，T2截止， “0”态 T1截止，T2导通， “1”态