关于EMI设计的精品资料9

合集下载

有关EMI设计的通用要求

有关EMI设计的通用要求

有关EMI设计的通用要求1.1电子线路设计准则电子线路设计者往往只考虑产品的功能,而没有将功能和电磁兼容性综合考虑,因此产品在完成其功能的同时,也产生了大量的功能性骚扰及其它骚扰。

而且不能满足敏感度要求。

电子线路的电磁兼容性设计应从以下几方面考虑:1.1.1元件选择在大多数情况下,电路的基本元件满足电磁特性的程度将决定着功能单元和最后的设备满足电磁兼容性的程度。

选择合适的电磁元件的主要准则包括带外特性和电路装配技术。

因为是否能实现电磁兼容性往往是由远离基频的元件响应特性来决定的。

而在许多情况下,电路装配又决定着带外响应(例如引线长度)和不同电路元件之间互相耦合的程度。

具体规则是:⑴在高频时,和引线型电容器相比,应优先进用引线电感小的穿心电容器或支座电容器来滤波。

⑵在必须使用引线式电容时,应考虑引线电感对滤波效率的影响。

⑶铝电解电容器可能发生几微秒的暂时性介质击穿,因而在纹波很大或有瞬变电压的电路里,应该使用固体电容器。

⑷使用寄生电感和电容量小的电阻器。

片状电阻器可用于超高频段。

⑸大电感寄生电容大,为了提高低频部分的插损,不要使用单节滤波器,而应该使用若干小电感组成的多节滤波器。

⑹使用磁芯电感要注意饱和特性,特别要注意高电平脉冲会降低磁芯电感的电感量和在滤波器电路中的插损。

⑺尽量使用屏蔽的继电器并使屏蔽壳体接地。

⑻选用有效地屏蔽、隔离的输入变压器。

⑼用于敏感电路的电源变压器应该有静电屏蔽,屏蔽壳体和变压器壳体都应接地。

⑽设备内部的互连信号线必须使用屏蔽线,以防它们之间的骚扰耦合。

⑾为使每个屏蔽体都与各自的插针相连,应选用插针足够多的插头座。

1.1.2电设计每种单元都可以描述为接收一个输入信号、并对输入信号进行加工,然后在输出端输出加工过的信号。

必须考虑在输入端可能存在的不希望有的信号,也要考虑经过输入端之外的其它通路进入的无用信号。

最好在输入点上处理这些无用信号。

1.1.2.1电源设备电源的EMI耦合涉及对供电线上的传导发射(主电源谐波、差模或共模瞬变、无线电发射机的窄带信号)的敏感度和传导到供电线上的发射。

EMI控制技术简介

EMI控制技术简介

1、EMI 的产生及抑制原理EMI 的产生是由于电磁干扰源通过耦合路径将能量传递给敏感系统造成的。

它包括经由导线或公共地线的传导、通过空间辐射或通过近场耦合三种基本形式。

EMI 的危害表现为降低传输信号质量,对电路或设备造成干扰甚至破坏,使设备不能满足电磁兼容标准所规定的技术指标要求。

为抑制EMI,数字电路的EMI 设计应按下列原则进行:* 根据相关EMC/EMI 技术规范,将指标分解到单板电路,分级控制。

* 从EMI 的三要素即干扰源、能量耦合途径和敏感系统这三个方面来控制,使电路有平坦的频响,保证电路正常、稳定工作。

* 从设备前端设计入手,关注EMC/EMI 设计,降低设计成本。

2、数字电路PCB 的EMI 控制技术在处理各种形式的EMI 时,必须具体问题具体分析。

在数字电路的PCB 设计中,可以从下列几个方面进行EMI 控制。

2.1 器件选型在进行EMI 设计时,首先要考虑选用器件的速率。

任何电路,如果把上升时间为5ns 的器件换成上升时间为2.5ns 的器件,EMI 会提高约4倍。

EMI 的辐射强度与频率的平方成正比,最高EMI 频率(fknee)也称为EMI 发射带宽,它是信号上升时间而不是信号频率的函数:fknee =0.35/Tr (其中Tr 为器件的信号上升时间)这种辐射型EMI 的频率范围为30MHz 到几个GHz,在这个频段上,波长很短,电路板上即使非常短的布线也可能成为发射天线。

当EMI 较高时,电路容易丧失正常的功能。

因此,在器件选型上,在保证电路性能要求的前提下,应尽量使用低速芯片,采用合适的驱动/接收电路。

另外,由于器件的引线管脚都具有寄生电感和寄生电容,因此在高速设计中,器件封装形式对信号的影响也是不可忽视的,因为它也是产生EMI 辐射的重要因素。

一般地,贴片器件的寄生参数小于插装器件,BGA 封装的寄生参数小于QFP 封装。

2.2 连接器的选择与信号端子定义连接器是高速信号传输的关键环节,也是易产生EMI 的薄弱环节。

EMI滤波器的设计

EMI滤波器的设计

EMI滤波器的设计滤波器技术的基本用途是选择信号和抑制干扰,滤波器是是压缩信号回路干扰频谱的一种方法,当干扰频谱的成分不同于有用信号的频谱时,就可以用滤波器将无用的干扰信号过滤,减小到一定程度,使传出系统的干扰不甚于超出给定的规范;使传入系统的干扰不甚于引起系统的误动作。

滤波器将有用信号和干扰频谱隔离得越充分,它对减少有用信号回路干扰的效果越好。

因此恰当的设计滤波器,对抑制传导干扰是极其重要的。

EMI滤波器的设计原则滤波器的设计既可以用电抗性组件实现,也可用吸收组件实现。

前者将不要的干扰信号反射回去,后者将不需要的信号吸收掉。

反射式滤波器通常由电感和电容这两种电抗组件组成,使在通带内提供低的串联阻抗和高的并联阻抗;而在阻带内提供高的串联阻抗和低的并联阻抗。

反射式滤波器就是利用LC建立起一个高的串联阻抗和低的并联阻抗,把干扰频率成分的能量反射回信号源,而达到抑制干扰的目的。

滤波器的有效性取决于滤波器连接的前后网络的阻抗,要达到有效的抑制EMI 信号的目的,必须根据滤波器两端连接的EMI信号的源阻抗和负载阻抗合理连接。

如图1所示,当滤波器的输入阻抗Z OUT与负载电阻Z L相等时,两者匹配,此时负载无反射。

当Z L≠Z OUT时,电路失配,则终端会产生反射,我们定义反射系数Γ=(Z OUT-Z L)/(Z OUT+Z L)(1)Z L图1:滤波器的工作原理当负载电抗时,反射系数是复数。

反射系数与衰减的关系是:A r =-10lg(1-∣T∣2 ) (2)工程应用中常用反射系数Γ来表示通带内的最大适配情况。

图2中的滤波器网络是电源EMI 滤波器,ΓI 表示源端对滤波网络的反射系数; ΓZ 表示负载端对滤波网络的反射系数,分三种情况讨论:① 对电源频率50HZ、60HZ 或400HZ 的交流信号而言,要求滤波网络无损耗传送。

即:ΓI =ΓZ =0; Z S =Z IN ; Z L =Z OUT ;② 为了滤除电网传来的EMI 信号,要求:Z S =Z IN ; ΓI =0 ;电网上的干扰传入滤波网络;Z L >>Z OUT ; ΓZ =1滤波网络全部吸收干扰(从负载全反射)。

电源电路emi设计

电源电路emi设计

电源电路emi设计一、概述电源电路的EMI(电磁干扰)设计是确保电子设备稳定运行的关键环节。

以下介绍电源电路EMI设计的各个方面,包括输入滤波器设计、输出滤波器设计、接地设计、屏蔽设计、布局设计、电缆设计、去耦电容设计、电源模块选择、传导干扰抑制和辐射干扰抑制。

二、输入滤波器设计输入滤波器的主要目的是减小电源线上的传导干扰。

设计时应考虑使用低通滤波器,以减小高频率的噪声。

同时,要选择适当的元件参数,以在不影响正常工作电流的情况下,有效滤除噪声。

三、输出滤波器设计输出滤波器的目的是减小设备对外的电磁辐射。

应使用适当阶数和元件参数的滤波器,并根据设备的工作频率和可能的辐射频率来确定滤波器的特性。

四、接地设计良好的接地是EMI设计的关键。

应选择适当的接地方式,如单点接地、多点接地或混合接地,以减小接地阻抗,降低因地线导致的电压降,从而减小共模电流。

五、屏蔽设计屏蔽是减少电磁辐射的有效方法。

可以使用金属屏蔽材料对电源线和电源组件进行屏蔽,以减少外部电磁场对设备的影响和设备对外部的电磁辐射。

六、布局设计电源电路的布局设计对于EMI控制至关重要。

应合理安排电源电路中各元件的位置,尽量减小元件间的电磁耦合,降低噪声的传播。

七、电缆设计电缆是电磁干扰的主要传播途径之一。

应选择低阻抗、低感抗的电缆,并进行合理的电缆布局和捆扎,以减小电缆对电磁干扰的传播。

八、去耦电容设计去耦电容可以减小电源中的噪声,提高电路的稳定性。

在电路板上的关键元件附近应合理放置去耦电容,并选择适当的电容值和耐压值。

九、电源模块选择在电源模块的选择上,应优先考虑具有良好EMI性能的模块。

这可以大大简化EMI设计的难度,提高系统的稳定性。

十、传导干扰抑制传导干扰可以通过在设备的输入端加装滤波器来抑制。

根据干扰的频率和强度,可以选择使用各种不同类型的滤波器,如π型滤波器、级联滤波器等。

此外,合理选择和使用电容器、电感器等元件,也可以有效地抑制传导干扰。

EMI资料

EMI资料

EMI 资料单相EMI 军用电源滤波器●特点:采用新型软磁材料,专为军用设备通过电磁兼容国军标GJB151A/152中CE102传导发射的要求而设计。

具有体积小,重量轻和性能可靠等优点。

同时本公司还可以为用户设计特殊要求的专用滤波器。

●技术条件:额定工作电压:250V AC 额定工作频率:50/400Hz耐压测试(1分钟):线-地 1500V AC 线-线 1450VDC 温度范围:-55℃~+85℃●应用场合应用于含有开关电源、数字电路的军用设备。

●结构尺寸:型号额定电流 结构图号 插入损耗(dB):共模/差模(CM/DM)频率(MHz)0.01 0.05 0.10 0.15 0.50 1.00 5.00 10.0 20.0 30.0BDM-1A 1A a 18/7 23/18 45/22 55/25 70/68 74/74 74/74 72/72 70/70 68/68BDM-2A 2A a 14/5 19/16 38/2148/2268/5572/7074/7472/7270/7068/68 MDF-1A 1A b 21/11 53/28 68/47 76/59 76/76 76/76 73/73 77/73 68/68 62/64 MDF-3A 3A b 14/1015/1541/3554/4776/7676/7677/7777/7770/6666/68MPF-6A 6A c 19/8 28/15 50/16 62/19 74/70 74/74 69/70 60/69 62/6256/56 MPF-10A 10A c 6/8 28/15 50/16 62/19 74/70 74/74 69/70 60/69 62/6256/56MEF-10A 10A d 17/6 23/14 50/36 70/70 68/70 70/72 70/72 70/72 74/74 68/68 MEF-20A20A d11/8 15/2818/2957/6374/7274/7374/7370/7263/6660/64KF-1A 1A e 21/11 53/28 68/47 76/59 76/76 76/76 73/73 77/73 68/68 62/64KF-3A 3A e 14/10 15/15 41/35 54/47 76/76 76/76 77/77 77/77 70/66 66/68KF-6A 6A e 10/9 17/20 25/26 39/28 59/59 68/74 63/70 63/70 62/66 58/64MEF-6A 6A f 17/6 23/14 50/36 56/48 70/70 68/70 70/72 70/72 74/74 68/68MEF-20A 20A f 6/8 15/28 18/29 33/46 57/63 74/70 74/73 70/72 63/66 60/64EMI 军用直流电源滤波器●特点:采用新型软磁材料,专为军用设备通过电磁兼容国军标GJB151A/152A 中CE102传导发射的要求而设计。

《EMI说明资料》课件

《EMI说明资料》课件

接地技术是EMI 抑制技术的一种
接地技术可以有 效降低EMI干扰
接地技术包括单 点接地、多点接 地和混合接地
接地技术需要根 据实际情况选择 合适的接地方式
屏蔽技术:通过屏 蔽材料将电磁波隔 离
滤波技术:通过滤 波器将电磁波滤除
接地技术:将设备 接地,减少电磁波 辐射
隔离技术:将敏感 设备与干扰源隔离 ,减少干扰
测试步骤:设置测试参数、进行测 试、分析测试结果等
频谱分析仪:用于测量电磁波的频 率、功率和相位等参数
干扰分析仪:用于分析电磁干扰的 来源和影响
添加标题
添加标题
添加标题
添加标题
场强计:用于测量电磁场的强度和 方向
电磁兼容测试系统:用于测试电子 设备的电磁兼容性能
Part Four
滤波器类型:低通、 高通、带通、带阻 等
滤波器作用:抑制 特定频率范围内的 噪声
滤波器设计:需要 考虑滤波器的频率 响应、阻抗匹配等
滤波器应用:在电 源、通信、电子设 备等领域广泛应用
屏蔽原理:通过屏蔽材料将电磁波反射或吸收,降低电磁干扰 屏蔽材料:金属、塑料、橡胶等 屏蔽设计:根据电磁波频率和强度选择合适的屏蔽材料和结构 屏蔽效果:降低电磁干扰,提高电子设备的稳定性和可靠性
技术升级: EMI技术将不 断升级,提高 抗干扰能力
应用领域扩展: EMI技术将应 用于更多领域, 如汽车、医疗

环保要求提高: EMI技术将更 加注重环保, 降低电磁辐射
国际合作加强: EMI技术将加 强国际合作, 共同推动技术
进步
汇报人:
01 02
03 04
05 06
法规:《中华人民共和国无线电管理条例》
标准:GB/T 17626.1-2017《电磁兼容 通用标准 居住、 商业和轻工业环境中的发射》

EMI经典资料

EMI经典资料

EN55022測試法規非故意輻射、故意輻射非故意輻射(Unintentional):產品產生不想要的電磁波輻射,造成干擾¾ITE (Information Technology Equipment):電腦,LCD Monitor ,DVD 、電視、投影機、¾DOC (Declaration of Conformity):自我認證方式¾証實驗室測試的報告不用被審核,但在外銷國該地會被抽驗故意輻射(Intentional):使用無線電波來通信¾RF 產品:WLAN、手機¾管制比較嚴格¾歐規: 採行DOC方式¾FCC : 採行FCC ID 方式¾認証實驗室測試的報告必須通過TCB 審核,取得FCC ID後才可販售 FCC 只測試EMI :¾RE (輻射干擾):Radiation Emission (30MHz ~ 1GHz)量測頻率範圍(30MHz ~ 1GHz)¾CE (電源線干擾) : Conducted Emission量測頻率範圍(150KHz ~ 30MHz)EMI測試:EN 55022EMI 測試:測試待測物(EUT)產生輻射干擾的強度量測EUT產生的輻射干擾(Radiated Emission) :RE¾測試方法:依據EN 55022¾10米量測(Open Area Site)¾量測EUT產生的電磁波輻射(30MHz ~1GHz)量測EUT產生的傳導輻射干擾(Conducted Emission) :CE¾測試方法:依據EN 55022¾量測電磁波雜訊出現在EUT的DC 和AC電源端(150K ~30MHz)¾量測Telecommunication ports 端出現輻射干擾值(150K ~30MHz):量測EUT產生的諧波電流干擾值:Power Harmonic¾測試方法:依據EN 61000-3-2¾量測EUT在交流電源端的諧波電流,避免對電力公司造成影響量測EUT的輸出電壓變動和閃爍(Voltage fluctuation and flicker) :Flicker ¾測試方法:依據EN 61000-3-3¾量測EUT的AC電源端的電壓變動和閃爍值10 米電波暗室10m chamber 價格大約NT 4,000萬場地符合標準?Absorber 不可能對30MHz ~ 1GHz 的電磁波全部吸收缺點:反射比OATS 強優點:可以避免空中廣播FM (88MHz~108MHz) ,手機(900MHz)干擾量測天線:Bi-Log侍測物(EUT)歐規採用10 米量測FCC 採用3米或10 米量測都可以150KHz to 30MHz Open Area Test Site (10 m)侍測物傳導干擾量測OATS (Open Area Test Site)FRP Doom量測天線:Bi-Log OATS 價格便宜優點:反射比10m chamber 小缺點:受空中廣播FM (88MHz~108MHz) ,手機(900MHz)干擾必須在深山,遠離市區Measuring Distance 轉換New limit (dBuV/m)=published limit(dBuV/m)+20log[d/new distance (m)] d=the distance identified within the test standard.例如10m轉換3m limit37 + 20log(10m/3m)37+20*0.52=~47CISPR 22 A1:2005-07 版本中RE (Radiated Emission) 的量測已要求1GHz以上,最高到6GHz,而且1GHz以上是採用3米量測。

(word完整版)EMI滤波器设计专题(_好)[1]

(word完整版)EMI滤波器设计专题(_好)[1]

EMI滤波器设计专题(华南理工大学电力学院 Andrew Zhang)1、EMI滤波器基本概念电源线是干扰传入设备和传出设备的主要途径,通过电源线,电网的干扰可以传入设备,干扰设备的正常工作,同样设备产生的干扰也可能通过电源线传到电网上,干扰其他设备的正常工作。

因此,必须在设备的电源进线处加入EMI滤波器,这种滤波器是低通滤波器,它只允许设备正常工作频率信号进入设备(一般来说就是工频50Hz,60Hz或者中频400Hz),而对高频的干扰信号有较大的阻碍作用.由此我们知道EMI的作用主要有两个:a抑制交流电网中的高频干扰对设备的影响;b抑制设备(本文主要指高频开关电源)对交流电网的干扰.2、干扰的分类一般我们常把干扰分为共模干扰和差模干扰两大类。

所谓共模干扰就是任何载流导体与参考地之间不希望有的电位差;而差模干扰则是任何两个载流导体之间不希望有的电位差。

这两种干扰的来源可以从以下两个方面进行考虑:2。

1共模干扰的来源:架空导线载传输的过程中会受到周围空间电磁环境的辐射,火线、中线和安全地上所感应的信号的幅值和相位几乎是相等的,由于安全地线要和大地相连接,所以就形成了火线、中线和安全地之间的共模干扰。

2.2差模干扰的来源:共用一条输电线的不同设备,当其中的某一设备进行切换操作时,火线和中线之间会形成幅值大致相等而相位相反的信号,这种信号就是差模干扰。

简单地说,共模干扰就是两个都是进去,而差模干扰则是一进一出.3、EMI滤波器设计3.1 EMI 滤波器的典型结构EMI 滤波器是一种由电感和电容组成的低通滤波器,它能让低频的有用信号顺利通过,而对高频干扰有抑制作用.怎样才能抑制这些高频干扰信号呢?无非就是要在信号进入设备之前把它遏制,也就是说,在输入电路部分对高频干扰形成所谓的阻抗失配。

在开关电源中常用的EMI 滤波器的结构如图1所示。

N图1 EMI 滤波器的典型结构图中的L 就是共模电感,它是在同一个磁环上绕制两个绕向相反,匝数相同的线圈所形成的,如图2所示。

emi设计要点

emi设计要点

电磁干扰(EMI)设计要点主要包括以下几个方面:
1.滤波:在电源输入端加装滤波器,以减少电磁干扰的发射和传导。

滤波器由电感器和电容器组成
的元件,它能允许某一部分频率的信号通过,而阻止另一部分频率的信号。

2.屏蔽:通过屏蔽技术减少电磁波的辐射和干扰,采用导电或导磁材料对干扰源进行包围,限制其
电磁场向外扩散,或利用屏蔽体反射、吸收或引导电磁波,使外来电磁能量在屏蔽体内部某一区域流动,而不影响屏蔽体以外的区域。

3.接地:良好的接地设计能够减小电子设备间的电磁干扰,同时保证设备的正常运行。

设备的安全
地是保护设备和人身安全的重要措施。

设备的工作地线分为信号地线和功率地线。

4.布局与布线:在电子设备的布局与布线设计中,应尽量减小电磁干扰的影响。

布局方面应考虑将
干扰源与敏感元件进行隔离,避免相互干扰;布线方面应尽量减少线路的长度和弯曲程度,采用双绞线或同轴电缆等传输线,并选择合适的传输介质。

5.电路设计:在电路设计中应考虑电磁兼容性,采取有效的抑制和防护措施。

例如,采用适当的去
耦措施、选用低噪声的电子元件、优化电路设计等。

6.测试与评估:在设计完成后,应对电子设备进行电磁干扰测试和评估,确保其符合相关标准和规
定的要求。

测试包括辐射骚扰、传导骚扰等测试项目,评估则包括对设备性能、可靠性和安全性的评估。

综上所述,EMI设计要点包括滤波、屏蔽、接地、布局与布线、电路设计和测试与评估等方面。

在实际应用中,应根据具体情况选择合适的设计方案,综合考虑各种因素,确保电子设备的电磁兼容性和正常运行。

开关电源EMI设计

开关电源EMI设计
开关电源的EMI设计
张心益主讲 2012,03,29
版权声明:未经版权所有人同意,不得翻 印复制与传播
开关电源的EMI设计
1.EMI躁声标准和测定方法 由于电,磁效应的存在,各种电子设备均
会感应空间的电磁波,而同时自身也产生大 量的电磁波向外发射,成为电磁噪声的生产 者.
基于此IEEE设置了电磁兼容性体系 (EMC:Electro magnetic compatibility)

2
开关电源的EMI设计
美国FCC传导噪声容许值
开关电源的EMI设计
日本VCCI传导声容许值
3
开关电源的EMI设计
开关电源的EMI设计
美国FCC辐射噪声容许值
4
开关电源的EMI设计
日本VCCI辐射噪声容许值
开关电源的EMI设计
5
开关电源的EMI设计
噪声的测量
传导噪声的测量
LISN网络
开关电源的EMI设计
开关电源设备须兼备设备本身不对外产生 噪声,而又具备抗击外部噪声的能力.
1
开关电源的EMI设计
开关电源的EMI设计
2.噪声标准
传导噪声和辐射噪声会对连接在公共输入工频线路 上的电子设备和无线电通讯设备产生干扰,因而各 国均制订了相应的标准来制约电子设备的抗干扰 及发射干扰的能力.
1.美国联邦通信委员会(FCC) Part-15 2.国际无线电干扰特别委员会(CISPR) Pub22 3.日本的VCCI 4.德国的VDE
地平面的选择:
开关电源的EMI设计
1, 目的: 使连接回路的电感量最小. 因此: 系统电路与接地平面之间的阻抗应最小.
模拟控制回路与开关功率调整回路之间的地应特别设置, 不致其相互之间会产生干扰.

EMI design

EMI design

EMC 网 EMC 论坛 /bbs EMC 网主页主页:: 论坛论坛::/bbs 资料来自网上资料来自网上,,若有不妥请来信 dtving@ , 我们立即删除我们立即删除!!感谢网友提供的资料感谢网友提供的资料!!于岳传统上,EMC 一直被视为「黑色魔术(black magic )」。

其实,EMC 是可以藉由数学公式来理解的。

不过,纵使有数学分析方法可以利用,但那些数学方程式对实际的EMC 电路设计而言,仍然太过复杂了。

幸运的是,在大多数的实务工作中,工程师并不需要完全理解那些复杂的数学公式和存在于EMC 规范中的学理依据,只要藉由简单的数学模型,就能够明白要如何达到EMC 的要求。

本文藉由简单的数学公式和电磁理论,来说明在印刷电路板(PCB )上被动组件(passive component )的隐藏行为和特性,这些都是工程师想让所设计的电子产品通过EMC 标准时,事先所必须具备的基本知识。

导线和PCB 走线导线(wire )、走线(trace )、固定架……等看似不起眼的组件,却经常成为射频能量的最佳发射器(亦即,EMI 的来源)。

每一种组件都具有电感,这包含硅芯片的焊线(bond wire )、以及电阻、电容、电感的接脚。

每根导线或走线都包含有隐藏的寄生电容和电感。

这些寄生性组件会影响导线的阻抗大小,而且对频率很敏感。

依据LC 的值(决定自共振频率)和PCB 走线的长度,在某组件和PCB 走线之间,可以产生自共振(self-resonance ),因此,形成一根有效率的辐射天线。

在低频时,导线大致上只具有电阻的特性。

但在高频时,导线就具有电感的特性。

因为变成高频后,会造成阻抗大小的变化,进而改变导线或PCB 走线与接地之间的EMC 设计,这时必需使用接地面(ground plane )和接地网格(ground grid )。

导线和PCB 走线的最主要差别只在于,导线是圆形的,走线是长方形的。

EMI滤波器设计专题

EMI滤波器设计专题

出现瞬 态浪涌 峰值
对 C<0.33uF, VP=4kV 对 C>0.33uF, VP= 4e(0.33C) kV
一般场
CX2
VP<1.2kV

1.4kV
若 CX 的安全性能(即耐压性能)欠佳,在上述的峰值电压出现 时,它有可能被击穿,它的击穿虽然不危及人生安全,但会使得滤
波器的功能下降或丧失。通常 EMI 滤波器的差模电容必须经过 1500
Ig 2
fm
103 (μF)
(12)
如 GJB151A-97 中规定,每根导线的线与地之间的电容值,对于 50Hz
的设备,应小于 0.1μF;对于 400Hz 的设备,应小于 0.02μF;对于负载
小于 0.5kW 的设备,滤波电容量不应超过 0.03μF。标准中的规定除了
要满足(12)式外,还要求CY 电容在电气和机械安全方面有足够的余 量,避免在极端恶劣的条件下出现击穿短路的现象。因为这种电容要
在输入端产生反射,定义其反射系数为:
P Z2 Z1 Z2 Z1
(8)
显然, Z2 和 Z1 相差越大 P 便越大,信号反射越大,高频的干扰
信号就越难通过。根据图 3(b)所示的二端口网络模型的阻抗表
达方式
得到
VV21
Z11I1 Z21I1
Z12 I 2 Z 22 I 2
(9)
Z1
V1 I1
RS
VS
V1
I1
I2
RL
RS VS
V1
滤 波

V2
RL
所以:
(a)
(b)
图 3 EMI 等效原理图
IL
=10log
P1 P2

EMI机构设计规范

EMI机构设计规范

Design guide for EMI & ESD机构部分1.FDD,CD ROM,HDD之接触方式●以螺丝固定.●以弹片接触下地,至少6个.其优劣顺序以披铜,磷青铜,不锈钢,铝,铁.●以Gasket接触下地.●以Conductive Tape接触下地.●以背导电胶之Al foil接触下地.●尽量不要使用转接cable, connector,宜直接对接.2.Glide Pad●Glide Pad之GND点必须与铁件接触,然后以螺丝固定而下地.●以Gasket接触下地.●以不锈钢或铁件接触下地.●按钮之脚PIN,应以绝缘处理之.●PC板之固定孔,必须导通,并且以螺丝或金属连接下地.3.Audio DJ●Push button宜喷漆,不宜电镀.●Push button board之固定孔,至少要有2个以上之固定孔.●PC板之固定孔,必须导通,并且以螺丝或金属连接下地.●Speaker Wire必须预留Ferrite Core,其规格是8mm(D)*5mm(d)*10mm(L).4.Audio Board●Connector上之金属片,应贴Gasket下地.●至少锁3螺丝.5.DIMM & PCI之门盖●底盖与门盖之四周接合面,应预留3-5mm之宽度.●底盖之DIMM door & PCI door之设计力求密封性,建议能在设计初就预留一空间,使门盖四周能贴1mm厚之gasket,门盖锁上后,gasket能被压缩小于0.7mm.●门盖之螺丝,以2颗为最佳,次之为1颗.6.Key Board & 上盖之关系●设计初就预留一空间,贴5(w)*0.5mm(t)之Gasket,并压缩到0.4mm.●锁螺丝固定key board,以4颗为最佳.7.LCD之Coaxial cable & FPC cable●LCD背盖及主机底盖须各留一BOSS以便与LCD cable之导电布锁在一起而与大地连接.●预留Ferrite core(6*4*10mm,D*d*L)之空间.●Coaxial cable之M/B端的connector必须有两个固定孔锁到主板.●Connector上之转接板,必须有铁片覆盖之.●包导电布时,其导电布上之任意两点长度间的阻抗须小于1奥姆.●Cable尽量避免转接.●Cable上下各贴一块10(w)*2mm(t)*20mm(L)之gasket与背面之金属面接触,并压缩到1.6mm.8.LCD背盖及底盖,上盖之关系●金属遮蔽件,以面及多面接触,切勿以点及线接触.●Al foil贴在背盖上,并与hinge连结在一起.●Hinge & Al foil锁在LCD背盖上.●Hinge整支金属柱,应与M/B及上盖全部接触在一起.●上盖必须锁3-4颗螺丝到I/O bracket上.●金属遮蔽件,应保持完整性,切勿空空洞洞.●金属遮蔽件,应设计能与PCB周围之Ground trace紧密接触,且接触良好.9.I/O bracket接触●I/O bracket之上下应以面接触,其接触面为5mm.●在设计初预留一空间以贴Gasket. [5mm(w)*0.5mm(t)],并压缩到0.4mm.●以螺丝强迫接触,切勿以线接触.10.Battery底下之铁片●应与底盖金属连接在一起.●由下往上装,并用螺丝锁上.11.Thermal module●CPU之heat sink必须与外壳紧密结合在一起,须以螺丝直接透过connector至M/B,与Boss锁在一起.●CPU底下四周,必须焊4个弹片下地.12.弹片之应用●在CPU的四周每一边加1个适合的弹片接触机壳.●在CPU的PCB另一面的四周每一边加1个适合的弹片接触机壳.●在FDD & HDD 之connector 之GND pin旁加1个适合的弹片接触机壳.●在battery connector 之GND pin旁加1个适合的弹片接触机壳.●All I/O ports 之GND pin旁加1个适合的弹片接触机壳.●在板内以5cm平均的加1个适合的弹片接触机壳.13.Wire的理线●Modem & LAN wire cable应走板边,并避开DC/DC components & HighFrequency components.●All wire cable应走板边,并避开dc/dc components & High Freq components.●All wire cable应预留Ferrite Core之空间,其规格为6mm(D)*20mm(L).N & modem jack应在mother board上,不宜分开.15.外壳电镀●LCD前后盖及主机上下盖之结合面,应有2mm之接触.●铜钉必须低于Boss 20条.●以两端最远之对角位置,其阻抗应<=0.2奥姆.16.产品外观表面应尽量设计为不导电,以防止ESD.17.小PC板,至少要有2-3个固定孔,并且均匀分布.硬件部分1. PC板之堆栈顺序NO. 6 Layers 8 Layers 10 Layers 12 Layers 1Middle speed Middle speed Middle speed Middle speed 2CLK & High speed GND GND GND3GND CLK & High speed CLK & High speed CLK & High speed 4Vcc GND CLK & High speed CLK & High speed 5Others Vcc GND CLK & High speed 6CLK & High speed CLK & High speed Vcc GND7GND Others Vcc8Others CLK & High speed Others9GND CLK & High speed 10Middle speed CLK & High speed 11GND12Middle speed Remark: 1. CLK & High speed: 30MHz以上.2. Middle speed: 10—30MHz.3. Others: 10MHz以下.2. PC板应保持完整性, 以正方形或长方形为最佳, 避免有缺口或不规则.3. PC应以一块为最佳, 避免多块组合.4. PC板之板边应有3mm以上之trace来围绕,Ground trace以10-15mm的距离,并以random方式加through hole.5. PC板之板边应有3mm以上之trace来围绕,并加SMD Finger与PC板下之金属表面接触.18.ALL signals应与板边GND Trace及固定孔之距离为2mm.19.Mother board上,至少要有7个以上之固定孔,并力求平衡,不要集中在一处.而其他区域则无螺丝孔可供下地,此螺丝孔应靠近I/O connector及VGA IC,Clock generator, DC IN.20.All PC板之固定孔,必须导通,不能将PAD除掉.21.Glide Pad的PC板上之signal line务必包地.22.每一I/O Chip set,需要放置在I/O Port之最近位置.VGA port & TV port & Sterminal port需放置在一起.23.All I/O ports之GND plane要切割.24.VGA chip & Clock Generator务必将GND给予切割.25.ALL I/O ports之EMI components,分别以2mm之距离,靠近I/O connector位置.26.ALL I/O connector之固定脚PAD,再加2mm.27.高速讯号线& Clock trace应放至内层,并靠近GND Plane.28.Clock trace若无法包地,其Trace & Trace之spacing是Trace的两倍.29.Clock generator and Main chip set在placement时不可放在板边,应放置在中间.30.各chip set的信号线,其trace越短越好,clock trace须包地,频率越高,trace越短.31.各chip set的信号线在走线时,不可平行重迭在一起,须垂直走线.N & MODEM Jack至Connector之trace,其附近之每一层,不宜走线,并且Connector之外5mm应掏空.33.Modem & LAN card, Combo card with Modem & LAN应尽量靠近LAN &Modem Jack connector. Modem & LAN Cable应走板边,并避开DC/DCcomponents & High Frequency components.34.若ESD可直接打入讯号点,则应予以绝缘包之或围Ground Trace做保护.。

EMI滤波电感设计-20页文档资料

EMI滤波电感设计-20页文档资料

EMI滤波电感设计EMI滤波器正常工作的开关类电源(SMPS)会产生有害的高频噪声,它能影响连接到相同电源线上的电子设备像计算机、仪器和马达控制。

用一个EMI滤波器插入电源线和SMPS之间能消除这类干扰(图1)。

一个差模噪声滤波器和一个共模噪声滤波器能够串联或在许多情况下单独使用共模噪声滤波器。

图1 EMI滤波器的插入一、共模电感设计在一个共模滤波器内,电感的每一个绕阻和电源输入线中的任一根导线相串联。

(对于电源的输入线来讲)电感绕组的接法和相位是这样的,第一个绕组产生的磁通会与第二个绕组产生的磁通相削. 于是,除了泄漏阻抗的小损耗和绕组的直流电阻以外,电感至电源输入线的插入阻抗为另。

由于磁通的阻碍,SMPS 的输入电流需要功率,因此将通过滤波器,滤波器应没有任何明显的损耗。

共模噪声的定义是出现在电源输入线的一根或二根导线上的有害电流通过电感的地返回噪声源的噪声。

此电流要视共模电感的任何一个或二个绕组的全部阻抗,因为它不能被返回的电流所抵消。

共模噪声电压是电感绕组上的衰减,应从有害噪声中保持电源输入线的畅通。

1.1、选择电感材料开关电源正常工作频率20KHz以上,而电源产生的有害噪声比20KHz高,往往在100KHz~50MHz之间。

对于电感来讲,大多数选择适当和高效费比的铁氧体,因为在有害频带内能提供最高的阻抗。

当看到公共参数如磁导率和损耗系数就去识别材料是困难的。

图2给出铁氧体磁环J-42206-TC绕10匝后的阻抗ZS和频率的关系曲线。

图2铁氧体磁环的阻抗和频率的关系在1~10MHz之间绕组到达最大阻抗,串联感抗XS和串联电阻RS(材料磁导率和损耗系数的函数)共同产生总阻抗Zt。

图3所示为图2中铁氧体材料的磁导率和损耗系数与频率的函数关系。

由于感抗引起的下降,导致磁导率在750KHz以上的下降;由于电阻取决高频的源阻抗所以损耗系数随频率而增加。

图3铁氧体磁环的磁导率、损耗系数和频率的关系图4给出三种不同材料的总阻抗和频率的关系。

EMI培训讲义.doc

EMI培训讲义.doc

33
濾波器設計與元件選擇
安規所允許的最大 Y 電容
國家 美國 加拿大 瑞士 德國 英國 瑞典 安規 UL 478 UL 1283 C 22.2 No 1 IEC 335-1 VDE 0804 BS 2135 SEN 432901 漏地電流限制值 5 mA 120 V 60 Hz 0.5-3 mA 120 V 60 Hz 5 mA 120 V 60 Hz 0.75 mA 250 V 50 Hz 3.5 mA 250 V 50 Hz 0.5 mA 250 V 50 Hz 0.25-5 mA 250 V 50 Hz 0.5 mA 250 V 50 Hz 0.25-5 mA 250 V 50 Hz 最大 Y 電容 0.11 F 0.011-0.077 F 0.11 F 0.0095 F 0.0446 F 0.0064 F 0.0032-0.064 F 0.0064 F 0.0032-0.064 F
CM 與 DM 雜訊皆可分離 準確度高
22
雜訊分離技術
差模拒斥網路
DM 等效電路
CM 等效電路
簡單、成本低
僅能得到一倍的 CM
23
雜訊分離技術
主動型雜訊分離器
CM 雜訊分離電路
DM 雜訊分離電路
CM 與 DM 雜訊皆可分離 有負載效應、增益頻寬互相影響
可得到兩倍的 CM 與 DM 雜訊 額外的直流電源
衰減能力為 40 dB/dec
29
濾波器設計與元件選擇
DM 濾波器等效電路
fc,CM =
2
2L
DM
1 L leakage C x
衰減能力為 40 dB/dec
30
濾波器設計與元件選擇

Emi屏蔽机械设计简介

Emi屏蔽机械设计简介

Emi屏蔽机械设计简介今天,电子元件/设备/系统的生产商要想在全球的市场上销售,不仅要对用户提供产品可靠性的跟踪记录,而且必须服从emc标准,也就是3c认证。

随着电子器件应用数量的增多,同时电子器件的工作频率数量的不断增加,势必造成一个复杂的电磁环境。

因此,必须在新产品的最初设计阶段就要考虑产品的emi问题。

一、辐射和传导发射电磁干扰通常是通过辐射发射和传导发射传播出去的。

传导发射在频率低于10mhz时起主导作用,并能通过电源线和信号线传入设备内部。

要阻止这种糟糕的情况,有两种办法:应该使用高磁导率材料对电缆及机箱进行屏蔽,频率越低,需要的屏蔽材料越厚。

或使用emi滤波器,这种方法已广泛使用。

在10mhz以上,辐射发射就经常产生干扰,并且随着频率的升高愈加严重。

对于更高的频率(40mhz),仅需很薄的一层高导电材料就足以屏蔽。

二、导电衬垫频率越高,波长越短。

因此,随着频率的升高,缝隙容差就越小。

换句话说,门、面板及其他部件需要进行全方位的导电连接。

实现这种连接的最简单方法就是使用到导电emi屏蔽衬垫,其中许多衬垫都有自粘性,很容易进行安装。

要选择合适的衬垫,必须考虑以下几个因素:结构的刚性、固定点的间距以及所使用构筑材料的距离。

衬垫的刚度取决于其结构的刚度以及啮合表面的距离。

如果衬垫太硬,门、盖板或面板将会弯曲,缝隙不是被避免而是产生了泄漏现象。

现已有几种具有很大压缩范围、低闭合力和高导电性的衬垫,尤其适用于门上的。

许多这类衬垫能够无需改变其结构而直接用于现有的产品上。

(一)高频衬垫这类衬垫用于面板和其他需用螺钉固定的装置,像显示器、屏蔽窗以及蜂窝板。

它们有各种尺寸,由不同的泡沫芯、导电箔和纤维构成,可以被模切,并且可以有效的与镀锌钢板和铝板结合。

典型结构是用强化金属箔包覆的氯丁橡胶或pvc泡沫芯,它可以提供到强度和好的屏蔽特性。

它们很容易安装,并且可以被模切来打造螺丝孔。

(二)emi/防水衬垫的组合组合式emi防水衬垫也用于需用螺丝钉固定的装置,象面板、显示器、屏蔽窗和门等。

相关主题
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

地线反弹与对策
VZ VZ + VG VG 设施地 设备参考地
若电流为5kA,地线阻抗为0.5Ω,则反弹电压达到 ,地线阻抗为 Ω 则反弹电压达到2500V ! 若电流为
杨继深 2002年8月
静电放电现象
+ +++ +++++ ++++ + ++ + +
I
放电电流 I t
1ns
杨继深 2002年8月
电缆/机箱搭接
VN
错误
杨继深 2002年8月
正确
I0
C
VL
t
杨继深 2002年8月
特点: 特点:脉冲串
两种触点击穿导通机理
气 隙 上 的 电 压
击穿
(+)
320V ( 0.08mm 触点 )

2002 8

浪涌产生的原因
对应EMC实验:浪涌 实验: 对应 实验
一般小于75kA 一般小于 最大可达300kA 最大可达 导体周围产 生强磁场
特点: 特点:能量大
低通滤波器对瞬态干扰的作用
2Aτ τ
输入脉冲频谱
A
2Aτ τ
输出脉冲频谱
f
IL 滤波器特性
+
fCO
f
f
杨继深 2002年8月
fCO
Fco > 1 / πτ
VOUT = VP(f) f1 = 2VIN τ / πτ = 2VIN / π 输出脉冲的幅度略有降低 VIN τ
VOUT
杨继深 2002年8月
I
杨继深 2002年8月
静电放电现象
对应EMC实验:ESD 实验: 对应 实验
+ +++ +++++ ++ +++ ++ + +
I
放电电流 I
t
1ns 100ns
杨继深 2002年8月
特点: 特点:频率范围宽
瞬态干扰的频谱
A 0.5A τ 1/πτ πτ 2Aτ τ
时间
1/πtr π
频率
瞬态类型 EFT ESD 浪涌 杨继深
L R RL C L R L
杨继深 2002年8月
阻尼电路参数确定
越大, 越大,开关闭合 时限流作用越好
折衷
R:
V / Ia < R < RL
越小, 越小,开关断开 时反充电压越小
C:
由于没有弧光, 中的能量全部进入 中的能量全部进入C, 由于没有弧光,L中的能量全部进入 ,VC = I (L/C)1/2 为了防止发生辉光, 为了防止发生辉光,VC < 300V C > ( I / 300 ) 2 L 为了防止发生弧光,电容充电速率要小于 为了防止发生弧光,电容充电速率要小于1V/µs, µ, C > 10- 6 I
浪涌电压 抑制后的电压
流进电源的电流 流进抑制器的电流
大部分电流 流进了电源
0
0 20 40 60 80 100 µs
杨继深 2002年8月
TVS增容问题
1MΩ
R 不行
R = ∆V / Ipeak
R 可以
1MΩ
最好
∆V = 两管钳位差
杨继深 2002年8月
Ipeak = TVS的峰值电流 的峰值电流
fco
Fco < 1 / πτ
Parseval 定律:时域中的能量等于频域中的能量: 定律:时域中的能量等于频域中的能量: ∝ ∝ τout V2(f)df = V2(t)dt 0 0 = 1 / πfco τout fco



0
(2VINτ)2df =

0
V 2OUT dt
(2VINτ)2 fco = V 2OUT / π fco
多级浪涌抑制电路
Z V1、V2 = 额定工作电压 I2 = 第二级额定峰值电流 V2 ≥ V0 + 电压偏差2 V1 ≥ V2 + 电压偏差1+电压偏差2 ∆V =V1MAX - V2MIN Z ≥ ∆V / I2P V1 V2 V0MAX
杨继深 2002年8月
V1
∆V
I2P V2 V0
V
浪涌 一级 二级
杨继深 2002年8月
过零开关消除干扰
VD
C
电感电 流取样
继电器 +
电压比较器
杨继深 2002年8月
瞬态干扰抑制原理
正温度系数电阻
分压法: 分压法:
电 阻 电 感 电 容 负温度系数电阻 压敏电阻) (压敏电阻)
分流法: 分流法:
瞬态抑制二极管 气体放电管
杨继深 2002年8月 低通滤波器:截止频率小于 低通滤波器:截止频率小于1 / πτ
100ns
ESD对电路工作影响的机理
电流找阻抗最小路径 静电放电产生的电磁场
不良搭接
孔缝
杨继深 2002年8月源自ESD产生的电磁场电场 kV/m 4 3 2 1 10 cm 20 cm 50 cm 5
杨继深 2002年8月
磁场 A/m 15 10 5
10
15
时间 ns
静电试验的方法
静电放电试验 Ipeak 直接放电试验 感 应 90%
tr 5ns 1ns 1.2µs µ
τ 50ns 30ns 50µs µ
1/πτ πτ 6. 4MHz 10MHz 6.3kHz
1/πtr π 64MHz 320MHz 265kHz
A 4kV 30A 4kV
2Aτ τ 0.4V/MHz 1.8µA/MHz µ 0.4V/MHz
2002年8月
消除感性负载干扰
第七部分 瞬态脉冲干扰的抑制
杨继深 2002年8月
瞬态干扰对设备的威胁
静电放电 静电放电
信号端口 电源端口
静电放电
浪涌
电快速脉冲
电快速脉冲
浪涌
杨继深 2002年8月
感性负载断开时产生的干扰
VL 对应的EMC实验:EFT 实验: 对应的 实验 t
20 - 200 Vdc 电源回路中的电流(电压)
Vdc
气体放电管
有跟随电流
杨继深 2002年8月
气体放电管的跟随电流
• 寄生电容小 • 电流容量大 跟随电流 不可用在直流的场合! 不可用在直流的场合!
杨继深 2002年8月
放电管与压敏电阻组合
优点: 优点:
用低通滤 波器消除
杨继深 2002年8月
• 没有跟随电流 • 没有漏电流 • 钳位电压低
作用在开关电源上的浪涌
I1
非接触 放电 接触 放电 在附近放电 产生感应场
I2
杨继深 2002年8月
tr
30
60
t(ns)
ESD常见问题与改进
ESD ESD
V ESD
ESD 屏蔽层
杨继深 2002年8月
V
ESD常见问题与改进
I2 ESD2 ESD1
I1
二次放电
铁氧体磁珠 ESD2 ESD1
I1
杨继深 2002年8月
电缆上的ESD防护
fco
杨继深 2002年8月
V / V OUT = 2 √π fco τ
低通滤波器对瞬态干扰的抑制
VOUT / VIN
-40 -30 -20 -10 0 0.001
杨继深 2002年8月
0.01
0.1
1/2√π √π
τ fCO
瞬态干扰抑制器件
压敏电阻
钳位不紧
浪涌电压
瞬态抑制二极管
电流容量不大
1000 500 220
kV 6 4 2 0 kA 3 6kV, 3kA 1.2 × 50 µs 浪涌波形
杨继深 2002年8月
浪涌电压 电源上电压
开关电源等效电路
2 1 0
0 20 40
流进电源的电流
60
80
100 µs
浪涌抑制器件的保护作用
kV 6 4 2 0 kA 3 开关电源等效电路 6kV, 3kA 1.2 × 50 µs 浪涌波形 2 1
相关文档
最新文档