PCM编解码芯片中低成本低功耗SAR ADC设计

一种用于视频采集10bit低功耗SAR ADC的设计

张国成;杨瑞聪

【期刊名称】《中国集成电路》

【年(卷),期】2014(23)1

【摘要】本文通过对逐次逼近型ADC原理的分析,设计了一种用于视频采集10 bit,900KS/s的逐次逼近型模拟数字转换器(SAR ADC),该模数转换器主要由采样保持、DAC、比较器和数字逻辑控制器组成.其中,DAC采用电荷定标型结构,利用对称电容阵列结构减少电容所占面积,同时提高缩放电容的匹配精度;比较器采用三级预放大器加一级动态锁存器结构,并且该比较器采用了失调校准技术来提高比较器的精度.电路采用SMIC 0.13um 1P6M CMOS工艺进行设计,仿真结果表明,在900KS/s的采样速率下,有效位数可达8.7bit,功耗仅为1.02mW.

【总页数】4页(P41-44)

【作者】张国成;杨瑞聪

【作者单位】福建工程学院,福建福州,350108;福建工程学院,福建福州,350108【正文语种】中文

【相关文献】

1.一款10Bit SAR ADC设计 [J], 杨磊

2.一种用于超低功耗SAR ADC的采样电路实现 [J], 戴澜;成凯

3.应用于10bit 10MSPS SAR ADC的自举采样开关的设计 [J], 魏榕山;张泽鹏

4.一种用于无电池胎压监测系统的低功耗8 bit SAR ADC设计 [J], 王义;乌力吉;张向民;吴行军;方华军

5.一种用于可穿戴医疗设备的低压超低功耗SAR ADC [J], 姜云龙;余隽;刘俊良;施展

因版权原因，仅展示原文概要，查看原文内容请购买

13位低功耗SAR-SS ADC的研究与设计

引言：

随着智能化和物联网的快速发展，对于高分辨率、低功耗的模数转换器（ADC）的需求越来越迫切。为了满足这一需求，我

们进行了13位低功耗逐次逼近寄存器-逐次逼近调整（SAR-SS）ADC的研究与设计。本文将介绍该ADC的原理、设计方法和性

能评估。

一、SAR-SS ADC的原理

SAR-SS ADC是一种常见的ADC结构，由逐次逼近寄存器（SAR）和逐次逼近调整（SS）两部分组成。SAR负责比较电压信号，

并通过二分搜索法来得到数字比特。SS是一种在线的增益校

准技术，旨在通过抵消模拟和数字电压的误差来提高ADC的精度。

二、ADC的设计方法

1. 比特决策时间的优化

为了提高ADC的速度，我们采用了并行比特决策的方法。通过在每个比特之间引入校准间隙，并行比特决策可以减少比特间的决策时间，从而提高转换速度。

2. 低功耗设计技术

为了降低功耗，我们采用了以下设计技术：

a) 功耗管理技术：通过有效的电源管理策略，包括引入低功

耗模式和限制功耗消耗，实现最低功耗设计。

b) 压缩编码技术：利用压缩编码技术对数据进行编码，从而

减少功率消耗。

c) 快速启动技术：通过设计快速启动电路，减少ADC启动时

间，从而降低功耗。

三、ADC的性能评估

为了评估所设计的ADC的性能，我们进行了以下实验：

1. 分辨率测试：通过输入不同幅度的信号，我们测试了ADC 的分辨率，并得到了13位的分辨率。

2. 功耗测试：我们测量了ADC在不同采样频率下的功耗，并且通过对比其他ADC的实验结果，证明了所设计的ADC具有较低的功耗。

sar adc的控制逻辑电路

摘要：

1.引言

2.sar adc 的工作原理

3.sar adc 的控制逻辑电路设计

4.控制逻辑电路的工作流程

5.总结

正文：

1.引言

在当今的数字电子技术中，模数转换器（ADC）是至关重要的组成部分。其中，串行接口的逐次逼近型（SAR）模数转换器广泛应用于各种领域。SAR ADC 具有高速、高精度和低功耗等特点，但它的性能在很大程度上取决于控制逻辑电路的设计。本文将详细介绍SAR ADC 的控制逻辑电路。

2.SAR ADC 的工作原理

SAR ADC 的工作原理是通过逐次逼近的方式，将模拟信号转换为数字信号。在转换过程中，比较器对输入信号与参考电压进行比较，产生阶梯信号。控制逻辑电路根据阶梯信号，对SAR ADC 的内部状态进行控制，完成模数转换。

3.SAR ADC 的控制逻辑电路设计

SAR ADC 的控制逻辑电路主要包括时钟控制、数据锁存、地址选择和驱动等部分。时钟控制部分负责产生所需的时钟信号，为整个SAR ADC 提供同

步；数据锁存部分用于锁存输入信号，保证数据在传输过程中的稳定性；地址选择部分用于选择需要转换的模拟信号通道；驱动部分负责将控制信号传输至SAR ADC 的各个部分，实现对ADC 的控制。

4.控制逻辑电路的工作流程

SAR ADC 的控制逻辑电路工作流程如下：

（1）初始化：根据输入信号的幅度和分辨率要求，配置SAR ADC 的相关参数，如基准电压、比较器增益等。

（2）时钟控制：产生所需的时钟信号，为SAR ADC 提供同步。

（3）数据锁存：将输入信号锁存，以保证数据在传输过程中的稳定性。

一种用于视频采集10bit低功耗SAR ADC的设计

来说，都离不开模拟集成电路，特别是一些常用的自
然界信号的处理，尤其离不开模数转换器（Ａｎａ —
ｌｏｇ－ｔｏ — ＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ，ＡＤＣ）。
制在１００ｕＷ以内，面积基本能控制在１ｍｍｚ。本文将介绍一种用于视频采集的低功耗ＳＡＲ
ＳＡＲＡＤＣ的研究主要集中在小面积和低功耗的随着数字电子技术的发展，数字集成电路也得来，０ｂｉｔ１００ＫＳ／ｓ的ＳＡＲＡＤＣ的功耗能控到了空前的发展，但是，对于常有的一些ＳＯＣ芯片目的，一般１
ＡＤＣ，其主要应用于视频采集模块中，对按键输出信号的转换，其速度要求不高，但由于是用于便携式设
模数转换器有如下几种常用结构：流水线型，ｌｆａｓｈ型，西格玛一德尔塔型及逐次逼近型等。流水
度；比较器采用三级预放大器加一级动态锁存器结构，并且该比较器采用了失调校准技术来提高比较器
的精度。电路采用ＳＭＸＣ０．１３ｕｎｒ１Ｐ６ＭＣＭＯＳ工艺进行设计，仿真结果表明，在９００ＫＳ／ｓ的采样速率下，有

sar adc原理

逐次逼近型模数转换器（SAR ADC）是一种常用的模拟到数字转换器（ADC）技术。它通过将模拟输入信号与逐步逼近的数字比较器进行比较，逐位确定输出的数字编码。

SAR ADC基于一个重要的原理：成功逼近。它使用一个逐次逼近的过程来近

似输入信号的大小。具体过程如下：

首先，SAR ADC将输入信号与量化电平（参考电压）进行比较。通过开始时

的第一个比特位，它可以判断输入信号是大于还是小于参考电平。如果输入信号小于参考电平，比特位则为0，否则为1。

然后，SAR ADC进入逐步逼近过程。它将继续将参考电平分成两个部分，并

使用上一比特位的值来确定选择哪个部分。然后，它将继续将所选的部分再次细分，直到最后一个比特位。

整个逼近过程是迭代的，每一步都通过比较输入信号与逼近的电平来确定下一

步的操作。最终，SAR ADC通过迭代逼近，得出最接近输入信号的数字编码。

SAR ADC具有许多优点。首先，它提供了高精度的转换结果。其次，SAR ADC的转换速度相对较快，适用于高速数据处理和实时应用。此外，它也具备较

低的功耗和较小的面积需求，适合集成在芯片中。

总结起来，SAR ADC是一种基于逐步逼近的模数转换器，通过迭代比较输入

信号和逼近电平，最终得出准确的数字编码。它广泛应用于诸如通信系统、传感器接口以及嵌入式系统等领域。

SAR-ADC设计架构比较及必要说明

10b-200ksps-SAR-ADC设计说明

一、目前项目的设计需求

目前项目属于COST-DOWN项目，所以电路面积是最主要的优化点，目前该ADC 的指标要求是10b-200Ksps，精度适中，速度比较低，关键是如何减小面积降低成本且能保证10b的模数转换有效位。项目之前采用的SMIC SAR ADC IP，需要外接电阻，整体面积是0.17mm2，本次设计的主要目的是设计不需要外挂电阻的SAR ADC且整体电路的面积小于0.17mm2。本项目中的SAR ADC针对的是单端应用，所以后续所有的讨论只针对单端应用情况。

二、各种SAR ADC架构比较及选定

图1、单端SAR ADC基本架构

图2、电阻分压型DAC结构

SAR ADC的基本架构如图1所示，该类型SAR ADC中的关键点是比较器的OFFSET

和DAC的线性度。比较器的失调对于所有类型的SAR ADC具有共性，最后统一说明。

1、针对不同的DAC架构分别说明其线性度、面积等优缺点。

✓电阻分压实现DAC的传统架构：

如图2所示，该类型的由开关电阻阵列构成的电压按比例缩放D/A转换器，由于抽头电压不可能低于下面的抽头，因此保持了很好的单调性。但是当D/A转换器的位分辨率提高时，开关数和电阻数均呈指数上升，面积难以接受。而且，由于该DAC不能采样保持输入电压，因此信号输入端需要专门的采样保持电路用于维持ADC转换期间VIN 电压的相对固定，这进一步增加了面积。此外，此类型的DAC转换精度依赖于电阻的匹配精度，在芯片内部，电阻的匹配精度低于电容的匹配精度。综合以上因素，该类型的DAC只适合应用于转换位数较小的SAR ADC中。

高精度低功耗12-bit SAR ADC设计

第六届《２０１６年）北京大学生集成电路设计大赛专栏
一～：Ｐ
．．．．
．
：
．Ｌ＇．，
＿＿＿＿
ＩＬ＿＿。
Ｃ＝＝Ｉ
同
精度低功耗１２一ｂｉｔＳＡＲＡＤ设计簿Ｃ
；
上海交通大学微纳电子学系梁卓君
，
ｃｏｎｓｕｍｐｔｉｏｎｕｎｄｅｒｌ００￣ｔＡａｎｄａｓａｍｐｌｉｎｇｒａｔｅｏｆ２５０ＫＢ／ｓ．ＴｈｅｌａｙｏｕｔｏｆｔｈｉｓＳＡＲＡＤＣｉｓｉｎｃｌｕｄｅｄ
ｒｅｓｅｎｔｓｔｈｅｑｕａｎｔｉｔｙ’ Ｓａｍｐｌｉｔｕｄｅ．ＷｉｔｈｔｈｅｄｅｖｅｌｏｐｍｅｎｔｏｆｅｌｅｃｔｒｏｎｉｃｔｅｃｈｎｏｌｏｇｙｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔｓｂｅｃｏｍｅｔｈｅｂａｓｅＯｆｈｕｍａｎｓｏｃｉｅｔｙ．Ｂｅｃａｕｓｅｍｏｓｔ
一
１
Ｗｉｄｔｆｉ／ｕｍ
１

sar adc基本原理

SAR ADC是一种非线性转换器，它完成模拟信号到数字信号的转换。它最大的特点是

可以在快速、低功耗和低失真的情况下进行数字模拟转换，被广泛应用于多种电子系统中。

SAR ADC原理：

1.采样模拟信号：首先采用高速采样技术将模拟信号采样，分割为数个采样点，每个

采样点被转换为数字调制信号；

2.信号比较：通过比较电路对参考电压和测量信号进行比较，在1个或多个比较环节中，将模拟信号调制转换为数字信号；

3.数据处理：在比较循环过程中，使用继电器更新参考电压，以获得最终AD转换结果；

SAR ADC优点：

1.节能：SAR ADC比CDS具有更低的能耗，它可以在非常低的工作电压下工作；

2.准确、高速：SAR ADC可以在更短的时间内准确转换模拟信号，并且具有高精度、

低误差等特点；

3.非线性：SAR ADC能够有效解决非线性的问题；

4.多路：SAR ADC可以支持多模拟信号的同时处理，可以明显提高转换效率；

SAR ADC缺点：

1.复杂性：SAR ADC比CDS更复杂，设计复杂，费时；

2.噪声：SAR ADC中存在比较器、继电器及其辅助电路产生的噪声，会影响最终的转

换准确性；

3.参考电压：SAR ADC要求有一个稳定的参考电压，用来和模拟信号比较；

4.芯片尺寸：SAR ADC需要较大的芯片面积，布局要求大，不适用于良好的空间限制

12位高精度低功耗SAR ADC设计

Ａｂｓｔｒａｃｔ：Ａ２００ｋＳ／ｓ，１２ｂｉｔｈｉｇｈｐｒｅｃｉｓｉｏｎｌｏｗｐｏｗｅｒＳＡＲＡＤＣｉｓｄｅｓｉｇｎｅｄｉｎｔｈｉｓｐａｐｅｒｕｓｉｎｇＣＳＭＣ０．１８ｕｍｐｒｏｃｅｓｓＢｏｏｔｓｔｒａｐｐｅｄｓｗｉｔｃｈｗｉｔｈｈｉｇｈ
Ｏ引言逐次逼近型模数转换器（ＳＡＲＡＤＣ）以其低功耗、小面积、结构简单等优点被广泛应用于现代超大规模集成电路与片上系统中，此外，ＳＡＰ，ＡＤＣ功耗随采样速率而改变，这对于低功耗应用或者不需要连续采集数据的应用非常有利 …，因而，开展高精度低功耗ＳＡＲＡＤＣ的研究与设计，对低功耗的系统设计和应用具有重要意义近年来许多工作致力于降低ｓＡＲＡＤＣ的动态功耗，在传统二进制电容阵￣ＯＤＡＣ的基础上进行改造，提出了许多新颖的ＤＡＣ结构和开关切换方式［２．ｌ，大大降低了ＡＤＣ的整体功耗。近年来提出的降低ＤＡＣ开关能量的方案有步进式电荷重分配结构、分段电容结构【４ｌ、能量节省型开关切换方式［５ｌ、单向开关切换方式［６ｌ、基于共模电压的电荷重分配结构［７］以及无源电荷分享结构等等。本文的主要目标是设计一款高精度低功耗ＡＤＣ，文章从功耗和面积的角度出发，通过对传统ＳＡＲＡＤＣ的结构进行改进和完善，提出更加适合低功耗应用领域的新型结构和开关切换方案，同时采用异步时序控制技术代替传统的同步时序控制，减小关键路径延时，进一步降低功耗。

应用于PLC的低功耗SAR ADC的研究与设计的开题报告

应用于PLC的低功耗SAR ADC的研究与设计的开

题报告

一、选题背景

随着数字化程度的不断提高，工业自动化程度日益增强。而作为自

动化核心控制器的PLC（Programmable Logic Controller），在工业控制领域有着极其重要的地位，其功能和性能的优良程度直接影响到工业生

产效率和质量。

在PLC中，模拟信号采集是一个必要的环节。而在模拟信号采集中，模拟-数字转换（ADC）技术起着关键的作用。传统的ADC技术有着很多的不足，如成本较高、功耗大、响应时间慢等。而基于SAR（Successive Approximation Register）的ADC技术相对而言有着更多的优点，如功耗低、精度高、响应时间快等。

因此，本文选题研究的是应用于PLC的低功耗SAR ADC技术，通过对该技术的研究和设计，旨在使其可以更好地应用于PLC中，提高PLC

的性能和效率。

二、研究内容

本文研究的内容主要有以下几方面：

1. SAR ADC技术原理的研究和分析，包括SAR ADC的结构、工作原理、采样速度、分辨率等关键参数的分析。

2. SAR ADC电路设计的研究和实践，包括基本电路结构的设计、电路参数的计算和选择、电路优化等。

3. SAR ADC在PLC中的应用研究，主要是针对PLC的特殊需求和应用环境进行适配和优化，包括抗干扰能力、工作稳定性、采样速度和分

辨率等方面。

4. SAR ADC的性能测试和评估，主要是通过实验和测试，对所设计的SAR ADC电路进行性能测试和评估，包括采样速度、分辨率、功耗等

12位低功耗高精度SAR ADC的研究与设计

２．ｓＡＲＡＤＯ的原理
图２ — １中给出了ＳＡＲＡＤＣ电路模块的框图，包括采样开关、比较器、ＤＡＣ电路和逻辑控制单元，由采样开关对输入信号进行采样，采样后的电平保持在ＤＡＣ的上极板，采样信号被送入比较器，控制逻辑根据比较结果控＊＇ＩＤＡＣ下极板开关，依据比较结果逐位确定模拟信号对应的数字码，最后使得ＤＡＣ的输出在最高精度范围内逼近模拟输入。
１２４ｉ低功耗高精度ＳＡＲＡＤＣ的研究与设计
皋【摘要１本文基于（）．１８ｕｍＣＳＭＣＣＭＯＳ１Ｐ６Ｍ．Ｔ－－艺，设计了一种１２ｂｉｔ高精度低功耗的ｓＡＲＡＤＣ。该设计采用全差分结构、姆压自举开关
北京理工大学信 ቤተ መጻሕፍቲ ባይዱ与电子学院洪祥
杨晨晨
张晓洁
ＡＤＣ的前端模块，其性能对整体信噪比、线性度、直流失调等参数有重要影响。本文采用栅压自举开关结构，导通管的栅极电压能够跟随输入电压的变化，即导通电阻不受输入电压的影响，有效地提高了开关的线性度，改善了采样保持电路的性能。电路结构如图３．１所示：

SAR_ADC设计架构比较及必要说明

10b-200ksps-SAR-ADC设计说明

一、目前项目的设计需求

目前项目属于COST-DOWN项目，所以电路面积是最主要的优化点，目前该ADC 的指标要求是10b-200Ksps，精度适中，速度比较低，关键是如何减小面积降低成本且能保证10b的模数转换有效位。项目之前采用的SMIC SAR ADC IP，需要外接电阻，整体面积是0.17mm2，本次设计的主要目的是设计不需要外挂电阻的SAR ADC且整体电路的面积小于0.17mm2。本项目中的SAR ADC针对的是单端应用，所以后续所有的讨论只针对单端应用情况。

二、各种SAR ADC架构比较及选定

图1、单端SAR ADC基本架构

图2、电阻分压型DAC结构

SAR ADC的基本架构如图1所示，该类型SAR ADC中的关键点是比较器的OFFSET

和DAC的线性度。比较器的失调对于所有类型的SAR ADC具有共性，最后统一说明。

1、针对不同的DAC架构分别说明其线性度、面积等优缺点。

✓电阻分压实现DAC的传统架构：

如图2所示，该类型的由开关电阻阵列构成的电压按比例缩放D/A转换器，由于抽头电压不可能低于下面的抽头，因此保持了很好的单调性。但是当D/A转换器的位分辨率提高时，开关数和电阻数均呈指数上升，面积难以接受。而且，由于该DAC不能采样保持输入电压，因此信号输入端需要专门的采样保持电路用于维持ADC转换期间VIN 电压的相对固定，这进一步增加了面积。此外，此类型的DAC转换精度依赖于电阻的匹配精度，在芯片内部，电阻的匹配精度低于电容的匹配精度。综合以上因素，该类型的DAC只适合应用于转换位数较小的SAR ADC中。

10bit_1MS-s超低功耗SAR_ADC设计

随着物联网和移动设备的广泛应用，对于数字信号处理的需求越来越高。其中，模数转换器（ADC）在将模拟信号转换为数字信号方面起着至关重要的作用。本文将介绍一种名为10bit_1MS/s超低功耗SAR_ADC设计的新型ADC设计方案。

SAR_ADC（逐次逼近式寄存器型ADC）是一种常见的ADC 架构，具有高速、低功耗、小面积和较高的分辨率等优点。然而，传统的SAR_ADC设计存在功耗较高的问题。因此，本文提出了一种超低功耗的SAR_ADC设计方案。

首先，在电路设计方面，采用了低功耗的电流比较器和功耗优化的DAC电路。电流比较器是ADC中功耗较大的部分之一，因此采用低功耗的电流比较器可以有效降低整个ADC的功耗。同时，通过优化DAC电路，减少DAC电流和电压的泄漏，进一步降低功耗。

其次，在时钟设计方面，采用了一种自适应时钟调整技术。传统的ADC设计中，时钟频率通常较高，功耗也相应增加。而自适应时钟调整技术可以根据输入信号的变化来动态调整时钟频率，以达到降低功耗的目的。

此外，为了进一步降低功耗，本文还采用了多级功耗管理技术。在不同的工作模式下，通过切换电路的供电电压和关闭不需要的模块，达到降低功耗的效果。

最后，在布线和布局方面，本文采用了优化的布线规则和布局设计。通过减少线路的长度和交叉，降低信号的延迟和功耗。

经过仿真和实验验证，10bit_1MS/s超低功耗SAR_ADC设计方案在保持较高精度的同时，功耗显著降低。与传统设计方案相比，功耗降低了30%以上，同时实现了较低的面积和较高的速度。

一种10_bit_低功耗SAR_ADC_设计

Keywords: SAR ADC; low power consumption; capacitor array
0 引言
物联网的迅速发展，给人们的生活带来了很多的便利 [1]。在物联网系统中，模数转换器是必不可少的存在，而 SAR ADC 因其低功耗的优点被广泛应用于物联网系统中 [2]。本文设计了一种 10 bit 低功耗的 SAR ADC，因为传统的 SAR ADC 主要在电容阵列上占据了很大部分的功耗，因此本文主要在电容阵列和算法、栅压自举开关上做出了调整。在满足精度需求的同时，在功耗方面有一个明显的降低。
1 SAR ADC 的结构以及电路设计
1.1 10 bit 低功耗 SAR ADC 的结构图 1 为本文设计的 SAR ADC 结构。SAR ADC 主
要由采样开关、电容阵列、高速比较器、寄存器和控制逻辑部分组成。其主要原理是将模拟信号采样进来，由比较器进行比较，电容阵列和数字逻辑部分进行逐次逼近，得到数字信号。
断开Spa
UDACP(1)＞UDACN(1)? 是
Sn8=Ucm,Sn7=…=Sn0=Uref j=2
UDACP(2)＞UDACN(2)?
否
Sn8=Ucm,Sn7=…=Sn0=Ucm j=3
断开Spa
是 Sp(9-j)=gnd
j=j+1
是 Sn0=Ucm,Sp0=gnd

采用SAR结构的8通道12位ADC设计

常工作电流２．８ｍＡ，增益误差小于】８３．
ＣＳＲ推出基于ＵｎｉＦｉ单芯片ＷｉＦｉ技术的无线ＶｏＩＰ电话方案
近日，ＣＳＲ公司推出基于Ｕｎｉｎ单芯片ｗｉＦｉ技术的无线Ｖｏ蟛沌语设计方案。’该方案也是ＣｓＲ首次推。出的针对ＷｉＦｊ技术而设计的无线电话方震。
ＣＳＲ公司藏于ＵｎｉＦ“便携芯片设计的ＵｎｉＶｏｘ，提供了一种低成本、低功耗的ＶｏＷｉＦｉ（ＷｉＦｉ语音通讯）电话设计。ＵｎｉＦｉ是基于８０２．１１ｂ穗标准的筚芯片ＷｉＦｉ方案，拥有目前业界最低的功耗并且采用芯片尺寸封装以达到极小的占用面积（６柏ｍ×６ｍｍ）。ＣｓＲ还在ｕｎｉＶｏｘ内设置其开发的多ｒ蝶体摩用处理器，以低功耗Ｒ｜Ｓｃ应用
一
采用SAR结构的8通道12位ADC设计
作者：作者单位：刊名：
英文刊名：年，卷(期)：被引用次数：
彭新芒，杨银堂，朱樟明西安电子科技大学微电子研究所
电子设计应用 ELECTRONIC DESIGN & APPLICATION WORLD FOR DESIGN AND APPLICATION ENGINEERS 2006，(11) 0次
处理器结合高效能ＤＳＰ功能、渚效编解码器和回音消除，以及智能型的电源管理。ＵｎｉＶｏｘ内含一个默认盼ＭＭＩ（人机芥面），可以利用一套软件许麓工具包对电话的界面进行进一步的；配露，如有必要可增加音频编解码器。两提供商膏埙，ＵｎｉＶｏｘ还支持８０２．１１ｅ和１ＷＭＭ— ＳＡ以提供最佳的ＱｏＳ，消除潜在的延运或于扰。

一种用于超低功耗SAR ADC的采样电路实现

• 110

•

本文基于所设计的10Bit 低功耗SAR ADC ，提出了一种相较于传统结构更

为简单的栅压自举采样开关，实现了较小的面积和功耗以及更为良好的线性度，并基于SMIC 55nm 工艺在Cadence 的spectre 中进行了仿真验证，仿真结果显示，1.2V 的电源电压下，采样阶段采样开关的栅源电压维持在1.19V ，表明采样开关线性度良好，同时，在输入信号为16.6KHz 时，采样开关的FFT 结果显示其有效位数（ENOB ）达到16.9Bit,SFDR 为105dB ，显示了较好的精度和动态范围，满足10Bit SAR ADC 对采样开关的设计要求。

模数转换器（ADC ）在数字领域和模拟领域搭起了一座桥梁，是计算机和所有终端设备同自然界交互不可或缺的一部分，而在当下，各类电子产品，都在往轻薄易携带的方向发展，但是电池的容量受到体积的限制，阻碍了电子产品像便携小巧发展。尤其是现在很受欢迎的可穿戴设备和一些植入式生物医疗器件等，需要随时检测人的各项身体特征，对电池续航要求较高，因此只能通过降低诸如ADC 之类的芯片自身的功耗，以满足需要。SAR ADC 的结构简单，面积较小，数字逻辑和动态转换特性可以使得功耗降到nW 级别，因此在医学植入芯片和智能穿戴设备盛行的今天，低功耗SAR ADC 的研发是极具必要的，而采样开关是模拟信号进入SAR ADC 量化前经过的第一个模块，其精度对SAR ADC 的整体精度产生直接的影响，所以，一个结构简单、功耗低，线性度良好的采样开关也是SAR ADC 设计的关键。