基于AD6654实现数字下变频
电路与信号处理
数字信号处理和无线电收放机数字信号处理(DSP)和无线电收发机 Justin Smith 开发工程师/微波数据系统前言术语“DSP”可能指两个不同的事情。
数字信号处理是一般领域用的术语，在这样的领域中，用做为离散（在时间和幅值两个方面）的采样数据集来表示和处理信号和系统。
这是一个相对老的领域，在出版的书和杂志中有大量的这方面的研究和数学算法。
最初，大多数数字信号处理是在主机和其它通用数字计算机上离线完成的。
这就是所谓的数字数据的“后处理”。
随着在最近的二十多来年集成电路的复杂性和集成度的飞速增加，开发出专用处理芯片器，它能实时或“在线”进行数字信号处理。
这些芯片被称为数字信号处理器(DSPs)，并在半导体工业中成为最大的增长市场。
从1988年至今，DSP的市场每年增长40%。
这就意味着将引入更高性能的DSPs(及与DSP 有关的产品)，并以较低的价格销售。
结果有双重意义：第1，随着时间的推移，更多的信号处理可在更快和更复杂的处理器内完成。
第2，便宜的DSPs进入更多产品，这些产品如，手持电话、无磁带电话录答机、寻呼机(pager)、高保真度立体声设备和汽车中的主动悬挂系统(active suspension systems in cars)。
为什么用DSP？如上所述，在大量的新产品中使用DSP技术。
为什么？1) 数据信号处理允许很复杂的算法在实时中使用并可被嵌入产品内。
DSP能够从一个信号、加密信号信息中滤掉噪音，把波形变换为数字域进行分析，压缩数据，或甚至自动地，根据情况改变系统的处理过程；2) 因为DSP和DSP相关的芯片是软件控制的，在不改变硬件的情况下，可在系统内改变它们的性能和/或任务。
这意味着在产品售出后的升级或另增加的特性可加到产品上，不必把装置返回到制造厂；3) DSP技术可实现高精度的控制。
因为处理在软件内实现，功能的精度可得到更精密地控制。
没有与模拟量元件有关的误差问题；4) 由于软件控制，因而在制造中能有很高的重复性。
数字下变频电路的FPGA实现
数字下变频电路的FPGA实现随着数字化时代的到来，数字信号处理技术已经成为了许多领域中不可或缺的一部分。
其中，数字下变频技术是一种非常重要的数字信号处理技术，被广泛应用于雷达、通信、音频处理等领域。
本文将介绍数字下变频电路的FPGA实现。
数字下变频电路的基本原理数字下变频电路的基本原理是将输入信号进行混频，将高频信号转换为低频信号，并对低频信号进行采样和滤波，得到一个纯净的低频信号。
数字下变频电路通常由数字信号处理器、数字乘法器和数字低通滤波器等组成。
FPGA实现数字下变频电路的优势 FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，能够根据需要实现各种数字电路。
与传统的数字信号处理芯片相比，FPGA具有以下优势：高速并行处理能力：FPGA内部具有大量的可编程逻辑器件，可以实现高速并行处理，提高处理速度和效率。
灵活性：FPGA可以通过重新编程实现不同的数字电路，方便灵活，可以快速适应不同的应用场景。
可靠性：FPGA内部具有严格的质量保证措施，保证了数字电路的可靠性和稳定性。
设计数字下变频电路的算法：根据具体应用场景和要求，利用MATLAB 等软件设计数字下变频电路的算法。
将算法转换为硬件描述语言：将设计的数字下变频电路算法转换为硬件描述语言（如VHDL或Verilog），并利用EDA工具进行仿真和验证。
将硬件描述语言编译成二进制文件：将生成的硬件描述语言编译成二进制文件，以便在FPGA上实现。
将二进制文件下载到FPGA中：将生成的二进制文件下载到FPGA中，通过调试和测试，最终实现数字下变频电路。
结论数字下变频电路的FPGA实现具有高速并行处理能力、灵活性和可靠性等优势，已经被广泛应用于雷达、通信、音频处理等领域。
通过设计算法、转换为硬件描述语言、编译成二进制文件以及下载到FPGA中等步骤，可以实现数字下变频电路的高效、快速和可靠实现。
数字下变频电路是一种重要的信号处理单元，它在通信、雷达、电子对抗等领域有着广泛的应用。
AD6654在数字电视基带解调器设计中的应用
半带插值滤波器和 ９ｄ 动态范围的 ６Ｂ
Ａ ６５ 片 内 集 成 了 １ 位 可 编 程 Ａ Ｃ 三 个 １ 位 可配 置 的 并 Ｄ ６４ ４ Ｇ ， ６
再 用激 励 器 调 制成 射 频 。 样 ， 可 ９ ． Ｍ Ｐ Ｄ ， 这 就 ２１ Ｓ Ｓ Ｃ 中频 采 样 速 率 达 到 行 输 出端 口， ６ Ａ 工作 时 钟达 到 ２ Ｍ ｚ ∞ Ｈ，
圆
丑 ］ ｉ圈嘲 ： 互： ： ６ 巫 圆：
ｌ ｏ ｌ 龋‰ 一 黜 ｌ错 ｌ
ｌ 趣圈莲固
： 三
ｌ
－ ＿—
圈 葺 嚼 篓 ｝ 譬 ： ｝ ｝ 戛譬 ｉ ｆ ： ｉ｛ ： ： 墓 ： ： ｛ 王 ．－．… “…‘ ＝ ：撼 ｛．… ㈨ ＝晶 』 ： 譬 Ｊ酋 Ｊ砌‘一｝ ｉ … ： … ＝ ”
” １ＡＤ ６ ４测试 方框图 图 ６５
成 的混合 中频信号转基 带接 收器 。
其 中包 含 ６路独 立 的 数 字 下 变 频 和
多级抽取滤波器 。每个通道数字下
变频 部分 由 Ｎ Ｏ和混 频器 组成 ， Ｃ Ｃ ＮＯ 作 为 本 振 ， 产 生－ ２至 Ｃ 能 Ｃ 范
直接加到调制单元， 将差分数字 Ｉ 、 Ｑ
信 号 直 接调 制 到射 频 ，然后 经 数 字
电视激励器Leabharlann 出到负载发射机发射 出去 。经过 对 实 际 电路 的 验证 ，此 解 调 器 能将 输 入 中频 直 接变 成 数 字 基 带 ，经 此 电路 得 到 的 射频 信 号输
出频 谱 与接 收的 信号 频谱 完全 相 同， 且 性 能 良好 。 证 频 谱 如 图 ５ 示 。 验 所
２０ ｚ ０ ＭＨ ，内部 ２４ ．Ｖ参 考 电压 ， 拟 模
基于AD6654的TD—SCDMA直放站中频数字化处理模块的设计
２０年２ ０８ 月
拖 主 天 线
转发 天线
图ｌ 光 纤数 字直 放 站 系统 结 构 框 图
时 钟模块 、Ｌ Ｄ频道 选择 模块 以 及单 片机 控 制模 Ｃ 块 的设计 和实现方 法 。
—
叫 高 差 放 器 ＝ ）
Ｓ Ｄ 基 带信 号进 行 同步 、Ｔ Ｄ 换 、判断 上下 Ｃ ＭＡ Ｄ 切
Ｒ 信号 转化 到基带 信号进 行处 理 。 Ｆ 本 系统将 接 收到 的下行 信 号经 过 下变 频处 理 转 化 为 基 带信 号 ，然 后 用 Ｆ Ｇ Ｐ Ａ对基 带 信 号 进 行
同 步 处 理 和 Ｔ Ｄ切 换 ， 以判 断 出 上 下 行 的 切 换 Ｄ
图３ 基 于Ａ Ｃ Ｄ 芯 片 的 中频 模 块设 计 方案 Ｄ 和Ｄ Ｃ
２ 中频 数 字化 模 块 的设 计
模 块 （ Ｄ 和 Ｄ Ｃ ，基 带 处 理 模 块 ，时钟 模 块 ， Ａ Ｃ Ｄ）
控 制模 块和频 道选择 模块 。
图 ｌ 侧 的施 主 天线 正 对所 要转 发 的基 站 天 左
不断 增加 ．天 线 的方位 不断 调整 ，仍 然 还是 有一 些 区域 的信号会 拥 塞或 出现 信号 盲 区和 弱 区 ，这
种 经济 、实用 的 无线覆 盖解 决方 案 。该 技术 是 基
站 的延伸 ，是 网络优化 的 主要手 段之一 。
ｌ 系统 设 计
Ｔ — Ｃ ＭＡ信号 为 时分 双工 形 式 ．其数 据 可 Ｄ ＳＤ
通 过 无线 帧 传输 。帧 又 可 以划 分 为 不 同 的时 隙 ， 上 下行 的数 据通 过 时隙传 输 ，而且 ，其 上 下行 的 时隙还 可 以灵活 分配 ，因此 ，对 于Ｔ — Ｃ ＭＡ直 Ｄ ＳＤ 放式直 放站 ，首 先需 要确 定 的是上 下行 时隙 的切
基于AD6652数字下变频模块的实现
２ ＡＤ ６ ２ 作 原理 ６５ 工
Ａ ６ ５ 是 Ａ ａ ｇ 司 的高速 Ａ ＆ Ｄ Ｄ ６２ ｎｌ 公 ｏ Ｄ Ｄ Ｃ器 件 ， 芯片 由两 部 分 组 成 ： 端 由两 个 独立 的 ＡＤ通 道组 成 ， 前 ／ 每 个 ＭＤ通 道 的采 样率 高 达 ６ ／， 样 位数 为 １ 位 。 ５ＭＳｓ采 ２
ＣＨＥ Ｎ Ｓｙ ｏ ｉａ ，ＴＩ Ｋｅ ｈ ｎ ＡＮ ｅ ｕ ，Ｗ ＥＩＪｎ ，ＹＡＮ ｉｎ ｔｏ ｉｇ Ｊａ ｇａ
（ ｏｌ ｅｏ ｆ ｒ ｔ ｎ ａｄ Ｃ ｍｍｕｉａｉｎＳｈ ｏ ｕｌ ｎｖｒｉ ｆ Ｅｅｔ ｎ ｅｈ ｏｏｙ ｕｌ ｕ ｎ ｘ ４ ０４ ｈｎ ） Ｃ ｌｇ ｆＩ ｏｍａｉ ｎ ｏ ｅ ｎ ｏ ｎｃｔ ｃｏｌ ｉｎ Ｕ ｉ ｓｙｏ ｌ ｒ ｉ Ｔｃ ｎｌ ，Ｇ ｉｎ Ｇ ａ ｇ ｉ５ １ ０，Ｃ ｉａ ｏ ，Ｇ ｉ ｅ ｔ ｃｏ ｃ ｇ ｉ
【 摘
要 】提 出了数 字接 收机基于 Ａ ６５ 的宽 中频采样 结构 ， Ｄ ６２ 使整个 系统 的灵 活性 、 重构性 、 适应性 得到很大 的提 升。Ａ ６５ Ｄ ６２
采用矩 阵输入 ， 入灵 活 ， 输 减少 交叉连 接产 生 的寄 生信 号 ， 同时可 以根 据应 用 的不 同在抽 取 滤波后进 行 多相合 并 ， 增加 带宽。
ｌａｔ＆ ａｐｉ ｔｎ ｒ Ｐ ｓ ｐ ｌａ ｏ ｓ ｃｉ
ｌ 器件与应用
文 章 编号 ：０ ２ ８ ９ （０ ）３ ０ ２ — ２ １０ — ６２ ２ １ １ — ０ ８ ０ １
基于 Ａ ６５ 数字下变频模块的实现 Ｄ ６２
陈思瑶 ， 田克 纯 ， 魏 镜 ， 江涛 闫
（ 林 电子科 技 大学 信 息 与通 信 学 院 ， 西 桂 林 ５ １０ ） 桂 广 ４ ０４
基于AD6652数字下变频模块的实现
基于AD6652数字下变频模块的实现陈思瑶;田克纯;魏镜;闫江涛【期刊名称】《电视技术》【年(卷),期】2011(35)13【摘要】In this paper, a digital receiver based on wide IF sampling structure of AD6652 is proposed, improving the flexibility, reconstruction and adaptive of the system. Matrix input is adopted by AD6652 to improve input flexibility and reduce spurious signals generated by cross-connect, which can also polyphase merge after decimation filter depending on the application and increase the bandwidth. The theoretical analysis and simulations show that the system is easy to implement and has excellent performance, simple structure and practical application.%提出了数字接收机基于AD6652的宽中频采样结构,使整个系统的灵活性、重构性、适应性得到很大的提升.AD6652采用矩阵输入,输入灵活,减少交叉连接产生的寄生信号,同时可以根据应用的不同在抽取滤波后进行多相合并,增加带宽.通过理论分析和仿真检验表明,该系统性能优良,结构简单,易于实现,具有实际应用价值.【总页数】3页(P28-29,37)【作者】陈思瑶;田克纯;魏镜;闫江涛【作者单位】桂林电子科技大学信息与通信学院,广西桂林541004;桂林电子科技大学信息与通信学院,广西桂林541004;桂林电子科技大学信息与通信学院,广西桂林541004;桂林电子科技大学信息与通信学院,广西桂林541004【正文语种】中文【中图分类】TN957【相关文献】1.宽带数字下变频的采样率变换模块的FPGA实现 [J], 董政;葛临东;巩克现2.基于RoF的数字下变频模块的FPGA实现 [J], 谭力;苏钢;朱光喜;屈杰3.数字下变频器中坐标变换模块的ASIC实现 [J], 刘欣;林水生;李广军4.基于AD6652芯片的中频数字模块的AGC方案 [J], 陶松;明望;吴波;高朝艳5.基于UVM的FPGA数字下变频模块级验证方法的实现 [J], 吴迪飞因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的雷达信号处理板设计与实现
基于FPGA的雷达信号处理板设计与实现林琳【摘要】Based on CPCI bus,a radar signal processing board was designed and implemented with FPGA,which can be used to accomplish the general functions for radar signal processing like DDC,pulse compression of large time-bandwidth pro-duct signals in time-domain and FFT. At last,DDC and the pulse compression of large time-bandwidth product signals in time-domain are realized according to the requirements of some radar signal processing systems. The test results prove the effective-ness of the system.%基于CPCI总线，使用FPGA实现了雷达信号处理板的设计与实现。
实现数字下变频，大时宽带宽积数字脉冲压缩以及FFT等通用雷达信号处理功能。
最后给出了数字下变频和大时宽带宽积数字脉冲压缩在某雷达系统中的测试结果，测试结果满足系统要求。
【期刊名称】《现代电子技术》【年(卷),期】2014(000)011【总页数】6页(P51-56)【关键词】DDS;FPGA;脉冲压缩;雷达信号处理【作者】林琳【作者单位】陕西职业技术学院计算机科学系，陕西西安 710100【正文语种】中文【中图分类】TN958.3-34雷达系统需要对海量数据进行并行、实时处理，设计雷达信号处理板需要考虑三个方面的问题：数据并行实时处理、数据传输总线选择和多通道处理。
嵌入式实现变频功能的方法
嵌入式实现变频功能的方法1. 使用可编程逻辑控制器（PLC）实现变频功能：通过PLC编程，可以实现对变频器的控制，包括频率调节、启停、反转等功能。
2. 使用数字信号处理器（DSP）实现变频功能：DSP芯片可以通过编程实现对输入电源频率的数字化处理，从而实现变频功能。
3. 基于Arduino开发板实现变频功能：通过Arduino的开发板和相应的编程，可以实现对变频器的控制和频率调节等功能。
4. 利用嵌入式微控制器实现变频功能：选择适合的嵌入式微控制器，并通过编程实现对变频器的控制和频率调节。
5. 基于单片机的变频器设计：利用单片机的PWM输出和模拟输入功能，设计相应的电路和程序，实现变频功能。
6. 使用现成的变频模块进行嵌入式设计：选择成熟的变频模块，通过嵌入式设计将其集成到系统中，实现变频功能。
7. 基于嵌入式Linux系统实现变频功能：利用嵌入式Linux系统的开发环境和工具，编写相应的软件，实现对变频器的控制和频率调节。
8. 利用嵌入式微处理器实现变频功能：选择适合的微处理器芯片，通过编程实现对变频器的调节和控制。
9. 基于嵌入式实现开环变频控制：通过编程实现开环变频控制，包括输入电压频率和PWM输出频率的控制。
10. 使用嵌入式系统实现闭环变频控制：通过编程实现闭环控制算法，实现对变频器的闭环控制，包括速度反馈、PID调节等功能。
11. 通过CAN总线实现多个变频器之间的同步控制：利用嵌入式系统实现CAN总线通信协议，实现多个变频器之间的同步运行和控制。
12. 设计基于FPGA实现的变频器控制器：通过FPGA的灵活可编程性，实现高速、精密的变频控制功能。
13. 使用嵌入式系统实现定制化的变频器控制界面：通过编程实现定制化的变频器控制界面，满足特定的用户需求。
14. 嵌入式系统实现功率因数校正功能：通过编程实现功率因数校正算法，提高变频器的电能利用率。
15. 利用嵌入式系统实现多种变频曲线控制：通过编程实现多种变频曲线控制算法，满足不同负载条件下的需求。
基于AD6644的中频数字处理模块的设计
"53-012 的 信 号 进 行 不 低 于 %"678 的 采 样 ， 以 合 适 的 数 然 后 由 ()* 完 成 各 种 算 法 处 理 。 据 率 送 入 ()* ， 射 频 信 号 先 经 过 " /$#012 的 前 置 滤 波 放 大 电 路 放
大。为了有效抑制组合频率干扰和副波道干扰， 本系统 的 中 频 预 处 理 部 分 采 用 高 中 频 方 案 9 $: 。 信 号 经 滤 波 放 大 后， 再 经 二 次 下 变 频 得 到 35%"012 的 低 中 频 信 号 。 该 信 号经带通滤波放大电路后， 进 入 & ’ ( 采 样 。为 了 保 证 不
集成电路应用
基于 !"##$$ 的中频数字处理模块的设计
天津大学电信学院（ $###>" ） 沈 庆 蔚
摘
刘开华
要 ： &(--.. 是 &KLMNO (PQ7RP4 公 司 推 出 的 新 型 &(+ 器 件 ， 具有精度高、 转换速度快等特点， 并详尽说明了中 是 当 前 用 于 中 频 数 字 处 理 的 优 选 器 件 。阐 述 了 基 于 &(--.. 的 数 字 接 收 系 统 的 组 成 ， 频数字处理模块及接口的设计。 关键词： & ’ ( 转换 中频数字处理 数字信号处理器（ ()* ）
,中频数字处理模块硬件电路设计
由图 % 可以看出， 中频数字处理模块的主要功能是 对 35%"012 中 频 的 带 通 信 号 进 行 & ’ ( 转 换 ， 将 采 样 数 据 经 缓 冲 送 入 ()* 进 行 处 理 。 硬 件 设 计 主 要 包 括 &(+ 、 ?@?A 、 ()* 三 种 器 件 的 使 用 以 及 它 们 之 间 的 两 个 接 口 ， 下面分别介绍。
数字下变频的FPGA实现
1 引言数字下变频DDC(digital down lonvwrsionl作为系统前端A／D转换器与后端通用DSP器件间的桥梁，通过降低数据流的速率，将低速数据送给后端通用DSP器件处理，其性能的优劣将对整个软件无线电系统的稳定性产生直接影响。
采用专用DDC器件完成数字下变频，虽具有抽取比大、性能稳定等优点，但价格昂贵，灵活性不强，不能充分体现软件无线电的优势。
FPGA工艺发展迅速，处理能力大大增强，相对于ASIC，DSP，其具有吞吐量高、开发周期短、可实现在线重构诸多优势。
基于这些优点，FPGA在软件无线电的研发中具有重要作用。
2 数字下变频系统数字下变频器在软件无线电系统中完成的功能结构如图1所示，其中包括直接数字频率合成器DDS(direct digital synthesizer)、数字混频器、FIR滤波器、抽取等模块。
原始模拟中频信号经A／D转换器带通采样后得到数字中频信号，输入DDC后先与DDS产生的两路正交本振信号相乘(数字混频)，将数字中频搬移到基带。
混频后得到的数据率和采样率一致，后级FIR滤波器要达到该处理速率。
硬件实现相当困难，因此首先通过抽取模块大大降低数据速率，然后使用高阶FIR低通滤波器对整个信道整形滤波。
滤波输出的两路正基带信号交由下一级DSP器件进行处理。
2．1 混频器的FPGA实现数字混频器将原始采样信号与查找表生成的正、余弦波形分别相乘，最终得到两路互为正交的信号。
由于输入信号的采样率较高，因此要求混频器的处理速度大于等于信号采样率。
单通道的数字下变频系统需要两个数字混频器．也就是乘法器。
XC2V1000器件内嵌64个18×18位硬件乘法器，其最高工作频率为500 MHz，因此采用硬件乘法器完全能够满足混频器的设计要求。
使用Xilinx公司的Multiplier IP核可以轻松实现硬件乘法器的配置。
该设计中采用两路14位的输入信号，输出信号也为14位。
OFDM介绍
OFDM(Orthogonal Frequency Division Multiplexing)即正交频分复用技术，实际上OFDM是MCM Multi-CarrierModulation，多载波调制的一种。
其主要思想是：将信道分成若干正交子信道，将高速数据信号转换成并行的低速子数据流，调制到在每个子信道上进行传输。
正交信号可以通过在接收端采用相关技术来分开，这样可以减少子信道之间的相互干扰ICI。
每个子信道上的信号带宽小于信道的相关带宽，因此每个子信道上的可以看成平坦性衰落，从而可以消除符号间干扰。
而且由于每个子信道的带宽仅仅是原信道带宽的一小部分，信道均衡变得相对容易。
OFDM-技术概述及发展史第四代移动通信系统被称之为“第四代移动通信技术”，其核心技术为OFDM。
正交频分复用OFDM(OrthogonalFrequencyDivisionMultiplexing)是一种无线环境下的高速传输技术。
主要是在频域内将所给信道分成许多正交子信道，在每个子信道上使用一个子载波进行调制，且各个子载波并行传输。
OFDM特别适合于存在多径传播和多普勒频移的无线移动信道中传输高速数据。
能有效对抗多径效应，消除ISI，对抗频率选择性衰落，信道利用率高。
OFDM 可视为一种调变技术及一种多任务技术，为多载波(Multicar-rier)的传送方式。
OFDM由多载波调制(MCM)发展而来。
美国军方早在上世纪的50-60年代就创建了世界上第一个MCM系统，在1970年衍生出采用大规模子载波和频率重叠技术的OFDM系统。
但在以后相当长的一段时间，OFDM迈向实践的脚步放缓。
由于OFDM的各个子载波之间相互正交，采用FFT实现这种调制，但在实际应用中，实时傅立叶变换设备的复杂度、发射机和接收机振荡器的稳定性以及射频功率放大器的线性要求等因素制约了OFDM技术的实现。
经过大量研究，在20世纪80年代，MCM获得了突破性进展，大规模集成电路促进了FFT技术的实现，OFDM 逐步进入高速Modem和数字移动通信的领域。
数字下变频FPGA实现
Key words: variable-bandwidth; DDC; poly-phase filter; FPGA
1 引言
数字下变频器（Digital Down-Converter，DDC）是宽带数字接收机的重要组 成部分，是连接高速 A/D 变换器与后级数字信号处理器（DSP）之间的桥梁，所 以其运算速度直接影响了 A/D 最高采样率的确定，同时也决定了接收机的最大 处理带宽。 宽带数字接收机要求能对多种带宽的输入信号进行处理， 因此对 DDC 提出了更高的要求：带宽可变。
x ( n)
(a)
⊗ ⊗
(b) NCO
低通滤波 (c) 低通滤波 (d)
D抽取 (e) D抽取
I
cos(ωC n)
Q
− sin(ωC n)
图 3 数字下变频理论模型
数字下变频对输入实信号的频谱搬移过程如图 4 所示，其中图 4（c） 中 的阴影部分为图 2 中低通滤波后信号（d）的频谱。
X (e jω )
变带宽数字下变频器 （Variable-Bandwidth Digital Down-Converter, VB-DDC） 可以对多种带宽的输入信号进行处理，因此其在雷达、通信、电子侦察等有广泛 应用。商用数字下变频器如intersil公司单通道DDC：HSP50214B等，虽然可以实 现处理带宽可变，但是其最高输入数据采样率只有 65MHz [1]，而且由于其采用 多级级联积分梳状滤波器（Cascaded Integrator-Comb, CIC）的传统下变频结构， 因此处理带宽较窄， 不超过 1MHz， 不适合作为宽带数字接收机的数字下变频器。 基于多相滤波结构的宽带DDC可以处理宽带信号，但是处理带宽一般固定，而 且当需要处理信号的带宽很窄时，因为抽取因子变大，所需乘法器数目增多，但 是乘法器的工作频率降低，所以其资源利用率很低。 本文基于 Altera 公司的 Stratix II EP2S60F672C4 所设计的 VB-DDC 结合了传 统数字下变频结构与多相滤波结构的优点， 实现了对输入中频信号的高效高速处 理，同时可以在较大范围内对信号处理带宽进行灵活配置。当 A/D 输出中频信 号采样率为 100MSPS 时，本文设计的这种 VB-DDC 信号处理带宽可在 40MHz~8KHz 的范围内灵活配置，输出基带信号数据率可在 50MSPS~112KSPS 的范围内变化。
一种任意抽取数字下变频器的设计
综合 结果 满足指标要 求 。
ｓ ａ ｖ ｅ ｄ ａ ｎ ｄ ｓ ｙ ｓ ｔ ｅ ｍ ｐ ｏ ｗｅ ｒ ｃ ｏ ｎｓ ｕｍｐ ｔ ｉ ｏ ｎ ａ ｎ ｄ ｃ ｏ ｍｐ ｌ ｅ ｘ ｉ ｔ ｙ ａ ｒ ｅ ｂｏ ｔ ｈ ｒ ｅ ｄ ｕｃ ｅ ｄ．Ｓ ｙ ｎ ｔ ｈ ｅ ｓ ｉ ｚ ｅ ｄ ｓ ｉ ｍｕ ｌ ａ ｔ ｉ ｏ ｎ ｔ ｏ ｔ ｈ ｉ ｓ ＤＤＣ ｃ ｈ ｉ ｐ ｂ ｙ ｕ ｓ ｉ ｎ ｇ Ｓ ＭＩ Ｃ ０． １ ３ Ｉ ｘ ｍ ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ ｉ ｎ ｄ ｉ ｃ ａ ｔ ｅ ｄ ｔ ｈ ａ ｔ ｉ ｔ ｓ ｐｅ ｆｏ ｒ ｒ ｍａ ｎ ｃ ｅ ｃ ａ ｎ ｍｅ ｅ ｔ ｓ ｐｅ ｃ ｉ ｉｃ ｆ ａ ｔ ｉ ｏ ｎ ｒ ｅ ｑ ｕ ｉ ｒ ｅ ｍｅ ｎ ｔ ｓ ．
Ｋｅ ｙ ｗｏ ｒ ｄｓ：ＡＳ Ｉ Ｃ ； Ｃｏ ｒ ｄ ｉ ｃ；ＤＤＣ
０ 引言
数字 下变 频 （ Ｄ Ｄ Ｃ） 是 雷 达 数 字 接 收 机 的重 要
计， 对 于降低 相控 阵雷达 接收通 道 的成本 ， 有 着非 常 重 要 的作用 。 雷 达在 不 同的工 作模 式 下 ， 雷 达发 射信 号 的形
ａ ｎ ａ ｌ ｏ ｇ — ｔ ｏ — ｄ ｉ ｇ ｉ ｔ ａ ｌ ｃ ｏ ｎ ｖ ｅ ￣ ｅ ｒ （ Ａ Ｄ Ｃ ）ａ ｔ ｔ ｈ ｅ ｆ ｒ ｏ ｎ ｔ ・ ｅ ｎ ｄ ａ ｎ ｄ ｇ ｅ ｎ ｅ ｒ ａ ｌ ｄ ｉ ｇ ｉ ｔ ａ ｌ ｓ ｉ ｇ ｎ ａ ｌ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ｏ ｒ ａ ｔ ｔ ｈ ｅ ｂ ａ ｃ ｋ — ｅ ｎ ｄ ．Ｔ ｏ ｄ ｉ ｆ ｆ ｅ ｒ ｅ ｎ ｔ
无线通信网络优化中数字下变频技术的具体应用研究
无线通信网络优化中数字下变频技术的具体应用研究摘要:受现有技术水平的制约,在目前的信号变频体制中大部分是首先将射频信号通过一次或者几次的模拟下变频转换到中频上,在中频对信号数字化,然后再进行数字下变频。
随着数字通信技术的发展,无线通信技术的逐渐成熟,对无线设备数字带宽的要求也越来越高,所以,有必要对带宽较宽信号的数字下变频进行研究。
关键词:无线通信数字下变频1 数字下变频技术的原理及算法任何物理可实现的信号都是实信号,实信号的频谱具有共轭对称性,即正负幅度分量是对称的,而其相位分量正好相反。
所以对于一个实信号而言,只需要正频部分或负频部分就能够完全加以描述,不会丢失任何信息,也不会产生信号。
由于Hilbert变换是正交变换,所以解析信号z(t)的实部和虚部是正交的。
一个实信号的解析表示(正交分解)在信号处理中有着极其重要的作用,是软件无线电的基础理论之一,从解析信号中很容易获得信号的三个特征参数:瞬时幅度、瞬时相位和瞬时频率,而这三个特征参数是信号分析、参数测量或识别解调的基础。
对于一个实的窄带信号分别称为基带信号的同相分量和正交分量。
基带信号为解析信号的复包络,是复信号。
从以上分析可以看出,一个实的窄带信号既可用解析信号z(t)表示。
但是,在实际中很难实现理想的Hilbert变换的阶跃滤波器,所以准确的解析表示要在实际应用中得到是非常困难的,相比之下,得到基带信号就要容易得多,再经过低通滤波器就得到了对应的正交基带变换信号,但由于模拟方法产生本振信号的缺点是存在正交误差,从而导致虚假信号的产生。
为了更好的抑制虚假信号,在数字信号处理中,更多的采用数字混频正交变换来进行数字信号的正交基带变换,可以完全的保证两个本振信号正交性。
2 数字下变频技术的实现方法2.1 采用已有的专用芯片由于数字下变频专用芯片具有价廉、功耗小、体积小和使用方便等特点而得到广大工程师的青睐。
如广泛应用的美国Intersil公司的HSPSO214B,该数字下变频器的处理时钟及最大输入采样速率均可达80MHz,输入输出数据宽度为16bits,NCO的最高分辨率优于0.02Hz,抽取因子为l～2048倍可编程,在1～2048倍抽取的基础上,分数倍速率转换模块还可实现1～4任意小数倍的速率转换,FIR滤波器的128个系数均可配置。
AD6654在TD-SCDMA系统中数字下变频的实现
AD6654在TD-SCDMA系统中数字下变频的实现
张丽果
【期刊名称】《现代电子技术》
【年(卷),期】2007(30)12
【摘要】数字下变频技术是软件无线电技术的核心内容,简单介绍数字下变频原理以及高性能数字下变频(DDC)器件AD6654的主要特征,着重论述了采用AD6654实现TD-SCDMA系统中6载波的数字下变频功能,最后给出对应的仿真结果.【总页数】3页(P32-34)
【作者】张丽果
【作者单位】西安邮电学院,陕西,西安,710121
【正文语种】中文
【中图分类】TN75
【相关文献】
1.TD-SCDMA系统中成形滤波器在TMS320C55xDSP中的实现 [J], 陈路;欧阳卫华;申敏
2.TD-SCDMA网优专家系统中接入时延优化向导的实现 [J], 侯优优;隋延峰
3.CDR合成在TD-SCDMA系统中的实现 [J], 王慧敏;黄玉霞
4.TD-SCDMA系统中利用中置实现DOA检测的方法 [J], 贾向东;傅海阳;杨龙祥;李凡
5.信令监测系统在 TD-SCDMA 网络中的实现 [J], 李栋
因版权原因，仅展示原文概要，查看原文内容请购买。
一种基于FPGA的高效多路独立数字下变频的实现方法
总第 ３ ８ ４期 ＲＥ Ｓ Ｅ Ａ ＲＣ Ｈ ＯＮ Ｔ Ｅ Ｌ Ｅ ＣＯＭＭ Ｕ ＮＩ ＣＡ Ｔ Ｉ ＯＮ Ｔ ＥＣ ＨＮ ｏＬ ｏＧＹ ２ ０ １ ４年 第 ２期
一
种基于 Ｆ Ｐ Ｇ Ａ 的高效 多路
独 立数 字 下 变 频 的实 现 方法
弥 宪梅 刘 亭 亭 杨 鑫 刘 芬
收 机 的 数 量 ， 而 且 需 要 大 量 的天 线 共 用 设 备 和
射 频 控 制 模 块 ， 整 个 监 测 系 统 将 会 很 庞 大 ， 同 定站 建设 的复杂度亦会增 加 ， 更不适 合在机载 、
舰载 、 车 载等机动载 体上使 用 。 面对这一 问题 ，
迫 切 需 要 数 量 大 而 且 小 型 化 、控 制 灵 活 的 接 收 机 。 为 此 ，利 用 宽 带 接 收 采 集 、 软 件 无 线 电处 理技 术进行 窄带处理成 为接 收机土要 的方式 。
能 ， 使 数 据 传 输 和 数 据 融 合 更 加 方 便 ，而 且 控
・２ ８・ ｓ ｉ ｎ （ ￡ ＂ ）
图 １ 直 接 式 多通 道 数 字下 变频
科技论文：一种基于 Ｆ Ｐ Ｇ Ａ 的高 效 多 路 独 立 数 字 下 变 频 的 实 现 方 法
图 中共 有 ￡个 通 道 ， 可 分 别 对 Ａ／ Ｄ 采 样 带
种 滤波器组进 行多相分解 ， 得 到 均 匀 ＤＦ Ｔ滤 波
宽 内 的 ￡个 信 号 （ 由 ￡个 本 振 频 率 ｌ ， ∞ 一
￡
器 组 的 推 导
得 出均 匀 ＤＦ Ｔ滤 波 器 组 多相 结 构 如 图 ３所 示 。
决 定 ）进 行 接 收 处 理 。根 据 带 宽及 采 样 率 需
试析无线通信网络优化中数字下变频技术的运用
试析无线通信网络优化中数字下变频技术的运用发表时间：2015-09-30T10:07:08.463Z 来源：《基层建设》2015年4期供稿作者：王定平[导读] 广东广晟通信技术有限公司软件无线电技术的关键之一就是数字变频技术。
王定平广东广晟通信技术有限公司 510000摘要：在如今的信号变频体制中，由于现有科学技术的制约作用，射频信号首先通过数次的模拟下变频转换成中频上，然后再用中频上对信号进行数字化，最后才可以进行数字下变频。
数字下变频技术在无线通讯网络中占有非常核心的位置，但随着目前无线数字网络的迅速发展，也对无线设备宽带提出了很高的要求。
因此，本文将对数字下变频技术在无线通信网络优化中的应用进行简要阐述。
关键词：无线通信；网络优化；数字下变频软件无线电技术的关键之一就是数字变频技术。
随着信息技术的改革更新，软件无线电技术的提高也取得了很大的进步，在此过程中，发展形成了两种软件无线电结构模式，主要包括有：射频直接带通采样软件无线电结构模式、中频带通软件无线电结构模式。
在受A/D 和D/A科技水平约束的基础上，只实现了中频带通无线电结构，无线通信网络优化中数字下变频技术的运用有待进一步开发。
一、数字下变频技术的概论（一）分析带通采样信号理论。
数字下变频和A/D采样功能这两个部分组成了数字下变频技术，进行A/D采样时，在一般的情况下，都是采用Nyquist采样技术来完成的。
可以得出，在Nyquist采样理论中，把fs设为采样频率，其中x（t）设定为频率带限信号，在（0，fH）的范围里设置一个频带。
Nyquist采样理论在解决问题时，只针对分布在（0，fH）范围里的采样信号，如果信号的频带超出这个范围时，还同样采用Nyquist理论来采样，就会使得出的采样频率过高或者是偏低[1]。
比如在完成间隔采样时，fs的速度高于2.1 Fh，会有TS=1/FS，x（nt）=x（nTs）的采样信号，这个时候，原信号x（t）将由x（nt）完全决定。
基于AD6654的TD-SCDMA直放站中频数字化处理模块的设计
基于AD6654的TD-SCDMA直放站中频数字化处理模块的
设计
乐黎黎
【期刊名称】《电子元器件应用》
【年(卷),期】2008(10)2
【摘要】直放站是当前移动通信发展的一种潮流,是TD-SCDMA通信网络的重要组成部分,对提高网络的覆盖能力起着重要的作用.文中对TD-SCDMA直放站的优势和系统设计作了描述,给出了直放站中频数字化模块的设计方法.
【总页数】4页(P1-3,7)
【作者】乐黎黎
【作者单位】浙江工业大学信息工程学院,浙江,杭州,310032
【正文语种】中文
【中图分类】TN92
【相关文献】
1.基于TD-SCDMA的波形发生器中频率合成器的研究和设计 [J], 李涛;孙学宏;张成
2.基于FPGA的TD-SCDMA直放站基带同步模块 [J], 王晓岚;吴刚;李平安;甘泉
3.基于DSP2812的TD-SCDMA直放站设计与实现 [J], 周业平;邓文浪
4.基于下变频器AD6654的塔康中频数字化接收机设计 [J], 孙志虎;李晓明
5.基于STM32单片机的数字电视直放站远程网络升级模块的设计 [J], 覃柳俊;覃晖
因版权原因，仅展示原文概要，查看原文内容请购买。
基于AD6620的数字下变频(DDC)的频率变换器
基于AD6620的数字下变频(DDC)的频率变换器O 引言AD6620 是一个宽带中频到基带的解调器。
它的内部信号处理单元由四个串联单元组成。
分别为频率变换单元、二阶固定系数梳状滤波抽取滤波器(CIC2)单元、五阶固定系数梳状滤波抽取滤波器(CIC5)单元和一个系数可编程的RAM 系数抽取滤波器(RCF)单元。
通过串行微处理器接口可以完成对芯片的编程和控制。
AD6620 具有16 位线性比特补码输入(另加3bit 指数输入)，其单信道实数输入模式的最大输入数据速率可高达67 Msps，双信道实数输入模式与单信道复数输入模式的最大输入数据速率高达33.5 Msps。
同时，AD6620 还具有可编程抽取FIR 滤波器与增益控制功能，抽取率在2～163 84 之间可编程;输出具有并行、串行两种输出模式，并行模式为16 比特补码输出。
1 频率变换器的原理及配置实现数字下变频(DDC)的频率变换器通常由两个16 bit 乘法器和32 bit 的数控振频器(NCO)组成。
数控振荡器产生的本振信号频率的分辨率可达，并可产生的本振信号。
NCO 利用数字频率合成器(DDS)，并由频率控制字寄存器、相位控制字寄存器、相位累加器和正弦查找表组成，可以灵活地控制本振信号的振荡频率和初始相位。
这一级单元可完成对输入信号从射频(IF)到基带的频率搬移。
为了提高NCO 的杂散性能，AD6620 提供有相位抖动与幅度抖动选项。
另外，NCO 的设置包括设置NCO 频率、NCO 相位补偿和NCO 的特性以及相应寄存器的配置。
NCO 的频率可由下式计算：将计算出的NCOFREQ 转换成二进制后可写入NCO 频率编程寄存器的0x303。
NCO 相位补偿由16 位NCO 相位补偿寄存器0x304 来配置。
0x0000 表示没有相位补偿：0xFFFF 表示补偿为2p。
相位补偿寄存器允许多路NCO 的同步来产生固定和已知相位偏移的输出，一般取Ox0000。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于AD6654实现数字下变频
于光炜
北京邮电大学信息工程学院，北京（100876）
E-mail：yuguangwei1982@
摘要：数字下变频技术是软件无线电技术的核心内容，本文首先介绍了数字下变频的基本原理，介绍了数字下变频芯片AD6654，最终给出了利用AD6654芯片完成数字下变频的测试结果，测试的数据源来自AD公司数字上变频芯片AD6633。
关键词：数字下变频，数字上变频，AD6654，AD6633，软件无线电
中图分类号：TP
1.引言
随着软件无线电技术的发展，数字接收机已经取代了传统的模拟接收机。
相比模拟接收机，数字接收机的性能不会受温度和元件老化的影响，也不需要进行校准[2]。
数字接收机使用高性能的AD把中频信号转化为数字信号后进行数字处理。
同时，模数转化的同时也实现了数字下变频，后端处理的就是基带信号了。
实现数字下变频的方式多种多样，可以采用专用芯片实现，也可以使用FPGA实现，鉴于数字下变频对ADC采样率的高要求，限制了使用FPGA的实现方式，然而专用下变频芯片内部一般集成了高采样率的ADC，可以实现较大带宽信号的下变频。
本文中介绍的AD6654芯片是AD公司于2004年推出的一款数字下变频(DDC)芯片，内部集成了14bit采样率92.16MSPS 的ADC，中频采样率可以达到200MHz。
2.数字下变频的原理
数字下变频的主要作用是将A/D采样所得到的中频信号进行下变频处理。
数字下变频的主要原理可以归纳为：利用数控振荡器（NCO）产生与输入中频信号频率相同的正弦和余弦本地振荡信号，混频后对结果做低通滤波，即可完成对中频信号下变频操作[1]。
由于下变频到基带后的频谱有混叠，所以还应采取对下变频的信号做抽取。
以上过程均为数字化处理。
数字下变频器由混频器、数控振荡器（NCO）和低通抽取滤波器三部分组成，如图1所示，经过AD采样后的信号进入数字下变频器，完成数字下变频功能。
与模拟下变频器相比，数字下变频器克服了许多模拟下变频器固有的问题，例如混频器的非线性和模拟振荡器的频率稳定度、边带、温度漂移、转换速率、相位噪声等等，而且数字下变频器中频率步进和频率间隔也具有理想的性能，并且数字下变频器的控制和修改可能通过程序下载实现，实现比较简单。
图1 数字下变频器组成框图
NCO 的处理时钟来自AD ，可以产生两路精准的正弦样本信号，该两路信号与AD 输出的信号进行混频，因此要求NCO 输出的正弦样本信号速率等于AD 的采样率，这就引进了一些问题，即NCO 的输出速率一定的情况下，如何产生不同频率的正弦信号？NCO 输出的频率是通过下载程序来配置的，实际运行中NCO 的频率可能会发生变化，如何保证NCO 输出的正弦信号相位的连续性？上述两个问题其实都是关于相位的，对于第一个问题来说，在NCO 输出速率固定的情况下，只能通过改变样点的相移来实现不同的频率，相邻样本的相移大，输出的频率就大，相邻样本的相移小，输出的频率就小，也就是说相邻样本的相移与输出的频率成正比。
至于如何保证改变NCO 输出频率时的相位连续性，则是通过NCO 的数字相位累加器实现的，当频率发生变化时，对于NCO 来说，实际上就是改变了相邻样本的相移值。
3. AD6654芯片中的数控振荡器（NCO ）
数控振荡器是数字下变频的重要组成部分，NCO 的精度决定了数字下变频的精度，在AD6654中，每个信道都有一个32bit 独立的NCO ，也就是说NCO 的精度是32/2CLK [3]，其中CLK 代表AD6654芯片的工作时钟，NCO 可以产生的频率范围是/2~/2CLK CLK −[3]。
NCO 的频率是通过控制32bit 的寄存器实现的，转换公式如下[3]：
,32mod()
_2CH CLK CLK f f NCO FREQ f = （式2-1）
上式中的CH f 是需要产生的NCO 频率，CLK f 是芯片工作时钟。
实际的系统中，NCO 的频率是需要实时调整的，假如NCO 需要调整的频率为f ∆，需要计算调整后的NCO 寄存器值，转换公式如下：
32
323232
mod(,)_22mod(,)22_2CH CLK CLK CH CLK CLK CLK
CLK f f f NCO FREQ f f f f f f f
NCO FREQ f ±∆=∆ =±∆ =± （式2-2） 4. 数字下变频的测试结果
首先介绍测试环境，通过一块数字上变频AD6633的评估板提供模拟WCDMA 信号源，该信号源分为四个载波，每个载波带宽5MHz ，先经过子载波调制到-7.5M 、-2.5M 、2.5M 和
7.5M ，然后通过AD6633内部粗NCO 调制到中频，由于AD6633评估板的采样时钟为122.88MHz ，所以不发生频谱混叠的最高粗NCO 频率可以设置为122.882051.442
MHz −=，但是，由于AD6633出来的频谱直接输入到AD6654进行下变频处理，两者之间没有加滤波器，所以AD6633的粗NCO 频率设置时候，还需要考虑AD6654内自带ADC 采样时是否会发生频谱混叠，不能只是简单地满足带通采样定理就可以，AD6654的采样时钟为61.44MHz ，决定了AD6654内NCO 的设置范围在-30.72M~+30.72M 之间[3]。
利用AD6654相关软件Analysis 进行频谱分析，可以看出下变频的结果，本次测试中AD6633粗NCO 设
定的频率为0，产生的数据源如图2所示。
图2 AD6633源，粗NCO=0
图3给出AD6654配置软件中，使用软件自带的WCDMA滤波器配置系数的特性曲线。
图3中蓝线代表CIC滤波器特性；红线代表CRCF滤波器特性；黑线代表升余弦特性。
在图3所示滤波器特性下，完成数字下变频功能。
图4和图5给出了AD6654完成的数字下变频结果，从图中可以看出每个载波都变到了零频附近。
图3 滤波器级联特性
图4 AD6654 单一通道下变频结果
图5 AD6654 四通道下变频结果
5.结论
本文介绍了一种数字下变频芯片AD6654，AD6654是一款高性能的数字下变频芯片，
应用领域较广，介绍了如何配置该芯片内部的NCO。
同时，也简单介绍了数字下变频的原理。
在文章的最后，给出了AD6654芯片的测试结果，使用AD6633与AD6654两块评估板相连的方式，通过AD6633给AD6654提供了输入信号源，完成了数字下变频的功能。
参考文献
[1] 张庆民.《高速中频采样和数字下变频的研究》［D］.中国科技大学，00年5月。
[2] 吴伟陵，牛凯. 《移动通信原理》［M］.北京：电子工业出版社，05年1月。
[3]《AD6654 datasheet》［Z］.Analog Devices co.，05年。
Implementation of Digital Down Conversion Based on
AD6654
Yu Guangwei
School of Information Engineering, Beijing University of Posts and Telecommunications, Beijing,
PRC (100876)
Abstract
Digital down-conversion technology is one of the important technologies in software radio, this paper introduces the principle of digital down-converter, the digital down-conversion chip AD6654 and the test results of digital down-conversion with the data source of AD6633.
Keywords: digital down-converter (DDC), digital up-converter (DUC) ,AD6654,AD6633, software radio。