ARM异常处理程序的设计
《嵌入式系统和开发》测试题---答案
（1）ARM汇编程序由（2）ARM（3）假设存储数据0x12345678于ARM微处理器内存0X30000000开始的位置，则0X30000001内存位置的数据为_C____（A.0X12 B.0X34 C.0X56 D.0X78）（采用小端模式进行存储）（4）一般情况下，ARM微处理器异常处理模式共有___7___种，机器启动后第一条指令执行的是__A___（A.复位异常处理函数指令B.中断异常处理指令C.IRQ异常处理指令D.指令预取终止异常）。
（5）调用函数FUN(X,Y,Z)，则实参值分别通过__r0__、_r1___、_r2__寄存器来进行传递，如果参数超过4个，则参数传递规则为____通过栈进行传递________。
（6）举例列出一款ARM7TDMI微内核的嵌入式微处理器_S3C44B0X_，ARM920T微内核的嵌入式微处理器_S3C2410_，ARM11内核的嵌入式微处理器__S3C6410____，并列举2款64位ARM微内核_Cortex-A53__、__Cortex-A57________。
（7）利用汇编和C混合编程，设计代码完成求a,b,c中最大值功能，要求写出汇编启动代码和C代码。
（略）此知识点不需要掌握测试题1及参考答案1.嵌入式Linux操作系统包括bootloader 、内核、文件系统三部分组成。
2.在PC机上Linux系统编译使用的编译器名为gcc，ARM处理器嵌入式编译器名为arm-linux-gcc。
3.bootloader的功能：①引导操作系统内核启动②提供辅助命令工具。
4.列出最常用的bootloader：、、、、、。
5.在uboot中，打印开发板上环境变量值的命令为printenv ，设置IP地址为192.168.1.1的命令为setenvipaddr 192.168.1.1，假如嵌入式内核名为vmlinux，通过tftp加载内核的命令为tftpvmlinux 内存地址，启动嵌入式Linux内核的命令为bootm。
ARM体系中异常中断种类及处理办法
ARM 体系中异常中断种类及处理办法在ARM 体系中，通常有以下3 种方式控制程序的执行流程：
•在正常程序执行过程中，每执行一条ARM 指令，程序计数器寄存器（PC）的值加4 个字节；每执行一条Thumb 指令，程序计数器寄存器（PC）的值加2 个字节。
整个过程是顺序执行。
•通过跳转指令，程序可以跳转到特定的地址标号处执行，或者跳转到特定的子程序处执行。
其中，B 指令用于执行跳转操作；BL 指令在执行跳转操作的同时，保存子程序的返回地址；BX 指令在执行跳转操作的同时，根据目标地址的最低位可以将程序状态切换到Thumb 状态；BLX 指令执行3 个操作：跳转到目标地址处执行，保存了子程序的返回地址，根据目标地址的最低位可以将程序状态切换到Thumb 状态。
•当异常中断发生时，系统执行完当前指令后，将跳转到相应的异常中断处理程序处执行。
在当异常中断处理程序执行完成后，程序返回到发生中断的指令的下一条指令处执行。
在进入异常中断处理程序时，要保存被中断的程序的执行现场，在从异常中断处理程序退出时，要恢复被中断的程序的执行现场。
ARM的异常处理学习笔记转贴
ARM 的异常处理学习笔记转贴ARM的异常处理这部分比较不好理解。
当异常中断发生时，系统执行完当前指令后，将跳转到相应的异常中断处理程序处执行。
当异常中断处理程序执行完成后，程序返回到发生中断指令的下条指令处执行。
在进入异常中断处理程序时，要保存被中断程序的执行现场，从异常中断处理程序退出时，要恢复被中断程序的执行现场。
1、引起异常的原因(1)、指令执行引起的异常软件中断、未定义指令(包括所要求的协处理器不存在是的协处理器指令)、预取址中止(存储器故障)、数据中止。
(2)、外部产生的中断复位、FIQ、IRQ。
2、ARM中异常中断的种类(1)、复位(RESET)a、当处理器复位引脚有效时，系统产生复位异常中断，程序跳转到复位异常中断处理程序处执行，包括系统加电和系统复位。
b、通过设置PC跳转到复位中断向量处执行称为软复位。
(2)、未定义的指令当ARM处理器或者是系统中的协处理器认为当前指令未定义时，产生未定义的指令异常中断，可以通过改异常中断机制仿真浮点向量运算。
(3)、软件中断这是一个由用户定义的中断指令(SWI)。
可用于用户模式下的程序调用特权操作指令。
在实时操作系统中可以通过该机制实现系统功能调用。
(4)、指令与取终止(Prefech Abort)如果处理器预取的指令的地址不存在，或者该地址不允许当前指令访问，当被预取的指令执行时，处理器产生指令预取终止异常中断。
(5)、数据访问终止(DATAABORT)如果数据访问指令的目标地址不存在，或者该地址不允许当前指令访问，处理器产生数据访问终止异常中断。
(6)、外部中断请求(IRQ)当处理器的外部中断请求引脚有效，而且CPSR的寄存器的I控制位被清除时，处理器产生外部中断请求异常中断。
系统中个外设通过该异常中断请求处7)、快速中断请求(FIQ) 理服务。
(当处理器的外部快速中断请求引脚有效，而且CPSR的F控制位被清除时，处理器产生外部中断请求异常中断。
ARM体系结构与编程
和嵌入式微处理器相比，微控制器的最大特点是单片化，体积大大减小 ，从而使功耗和成本下降、可靠性提高。微控制器是目前嵌入式系统工业的 主流。微控制器的片上外设资源一般比较丰富，适合于控制，因此称微控制 器。
嵌入式微控制器
嵌入式微控制器目前的品种和数量最多，比较有代表性的通用 系列包括8051、P51XA、MCS-251、MCS-96/196/296、 C166/167、MC68HC05/11/12/16、68300等。另外还有许多半通 用系列如：支持USB接口的MCU 8XC930/931、C540、C541； 支持I2C、CAN-Bus、LCD及众多专用MCU和兼容系列。目前
2021/2/5
ARM分类
基于指令集体系结构（构架ISA）的分类 ARM V1 体系是最初版本，只有26位的寻址空间，没有乘法指 令，最终没有商业化 ARM V2 体系与V1体系同为26位寻址空间，具有乘法和加法指 令，支持协处理器 ARM V3 体系的寻址范围扩展到32位，具有乘法和加法指令， 支持协处理器 ARM V4 体系增加了半字存储操作，对调试的支持以及支持嵌 入的ICE ARM V5 体系增加了DSP指令支持和对Java指令的支持 ARM V6 体系增加了媒体指令，ARMv6指令集合中加入了超过 60条SIMD单指令多数据指令 ARM V7 体系定义了三种独立的内核型－－A(应用领域)， R( 实时领域)，M(控制领域)
ARM 处理器工作状态与工作模式 ARM 体系结构所支持的异常
深入内核逻辑一个宇宙通用的事实是：结构决定功能！我们以典型的ARM嵌入式处理器内核的一般特征为例，，看看ARM设想的功能是如何被“构造”出来的。
主要说两个内容：•ARM处理器工作状态与工作模式•ARM体系结构所支持的异常基础概念字（Word）：在ARM体系结构中，字的长度为32位（在8位/16位处理器体系结构中，字的长度一般为16位）。
•半字（Half-Word）：在ARM体系结构中，半字的长度为16位，与8位/16位处理器体系结构中字的长度一致。
•字节（Byte）：在ARM体系结构和8位/16位处理器体系结构中，字节的长度均为8位。
问：计算机存储设备是按______ (A：字Word，B：半字Half-Word，C：字节Byte)编址的。
处理器工作状态ARM状态：正在执行ARM指令的处理器的状态。
Thumb状态：正在执行Thumb指令的处理器的状态。
不同的状态下，代码密集度不同，，ARM状态按字（32位）存储代码，Thumb状态按半字（16位）存储代码，这种特性有利于我们在必要的时候调整单位存储空间的代码容量，压缩代码占用空间。
这两个状态可以根据情况软件切换，，，后面我们还会再次提到这个话题，，，Note：对于ARM 32位处理器，两种状态下代码存储密集度不同，但在执行时仍是32位的！这就是说，代码可以压缩，但执行效率并不会下降，CPU仍是按字执行的啊！不过，Thumb状态下的指令的使用有某些限制，属于ARM状态下的指令的一个子集。
另外，调整代码密集度的优点在后来的ARM一些版本中可以自动切换，，，不需要程序员再过多费神，这就是所谓Thumb2状态：一种混合型指令集，降低功耗具有高代码压缩性处理器工作模式回顾，前面说过ARM内核采用了大量内部寄存器的特性，，以便有利于支持流水线技术，，，那么这些“大量内部寄存器”如何运作？工作模式本质上就是指内核中的这堆寄存器的功能分配和使用方法ARM处理器内部寄存器一起看，，这里一共有37个32位寄存器•其中，31个通用寄存器，包括程序寄存器（PC）；•6个状态寄存器：。
ARM异常处理机制
关键词： ARM；异常处理；异常中断；VIC；SWI
中图分类 号：TP311. 11
文献标识码：A
作为嵌入式系统处理器，为了保证系统的实时 性和程序执行的稳定性，ARM 处理器建立了一套 完整的异常处理机制。ARM 处理器共有 7 种异常
NOP LDR LDR
；保留向量 PC, IRQ_Addr PC, FIQ_Add r
3）将返回地址修正为 PC 4，并保存到相应 的 LR 寄存器中；
4）异常向量地址入 PC，跳转并执行中断服务 程序。
1.2 用户程序中需要关心的问题
1）异常向量的重新定位
收稿日期：2006-01-07
作者简介：李 莉（1974 - ），女，山东青岛人。硕士，讲师。主要研究方向为单片机及嵌入式系统。
快速中断请求 FIQ
FIQ 模式
各异常都有固定的优先级，依次为：复位、数
据中止、FIQ、IRQ、预取指中止、未定义指令和
SWI。由表 1 可知，各异常向量之间只有 4 个字节
的空间，因此通常在向量表中放置跳转指令，程序
如下：
Vectors
LDR LDR LDR LDR LDR
PC , R eset_Addr PC , Undef_Addr PC , SWI_Ad dr PC , PAbt_Addr PC , DAbt_Addr
未定义指令
未定义模式
0x00000 008
软件中断 （SWI）
特权模式
0x00000 00C 预取指中止（从存储器取指出错） 中止模式
0x00000 010 数据中止（数据访问存储器出错） 中止模式
0x00000 014
保留
保留
0x00000 018
异常及中断处理
一．ARM异常中断处理概述1、中断的概念中断是一个过程，是CPU在执行当前程序的过程中因硬件或软件的原因插入了另一段程序运行的过程。
因硬件原因引起的中断过程的出现是不可预测的，即随机的，而软中断是事先安排的。
2、中断源的概念我们把可以引起中断的信号源称之为中断源。
3、中断优先级的概念ARM处理器中有7种类型的异常，按优先级从高到低的排列如下：复位异常（Reset）、数据异常（Data Abort）、快速中断异常（FIQ）、外部中断异常（IRQ）、预取异常（Prefetch Abort）、软件中断(SWI)和未定义指令异常（Undefined instruction）二．ARM体系异常种类下面是ARM的7种异常当异常发生时，处理器会把PC设置为一个特定的存储器地址。
这一地址放在被称为向量表（vector table）的特定地址范围内。
向量表的入口是一些跳转指令，跳转到专门处理某个异常或中断的子程序。
当异常产生时, ARM core:拷贝CPSR 到SPSR_<mode>设置适当的CPSR 位：改变处理器状态进入ARM 状态改变处理器模式进入相应的异常模式设置中断禁止位禁止相应中断(如果需要)保存返回地址到LR_<mode>设置PC 为相应的异常向量返回时, 异常处理需要:从SPSR_<mode>恢复CPSR从LR_<mode>恢复PCNote:这些操作只能在ARM 态执行.当异常发生时，分组寄存器r14和SPSR用于保存处理器状态，操作伪指令如下。
R14_<exception_mode> = return linkSPSR_<exception_mode> = CPSRCPSR[4∶0] = exception mode numberCPSR[5] = 0 /*进入ARM状态*/If <exception_mode> = = reset or FIQ thenCPSR[6] = 1 /*屏蔽快速中断FIQ*/CPSR[7] = 1 /*屏蔽外部中断IRQ*/PC = exception vector address异常返回时，SPSR内容恢复到CPSR，连接寄存器r14的内容恢复到程序计数器PC。
arm异常处理 el级别
arm异常处理 el级别ARM异常处理 EL级别ARM处理器是一种广泛应用于嵌入式系统和移动设备的处理器架构。
在ARM架构中，异常处理是一种重要的机制，用于处理硬件或软件引发的异常情况。
其中，EL级别异常（Exception Level）是ARM处理器中一种特殊的异常级别，本文将详细介绍EL级别异常处理的相关内容。
一、EL级别异常概述在ARM处理器中，异常分为四个级别：EL0、EL1、EL2和EL3。
EL0是用户级别，用于运行应用程序；EL1是内核级别，用于操作系统内核的运行；EL2和EL3是虚拟化扩展级别，用于虚拟化和安全扩展。
EL级别异常是指在特定级别下发生的异常情况。
二、EL级别异常分类EL级别异常主要分为同步异常和中断异常两类。
1. 同步异常同步异常是指由当前指令执行引起的异常，包括：- 未定义指令异常：执行未定义的指令时触发的异常。
- 系统调用异常：执行系统调用指令（例如Linux中的int 0x80）时触发的异常。
- 中止异常：执行中止指令（例如ARM的bkpt指令）时触发的异常。
- 数据访问异常：读写未映射内存、权限不足或对只读内存进行写操作时触发的异常。
2. 中断异常中断异常是指由外部中断或定时器中断引起的异常，包括：- 外部中断：来自外部设备的中断信号，如键盘输入、网络数据到达等。
- 定时器中断：由定时器触发的周期性中断信号。
三、EL级别异常处理流程EL级别异常处理的基本流程如下：1. 异常触发当发生同步异常或中断异常时，ARM处理器会自动进入异常模式，并切换到相应的EL级别。
2. 异常处理器异常处理器是用于处理异常的特殊代码段，通常由操作系统提供。
在异常模式下，ARM处理器会跳转到异常处理器的入口地址。
3. 异常处理异常处理器根据异常类型进行相应的处理，可能包括：- 保存当前上下文：将当前被打断的程序状态保存到特定的寄存器或栈中，以便在异常处理完成后能够恢复执行。
- 处理异常原因：根据异常类型进行相应的处理，如处理未定义指令异常、权限异常等。
arm处理器异常中断响应过程
arm处理器异常中断响应过程ARM处理器是一种广泛应用于移动设备、嵌入式系统和服务器等领域的处理器架构。
在运行过程中，处理器可能会遇到各种异常情况，如访问非法内存、除零错误等。
当这些异常发生时，ARM处理器需要做出相应的中断响应，以保证系统的稳定性和安全性。
ARM处理器异常中断响应的过程可以分为异常触发、异常处理和恢复执行三个阶段。
首先是异常触发阶段。
当处理器在执行指令时，发生了某种异常情况，例如访问了非法的内存地址，处理器会立即检测到异常，并将当前指令的状态保存起来。
同时，处理器会根据异常类型，确定异常向量的地址，将控制转移到异常向量所指向的地址处。
接下来是异常处理阶段。
当处理器进入异常向量所指向的地址时，会执行相应的异常处理程序。
这个程序通常是由操作系统或应用程序提供的，用于处理不同类型的异常。
在异常处理程序中，可以进行一系列的操作，例如保存现场、记录异常信息、处理异常原因等。
处理程序还可以根据需要选择继续执行或终止当前指令。
最后是恢复执行阶段。
在异常处理程序执行完毕后，处理器会根据异常返回地址，将控制权返回到引发异常的指令处，继续执行后续指令。
在返回之前，处理器可能会进行一些必要的恢复操作，如恢复现场、清除异常状态等。
这样，系统就可以继续正常运行，不受异常的影响。
需要注意的是，ARM处理器还提供了一些特殊的异常处理方式，如中断（Interrupt）和陷阱（Trap）。
中断是外部设备触发的异常，用于异步事件的处理，例如外部设备的输入输出请求。
陷阱是由程序主动触发的异常，用于实现系统调用和调试功能。
这些异常的触发和处理方式与一般异常略有不同，但整体的处理过程仍然符合前述的异常中断响应流程。
在ARM处理器中，异常中断响应是保证系统正常运行和异常处理的关键环节。
通过合理的异常处理程序和恢复机制，可以有效地应对各种异常情况，提高系统的可靠性和稳定性。
同时，开发人员也需要根据具体应用场景和需求，灵活地配置和调整异常处理方式，以满足不同的需求。
arm汇编语言程序设计步骤
arm汇编语言程序设计步骤以ARM汇编语言程序设计步骤为标题，本文将详细介绍ARM汇编语言程序设计的步骤和相关知识。
一、ARM汇编语言简介ARM汇编语言是一种低级程序设计语言，用于编写针对ARM架构的机器码指令。
它是一种直接操作硬件的语言，具有高效性和灵活性。
二、ARM汇编语言程序设计步骤1. 确定程序目标和需求：在开始编写ARM汇编程序之前，首先要明确程序的目标和需求。
这包括确定程序的功能、输入和输出，以及所需的数据结构和算法。
2. 了解ARM架构：ARM架构具有多种版本和变体，每个版本都有不同的特性和指令集。
在编写ARM汇编程序之前，应该熟悉所用的ARM架构的特性和指令集。
3. 编写伪指令和数据段：ARM汇编语言中，伪指令用于定义常量、变量和数据段。
在编写程序之前，需要使用伪指令定义所需的数据段，并为程序分配必要的内存空间。
4. 编写指令段：指令段是ARM汇编程序的核心部分，包含实际执行的指令。
在编写指令段时，需要使用合适的指令来实现程序的功能。
指令可以包括算术运算、逻辑运算、分支跳转等。
5. 调试和测试：编写完ARM汇编程序后，需要进行调试和测试以确保程序的正确性和稳定性。
可以使用调试工具和模拟器来调试程序，并通过输入不同的测试数据进行测试。
6. 优化性能：在完成调试和测试后，可以对程序进行性能优化。
ARM汇编语言具有很高的性能优化空间，可以通过优化算法、减少指令数和利用硬件特性等方式来提升程序的执行效率。
7. 文档编写和维护：编写完ARM汇编程序后，应该撰写相应的文档来记录程序的功能、设计和使用方法。
文档应该清晰明了，方便其他人理解和使用。
三、ARM汇编语言编程技巧1. 熟悉寄存器：ARM架构包含多个通用寄存器和特殊寄存器，熟悉不同寄存器的用途和特性对于编写高效的ARM汇编程序非常重要。
2. 使用合适的指令：ARM汇编语言提供了丰富的指令集，选择合适的指令可以提高程序的效率。
需要根据程序需求和算法特点选择合适的指令。
简述arm处理器异常处理过程
简述arm处理器异常处理过程ARM处理器是一种常用的嵌入式处理器架构，广泛应用于移动设备、嵌入式系统和物联网等领域。
在ARM处理器的运行过程中，会出现各种异常情况，如硬件故障、软件错误等。
为了保证系统的稳定性和可靠性，ARM处理器采用了异常处理机制来处理这些异常情况。
ARM处理器的异常处理过程可以分为两个阶段：异常发生阶段和异常处理阶段。
异常发生阶段是指异常事件发生时的处理过程，而异常处理阶段是指异常事件被捕获后的处理过程。
在异常发生阶段，ARM处理器会首先检测到异常事件的发生，并保存当前的处理状态。
然后，根据异常事件的类型，ARM处理器会进入相应的异常处理程序。
ARM处理器支持的异常类型包括中断、数据终止、指令终止、外部中断等。
每种异常类型都有对应的异常处理程序。
在异常处理阶段，ARM处理器会根据异常事件的类型执行相应的异常处理程序。
异常处理程序的执行过程包括以下几个步骤：首先，ARM处理器会保存当前的处理状态，包括程序计数器、寄存器等。
然后，ARM处理器会根据异常事件的类型执行相应的异常处理代码。
异常处理代码可以是硬件中断处理程序、软件异常处理程序或操作系统内核的异常处理程序等。
在执行异常处理代码时，ARM处理器会根据异常事件的优先级进行中断屏蔽，以保证异常处理的顺序和可靠性。
最后，ARM处理器会恢复保存的处理状态，并继续执行异常处理之前的程序。
在异常处理过程中，ARM处理器还提供了一些特殊的异常处理指令，用于处理特定的异常情况。
例如，ARM处理器提供了异常返回指令，用于从异常处理程序返回到之前的程序。
此外，ARM处理器还提供了一些特殊的异常处理寄存器，用于保存异常处理过程中的状态信息。
ARM处理器的异常处理过程是一个复杂而精细的机制，能够有效地处理各种异常情况。
通过异常处理机制，ARM处理器可以保证系统的稳定性和可靠性，提高系统的容错能力和可维护性。
同时，ARM 处理器的异常处理机制也为开发者提供了一种方便和灵活的异常处理方式，可以根据实际需求进行异常处理程序的编写和调试。
armv8中断处理流程
ARMv8 中断处理流程一、中断请求中断请求是由硬件或软件发起的异常信号，用于打断正在执行的指令序列，将控制权转移到中断处理程序。
在ARMv8 架构中，中断请求由中断控制器（如GIC）产生，并通过中断信号线传递给处理器核。
二、中断响应当处理器核接收到中断请求时，它会根据优先级和其他因素决定是否响应中断。
如果处理器核决定响应中断，它将执行一系列指令来保存当前执行环境的状态，并跳转到中断处理程序的入口点。
在ARMv8 架构中，中断处理程序的入口点由中断向量表（IVT）或异常向量表（EVT）指定。
三、保存上下文在中断响应过程中，处理器核需要保存当前执行环境的状态，以便在中断处理程序执行完毕后能够恢复原来的执行环境。
在ARMv8 架构中，上下文保存的操作包括：1. 保存寄存器状态寄存器（xPSR）的值；2. 保存当前指令指针（PC）的值；3. 保存堆栈指针（SP）和链接寄存器（LR）的值；4. 如果当前执行环境是异常或中断处理程序，则保存相应的程序计数器（PC）和链接寄存器（LR）的值。
四、执行异常处理程序中断处理程序的入口点通常是指向异常向量表（EVT）或中断向量表（IVT）的一个跳转指令。
当处理器核跳转到这个地址时，它会执行该地址处的指令，即异常处理程序的入口点。
在执行异常处理程序时，处理器核会根据具体的异常类型和上下文信息执行相应的操作，如执行设备驱动程序或系统调用等。
五、恢复上下文在异常处理程序执行完毕后，处理器核需要恢复原来的执行环境。
在ARMv8 架构中，上下文恢复的操作包括：1. 恢复寄存器状态寄存器（xPSR）的值；2. 恢复当前指令指针（PC）的值；3. 恢复堆栈指针（SP）和链接寄存器（LR）的值；4. 如果当前执行环境是异常或中断处理程序，则恢复相应的程序计数器（PC）和链接寄存器（LR）的值。
六、中断返回在恢复上下文后，处理器核会执行一条返回指令，将控制权从异常处理程序返回给原来的执行环境。
基于ARM7核处理器的VxWorks启动及异常处理
２ Ｖ Ｗｏｋ 启 动 过程 ｘ ｒｓ
２ １ Ｃ Ｕ上 电启 动 ． Ｐ
Ｕ ｂｏ 未链接 内核代码 ， — ｏｔ 设计更 自由， 没有 任务管理机 制 ， 序类似 于线性管 理 ， 以配置 中断 ， 收用户数据 或 程 可 接 者输 出显示 。Ｕ ｂｏ 是开源代 码，对于代码 的理解 较有帮 — ｏｔ 助 ， 码编写量较大 。 代
Ｚｈｕ Ｊ ｎ ｉｇ
Ａｂ ｔ ａ ｔ Ｔ ｅ ｐ ｐ ｒ ｉｔ ｄ ｃ ｓｔ ｅ ｂ ｓ ｏ ｏ ｅ ｔ ｏ ｒｃ ｓｏ Ｍ７ ｈｓ ｔｅ ｉ ｆｃ ｓ ｓ ｏ ｈ ｔｒ ｕ ｒｃ ｓ ｏ ｘ ｓ ｒ ｃ ： ｈ ａ ｅ ｎ ｏ ｕ ｅ ｈ ａ ｉ ｃ ｍｐ ｎ ｎｓ ｆ Ｐ ｏ ｅｓ ｒＡＲ ．Ｔ ｉ ｈ ｓ ｏ ｕ ｅ ｎ ｔ ｅ ｓ ｔ ｐ ｐｏ ｅ ｓ ｆＶ － ｒ ｃ ｓ ａ—
ｃ ｓ ｏ ｏ ｔｎ ｆ Ｖｘ ｒ ． ｅ ｓ ｆ ｂ ｏ ｉ ｇ ｏ Ｗｏ ｋｓ
Ｋｅ ｒ ｓ Ｖ Ｗｏｋ ；Ｐ ｏｅ ｓｒ Ａ Ｍ７ ｏ ｔ ｇ ｘ ｅ ｔ ｎ Ｈ ｎ ｌ ｇ ｙ ｗｏ ｄ ： ｘ ｒ ｓ ｒｃ ｓｏ Ｒ ；Ｂ ｏｉ ；Ｅ ｃ ｐ ｏ ａ ｄｉ ｎ ｉ ｎ
２１ 耳 １ ０ ０ ０月
电 脑 学 习
第５ 期
基 于 Ａ Ｍ７核处理器 的 Ｖ Ｗｏｋ 启 动及异 常处理 Ｒ ｘ ｒｓ
朱 静
摘 要 ：介绍Ａ Ｍ 桉处理器的基本组成． Ｒ７ 然后重点描述Ｖ Ｗｏ ｓ ｘ ｒ 的启动过程． ｋ 最后。 针对启动过程可 器 的介 绍
Ａ Ｍ７ Ｄ Ｉ Ａ Ｍ７核 处 理 器 的一 个 子 分 支 ， Ａ Ｍ Ｒ ＴＭ 是 Ｒ 是 Ｒ
需 要解 压 到 Ｒ Ｍ 中才 能 执 行 ， 压 过 程 也 需 要 时 间 。 Ａ 解
中断异常处理流程
中断异常处理流程1.特殊中断响应与返回系统运行时，特殊可能会随时发生。
当一个特殊出现以后，ARM微处理器会执行下列几步操作：1) 将下一条指令的地址存入相应连接寄存器LR，以便程序在处理特殊返回时能从正确的位置重新开始执行。
2) 将CPSR复制到相应的SPSR中。
3) 根据特殊类型，强制设置CPSR的运行模式位。
4) 强制PC从有关的特殊向量地址取下一条指令执行，从而跳转到相应的特殊处理程序处。
这些工作是由ARM 内核完成的,不需要用户程序参与。
特殊处理完毕之后，ARM 微处理器会执行下列几步操作从特殊返回：1) 将连接寄存器LR的值减去相应的偏移量后送到PC中。
2) 将SPSR复制回CPSR中。
3) 若在进入特殊处理时设置了中断禁止位，要在此清除。
这些工作务必由用户在中断处理函数中实现。
为保证在ARM处理器发生特殊时不至于处于未知状态，在应用程序的设计中，首先要进行特殊处理。
使用的方式是在特殊向量表中的特定位置放置一条跳转指令，跳转到特殊处理程序。
当ARM处理器发生特殊时，程序计数器PC会被强制设置为对应的特殊向量，从而跳转到特殊处理程序。
当特殊处理完成以后，返回到主程序继续执行。
能够认为应用程序总是从复位特殊处理程序开始执行的，因此复位特殊处理程序不需要返回。
2.特殊处理程序设计2.1 特殊响应流程由于向量表的限制，只能有一条指令B完成32MB范围内的跳转，并不能保证所有的特殊处理函数都位于32MB范围内。
为了扩展跳转范围，需要二次跳转才能把特殊处理函数的地址传送给PC。
特殊处理调用关系如图1所示。
三星公司网站提供了test2410_r11软件包，其中2410init.s有如下代码：HandlerXXXsub sp,sp,#4 ;减少sp，储存跳转地址stmfd sp!,{r0} ;将工作寄存器压入堆栈ldr r0,=HandleXXX ;将HandleXXX地址放入r0ldr r0,[r0] ;将中断程序入口地址放入r0str r0,[sp,#4] ;将中断程序入口地址压入堆栈ldmfd sp!,{r0,pc} ;将工作寄存器与中断程序入口地址弹出到r0与PC图1特殊处理调用同时在RAM中定义了存有中断程序入口地址表_ISR_STARTADDRESS：AREA RamData, DA TA, READWRITE^ _ISR_STARTADDRESSHandleReset # 4HandleUndef # 4HandleSWI # 4HandlePabort # 4HandleDabort # 4HandleReserved # 4HandleIRQ # 4HandleFIQ # 4通常HandlerXXX位于程序入口地址32MB范围内，HandleXXX是以_ISR_STARTADDRESS为基地址的RAM中地址。
Ach5ARM异常处理
LR-4
ቤተ መጻሕፍቲ ባይዱ
LR=0x8008
LR=0x8004
12345 6 7 8
Address 0x8000 0x8004 0x8008 0x8FEC 0X8FF0 0x8FF4
Operation BL 0X8FEC SUB ORR AND ORR EOR
FDELA FD F FDE FDE FD E
F-Fetch D-Decode E-Execute L-Linkret A-Adjust
Operation ADD SUB ORR AND ORR EOR
12345 6 7 8
FDE FDE FDE FDE FDE FD E
F-取指 D-解码 E-执行 该例中6个时钟周期执行6条指令 所有操作都在寄存器中执行 指令周期数（CPI）=1
《嵌入式系统》
cycle
分支流水线PC->举LR 例
将寄返存回器地，址每，个保异存常到模堆式栈有自己的堆栈指针。这个堆栈
指 针进应入必异须常在处系理统启动时初始化。
对R14进行调整
STM R13!,{R0-R3,R14}（将R0-R3，R14保存到堆栈）
异常处理...
退出异常处理
LDM R13!,{R0-R3,PC}^
《嵌入式系统》
返回地址调节
《嵌入式系统》
流水线示意
第1条指令 PC-8 取指 译码 执行 第2条指令 PC-4 取指 译码 第3条指令 PC 取指
发生异常，中断程序跳转
执行
返回位置
译码 执行
《嵌入式系统》
最佳流水线
cycle Address 0x8000 0x8004 0x8008 0x800C 0X8010 0x8014
ARM处理器的异常模式
ARM处理器的异常模式关于“进⼊异常”：在异常发⽣后，7TD内核会作以下⼯作： 1.在适当的LR中保存下⼀条指令的地址，当异常⼊⼝来⾃： ARM状态，那么ARM7TDMI将当前指令地址加4或加8复制（取决于异常的类型）到LR中； 为Thumb状态，那么ARM7TDMI将当前指令地址加4或加8 （取决于异常的类型）复制到LR中；异常处理器程序不必确定状态。
2.将CPSR复制到适当的SPSR中； 3. 将CPSR模式位强制设置为与异常类型相对应的值； 4.强制PC从相关的异常向量处取指。
ARM7TDMI内核在中断异常时置位中断禁⽌标志，这样可以防⽌不受控制的异常嵌套。
注：异常总是在ARM状态中进⾏处理。
当处理器处于Thumb状态时发⽣了异常，在异常向量地址装⼊PC时，会⾃动切换到ARM状态。
关于“退出异常”：当异常结束时，异常处理程序必须： 1.将LR中的值减去偏移量后存⼊PC，偏移量根据异常的类型⽽有所不同； 2.将SPSR的值复制回CPSR； 3.清零在⼊⼝置位的中断禁⽌标志。
注：恢复CPSR的动作会将T、F和I位⾃动恢复为异常发⽣前的值。
下⾯利⽤，图⽰来演⽰“进⼊异常”过程： 1. 程序在系统模式下运⾏⽤户程序，假定当前处理器状态为Thumb状态、允许IRQ中断； 2. ⽤户程序运⾏时发⽣IRQ中断，硬件完成以下动作： （1）将CPSR内容存⼊IRQ模式的SPSR寄存器 （2）置位I位（禁⽌IRQ中断） （3）清零T位（进⼊ARM状态） （4）设置MOD位，切换处理器模式⾄IRQ模式 （5）将下⼀条指令的地址存⼊IRQ模式的LR寄存器 （6）将跳转地址存⼊PC，实现跳转 图⽰“退出异常”过程： 在异常处理结束后，异常处理程序完成以下动作： （1）将SPSR寄存器的值复制回CPSR寄存器； （2）将LR寄存的值减去⼀个常量后复制到PC寄存器，跳转到被中断的⽤户程序。
下⾯讲讲“快速中断请求”：快速中断请求（FIQ）适⽤于对⼀个突发事件的快速响应，这得益于在ARM状态中，快中断模式有8个专⽤的寄存器可⽤来满⾜寄存器保护的需要（这可以加速上下⽂切换的速度）。
ARM7处理器课程中“异常返回”的教学内容设计
Ｂ 指令 Ｃ 指令
图１ Ｒ７ Ａ Ｍ ＿ 流 水 线 模 型 ＝级
… 一： ： … … … … … … … … … … … … … … … … … … … … … … … … … … … … … … … … ： ： …
！
［ 地址ａ ｄ ］ ｄ ｒ ［ 地址ａ ｄ ＋ ］ 指令 ｄｒ４ Ｂ ［ 地址ａ ｄ ＋ ］ｃ ｄ ｒ ８ 指令 ［ 地址ａ ｄ ＋ ２ ｄ ｒ １］
随着 嵌入式技术 的快速发展 ，国内众 多高校 、职业 技术 学院和培 训机 构纷纷开 展 嵌 入 式 系 统 的 教 学 和 培 训 工 作 “。 由于 Ｊ 嵌入式技术涉及众 多课程 ，不同课程 、内 容 的讲授需要根据各 自的特 点进行设计 ， 院校 之 间也 应在 教 学 的各个 方 面分 享经 验 ，加强交流 。本文 以嵌入式微处理器课 程中异常返回 内容为例 ，分享教学 内容 的 设计思路和方 法，供 同行参考 。 １ 问 题 的 提 出 ． Ａ Ｍ 嵌 入 式 微 处理 器 课 程 当 中 ， “ Ｒ７ 异 常”的相 关概念和原理一般在讲述 “ 微处 理器 组成及 编程模 式”章节 中引入，属于 前期授课 的重要 内容。学生明确地理解相 关概念和 原理 ，才 能进 行更深入 的学习。 然 而 ，这 部分 内容 （ 其 “ 常 的进 入 与 尤 异 返 回 ” ） 与 先 修 的 单 片 机 课 程 有 很 大 区 别 ，要求学生充分 掌握 ，有 一定 的教 学难 度。 Ａ Ｍ 的异 常 种类 较 多 ，包括 软 件 中 Ｒ７ 断、未定义指令 、中断 （ 普通 中断和快速 中 断 ）、 中止 （ 取 中止和 数据 中止 ） 预 等。不 同类型异常 的进入与返回 既有相似 性 ， 又 明 显 不 同 ：不 同 的异 常 或 者 调 用 的 返 回 ，都 需 要 将 预 先 保 存 在 Ｒ ４ （ Ｒ １ Ｌ ）当 中的值进 行处理 再传送给Ｒ ５（ Ｃ １ Ｐ ）。教 学中如果 仅讲述表 １ 内容 而 不 讲 解 具 体 原 因，学生难免产生混淆 。 ２ 问题 的分 析 ． Ａ Ｍ 处理器核使用三级流水 线结构。 Ｒ７ 正常情况 下，一条 指令 在执 行时，它的后 续指令正在被译码 ，再 后一条指 令正在被 取 出 。可以建立一个模型来描述Ａ Ｍ 的 Ｒ７ 三级流水线，如图１ 示 。 所 正 常执行Ａ 指令 期间 （ 不考虑 跳转 、 调 用 或 异 常 ） ，Ｐ 的 当前 值 为 ａ ｄ ＋ 。但 Ｃ ｄｒ ８ 在发生跳转 、调用或异常 时，正常 的流水 线结构会被打破 。不 同异常或者调用在进 入时 ，其指令流水线处于不 同的状态 ，而 针 对 不 同 情 况 ， 异 常 或 者 调 用 返 回 时 需 要 对 Ｒ ４ （ Ｒ 的 值 进 行 不 同 的调 整 。 因 １ Ｌ） 此 ， 可 建 立 异 常 或 调 用 发 生 时 流 水 线 的模 型 ， 分 析 其 过 程 和 状 态 ，推 导 异 常 返 回 时 Ｐ 的调 整 方 式 。 Ｃ ３ 教 学内容设计 ． 根 据 表 １ 不 同 的 返 回 指 令 ， 可 以 将 中
cortex m7 异常处理流程
cortex m7 异常处理流程【实用版】目录1.Cortex M7 简介2.异常处理的基本概念3.Cortex M7 的异常处理流程4.异常处理的应用实例正文【1.Cortex M7 简介】Cortex M7 是 ARM 公司推出的一款基于 ARMv7-M 架构的 32 位处理器，主要应用于嵌入式系统。
它具有高度的可扩展性和可配置性，支持多种指令集和硬件特性，能够满足不同应用场景的需求。
【2.异常处理的基本概念】在计算机系统中，异常处理是指处理器在执行程序过程中，遇到某种特定事件时，暂停当前程序的执行，转而去处理这个事件，处理完毕后再回到原来程序的执行过程。
异常处理机制可以提高系统的可靠性和实时性，保证程序在遇到错误或异常情况时能够正确地响应。
【3.Cortex M7 的异常处理流程】Cortex M7 的异常处理流程主要包括以下几个步骤：（1）异常检测：处理器在执行程序过程中，会不断地检查指令和操作的正确性。
如果发现异常情况，如内存访问错误、硬件故障等，处理器会立即暂停当前程序的执行，并将异常情况记录下来。
（2）异常处理：当处理器检测到异常情况后，会调用预先设定好的异常处理程序来处理这个异常。
异常处理程序会根据异常类型的不同，执行相应的处理逻辑。
例如，对于内存访问错误的异常，异常处理程序可能会进行错误提示或重新启动程序等操作。
（3）恢复执行：异常处理完毕后，处理器会回到原来程序的执行位置，继续执行被暂停的程序。
【4.异常处理的应用实例】Cortex M7 的异常处理机制在实际应用中具有重要意义。
例如，在航空航天、医疗设备等关键领域，系统需要实时、准确地处理各种异常情况，确保程序能够稳定运行。
借助 Cortex M7 的异常处理机制，系统可以在遇到异常时快速响应，避免因错误操作导致的严重后果。
arm处理器异常模式有哪些
arm 处理器异常模式有哪些
ARM 处理器异常处理
所谓异常就是正常的用户程序被暂时中止，处理器就进入异常模式，例如响应一个来自外设的中断，或者当前程序非法访问内存地址都会进入相应异常模式。
1.1.1 异常分类
（1）复位异常
当CPU 刚上电时或按下reset 重启键之后进入该异常，该异常在管理模式下处理。
（2）一般/快速中断请求
CPU 和外部设备是分别独立的硬件执行单元，CPU 对全部设备进行管理和资源调度处理，CPU 要想知道外部设备的运行状态，要幺CPU 定时的去查看外部设备特定寄存器，要幺让外部设备在出现需要CPU 干涉处理时打断CPU，让它来处理外部设备的请求，毫无疑问第二种方式更合理，可以让CPU 专心去工作，这里的打断操作就叫做中断请求，根据请求的紧急情。
ESD_ARM_09
从 SPSR_<mode>恢复CPSR
Vector table can be at
从LR_<mode>恢复PC
0xFFFF0000 on ARM720T
Note：这些操作只能在 ARM 态执行。 and on ARM9/10 family
devices
知 异常优先级
识
讲 解
异常在当前指令执行完成之后才被响应
多个异常可以在同一时间产生
异常指定了优先级和固定的服务顺序: Reset Data Abort FIQ IRQ Prefetch Abort SWI Undefined instruction
知 异常返回指令
识
讲
解
异常返回：
从SWI 和 Undef异常返回 MOVS pc, lr
使用一数据处理指令：相应的指
知 中断处理
识 讲
ARM 有两级外部中断 FIQ，IRQ.
解
可是大多数的基于ARM 的系统有 >2个的中断源!
因此需要一个中断控制器(通常是地址映射的)来控制中断是怎样传 递给ARM的。
在许多系统中，一些中断的优先级比其它中断的优先级高，他们要 抢先任何正在处理的低优先级中断。
Note: 通常中断处理程序总是应该包含清除中断源的代码。
LDMFD sp!, {pc}^
知 异常返回地址
识 讲
解 ARM 状态:
在异常产生的时候内核设置 LR_mode = PC - 4. 处理程序需要调整 LR_mode (取决于是哪一个异常发生 了)，以便返回到正确的地址
Thumb 状态:
处理器根据发生的异常自动修改存在 LR_mode 中的地址 不论异常产生时的状态如何，处理器确保处理程序的ARM 返回指令能返回到正确的地址(和正确的状态)
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
异常发生/响应时，ARM内核自动完成一下动作：
拷贝CPSR到SPSR_<mode> 设置适当的CPSR位：
改变处理器状态，进入ARM状态 改变处理器模式，进入相应异常模式 设置中断禁止位，禁止相应中断
更新LR_<mode> 设置PC到相应异常向量
汇编级手动编程：保存通用寄存器！ STMFD SP!, {R0-R3, LR}
软件中断函数的编写和调用
__swi(0x24) void my_swi(void); SWI 0x24
软件中断处理流程：
内容
两点说明 异常响应流程
异常向量表、跳转范围、中断源的识别与处 理
异常处理函数的设计 可重入中断设计
中断处理可重入性的考虑
缺省情况下ARM中断是不可重入的
Why？
可重入需要考虑的问题：
新中断使能之前保护好前一个中断的现场信息，如 LR_irq, SPSR_irq； 中断处理过程中对BL的保护
一 个 可 重 入 中 断 的 流 程
ARM异常处理程序的设计
内容
两点说明 异常响应流程
异常向量表、跳转范围、中断源的识别与处 理
异常处理函数的设计 可重入中断设计
两点说明
ARM文档中不严格区分中断和异常，都 使用术语exception
异常从CPU的角度描述，中断从外部事件的 角度描述 设备驱动/中断处理 操作系统进程调度和切换 …
异常处理程序的重要性
内容
两点说明 异常响应流程
异常向量表、跳转范围、中断源的识别与处 理
异常处理函数的设计 可重入中断设计
异常向量表
7个ARM异常/中断
跳转范围
异常向量表的表项只能用一条指令(32位)
B IRQ_Handler MOV PC, #immediate_value LDR PC, [PC + offset]
异常的返回(续)
返回地址的确定
保存的LR_<mode>的值？ 软件中断(SWI)
MOVS pc, lr
SUBS pc, lr, #4 SUBS pc, lr, #8
IRQ/FIQ
Data Abort
编译器的扩展
ARM编译器对异常处理函数编写的扩展
__irq修饰符
软件中断
异常处理函数中的用户代码
Hale Waihona Puke 清中断(!)将中断控制器中对应的中断状态标识清掉， 表明该中断请求已经得到响应。
异常的返回
返回要做的工作
通用寄存器的恢复
堆栈操作(LDMFD SP!, {R0-R3, LR} )
状态寄存器的恢复 PC的恢复
代码示例和分析：
MOVS pc, lr SUBS pc, lr, #4 LDMFD sp!, {pc}^
中断源的识别与处理
问题：
ARM内核：两个外部中断输入信号(nFIQ，nIRQ)； 系统：中断源可能几十个。
中断源的识别与处理(续)
中断向量表
又一个向量表！
内容
两点说明 异常响应流程
异常向量表、跳转范围、中断源的识别与处 理
异常处理函数的设计 可重入中断设计
异常发生时处理器的动作