基于CPCI总线的数据回放系统设计

ＦＰＧＡ选用Ａｉｔｅｒａ公司高性价比的Ｃｙｃｌｏｎｅ系列产 品ＥＰｌＣ６。该芯片密度为５９８０个逻辑单元，包含２０ 个１２８×３６位的ＲＡＭ块（Ｍ４Ｋ模块），总的ＲＡＭ空 间达到９２１６０位。内嵌２个锁相环电路和一个用于连
接ＳＤＲＡＭ的特定双数据率接口，工作频率高达２００ ＭＨｚ。
ＦＰＧＡ逻辑控制电路由同步时钟产生电路、Ｆ巧Ｏ
３系统控制软件设计
数据回放系统控制软件是在Ｍｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ ２０００操作系统下用Ｍｉｃｒｏｓｏｆｔ Ｖｉｓｕａｌ Ｓｔｕｄｉｏ ６．０软件开 发平台设计完成的。它是整个系统的控制核心，负责 人机之间交互、控制、显示和监测设备的运行，通过 与计算机上各个板卡之间的通信，实现命令的传递， 状态的监测和信息的查询。
万方数据
基于ＣＰＣ｜总线的数据回放系统设计
·１２９·
数据回放系统主要由数据硬盘、数据回放卡、计 算机平台等部分组成，系统组成框图如图１所示。
图１数据回放系统组成框图 数据回放系统在软件的控制下，从ＩＤＥ数据硬盘 的固定数据包结构中提取有效数据帧信息，再根据帧 结构提取测控信号的数字量信息，通过ＣＰＣＩ总线的直 接数据存储技术，将回放的数据流高速传输到数据回 放卡上的ＦＩＦＯ中。在同步定时脉冲和时钟的作用下， Ｄ／Ａ数模转换器对每帧中的数字信号依次进行数模转 换，输出模拟信号到待调试设备中。
通路提供消息传送。ＰＬｘ９６５６还有２个３２位Ｄｏｏｒｂｅｌｌ寄 存器，用来在ＣＰＣＩ和ＬＯＣＡＬ总线上产生中断。用户通 过设置其内部寄存器，即可完成各种控制功能。 ２．２ ＦＰＧＡ逻辑控制电路
ＦＰＧＡ逻辑控制电路的设计是数据回放卡中数据 处理与控制单元的核心环节，协同外部其他单元共同 完成数据回放卡中逻辑控制和数据处理功能。
４结束语
笔者设计并实现了一种基于ＣＰＣＩ总线的数据回 放系统，经测试能将测控信号采集系统的原始数据文 件通过硬件进行回放，跟真实的测控信号完全相同， 并且可以重复回放，有利于研究其它测控设备的性能。 同时适用于多种测控数据的事后回放和分析，并在实 际工程中得到应用。 参考文献： ［１】 李贵山，戚得虎．ＰＣＩ局部总线开发者指南［Ｍ】．西安：西
ＣＰＣＩ总线部分工作频率６６ ＭＨｚ，数据总线宽度６４ 位，本地部分工作频率最高６６ ＭＨｚ，数据总线宽度３２ 位，采用先进的ＤＭＡ数据传输技术，其突发数据传输 率ＣＰＣＩ端为５２８ ＭＢ／ｓ，本地端为２６４ ＭＢ／ｓ。
ＰＬＸ９６５６提供了３种物理总线接口：ＣＰＣＩ总线接 口，ＬＯＣＡＬ总线接口及串行ＥＰＲＯＭ接口。ＬＯＣＡＬ总
ａｆｔｅｒｗａｒｄｓ．
Ｋｅｙ ｗｏｒｄｓ：ＴＴ＆Ｃ ｓｉｇｎａｌ；ＣＰＣＩ ｂｕｓ；ｄａｔａ ｐｌａｙｂａｃｋ
计算机技术和信息化技术的飞速发展，极大地促 进了传统产业的升级与改造以及高科技工业的增长， 同时也加速了航天测控事业的发展。新时期航天测控 任务的完成对计算机系统的要求越来越严格，传统ＰＣＩ 总线结构的产品已不能满足高环境适应性、可热插拔 等应用需求，因此，具有高稳定性、高可靠性、可热 插拔的总线结构的计算平台是现代测控系统研制的前 提。近年来基于标准ＣｏｍｐａｃｔＰＣＩ（紧凑型ＰＣＩ总线， 简称ＣＰＣＩ）总线的通用测控信号处理系统越来越受到 人们的青睐。
ＧＵＯ Ｄｏｎｇ．ｗｅｎｌ，ＪＩＮ Ｙｏｎ９２，ＦＡＮ Ｘｉｕ．ｙｕｎｌ （１．Ｔｈｅ Ａｃａｄｅｍｙ ｏｆＥｑｕｉｐｍｅｍ Ｃｏｍｍａｎｄ＆Ｔｅｃｈｎｏｌｏｇｙ，Ｂｅｉｊｉｎｇ １０１４１６，Ｃｈｉｎａ； ２．Ｅｎ百ｎｅｅｒ Ｍｉｌｉｔａｒｙ Ｒｅｐｒｅｓｅｎｔａｔｉｖｅ Ｏｆｆｉｃｅ ｏｆｔｈｅ Ｇｅｎｅｒａｌ Ａｒｍａｍｅｎｔｓ Ｄｅｐａｒｔｍｅｍ ｉｎ Ｗｕｈａｎ Ａｒｅａ，Ｗｕｈａｎ ４３００７３，Ｃｈｉｎａ）
线的数据宽度为３２位，时钟频率可达到６６ ＭＨｚ，并且
支持数据预取功能。ＰＬＸ９６５６的ＬＯＣＡＬ总线与ＣＰＣＩ总
线之间数据传输有３种方式：主模式（ＣＰＣＩ ｉｎｉｔｉａｔｏｒ） 操作、从模式（ＣＰＣＩ ｔａｒｇｅｔ）操作和ＤＭＡ操作方式。
ＰＬＸ９６５６内部具有两个ＤＭＡ数据通道，双向数据 通路上各有６个ＦＩＦＯ进行数据缓冲，可同时进行高速的 数据接收和发送。８４＂３２位Ｍａｉｂｏｘ寄存器可为双向数据
２数据回放卡设计
本系统以ＣＰＣＩ总线结构的计算机为平台，测控数 据的回放硬件主要由一块自行研制的数据回放卡来完 成。数据回放卡根据来自外部测控设备上的时钟信号 和同步信号等，将硬盘中的测控数据传输到计算机的 ＣＰＣＩ总线上，由数据回放卡完成数模转换后输出。
数据回放卡原理框图如图２所示，其主要由ＣＰＣＩ 总线接口电路、ＦＰＧＡ逻辑控制电路、数据缓存电路、 数模转换电路和时钟电路等组成。
万方数据
·１３０·
《测控技术》２００９年第２８卷专刊
的采样数据在ＦＰＧＡ内部缓存，并在同步信号到来同 步输出。 ２．３数据缓存电路
在高速数据回放系统中，由于Ｄ／Ａ转换速率与 ＣＰＣＩ总线数据突发速率不可能完全匹配，另外在数据 传输过程中电路延迟的不确定性，这些因素要求系统 必须具备一定的数据缓存的能力。
图２数据回放卡原理框图 ２．１ ＣＰＣＩ总线接口电路
ＣＰＣＩ总线是目前应用最广泛、最流行的一种高速 同步总线，本系统选用ＣＰＣＩ总线作为数据回放卡的接 口总线，完成数据流的高速传输及系统工作状态的监 视与控制。
ＣＰＣＩ总线接口电路选用ＰＬＸ公司的桥接口芯片
ＰＬＸ９６５６进行设计。该芯片符合ＣＰＣＩｒ２．２、Ｃｏｍｐａｃｔ． ＣＰＣＩｒｌ．０及ＣＰＣＩ热插拔ｒ１．Ｏ规范。它可配置为Ｍ模式、 Ｃ模式和Ｊ模式，本系统采用Ｃ模式对芯片进行配置。
Ａｂｓｔｒａｃｔ：Ａｆｔｅｒ ｄｉｓｃｕｓｓｉｎｇ ｔｈｅ ｂｅｎｅｆｉｔ ｏｆ ｄａｔａ ｔｒａｎｓｍｉｓｓｉｏｎ ｕｓｉｎｇ ＣＰＣＩ ｂｕｓ ｉｎ ｔｈｅ ｒｅｌｉａｂｉｌｉｔｙ ｏｆ ｔｈｅ ＴＴ＆Ｃ ｓｙｓｔｅｍ，ａ ｄｅｓｉｇｎ ａｎｄ ｒｅａｌｉｚａｔｉｏｎ ｍｅｔｈｏｄ ｏｆ ｄａｔａ ｐｌａｙｂａｃｋ ｓｙｓｔｅｍ ｂａｓｅｄ ｏｎ ＣＰＣＩ ｂｕｓ ｉｓ ｐｕｔ ｆｏｒｗａｒｄ，ａｎｄ ｔｈｅ ｈａｒｄｗａｒｅ ａｎｄ ｔｈｅ ｄｒｉｖｅｒ ｓｏｆｔｗａｒｅ ａｒｅ ｍａｉｎｌｙ ｊｎｔｒｏｄｕｃｅｄ．Ｔｈｅ ｓｙｓｔｅｍ ｕｓｅｓ ＰＬＸ９６５６ ａｓ ｔｈｅ ｉｎｔｅｒｆａｃｅ ｃｈｉｐ ｏｆ ＣＰＣＩ ｂｕｓ，ＦＰＧＡ ａｓ ｔｈｅ ｓｙｓｔｅｍ ｃｏｎｔｒｏｌ ｃｅｎｔｅｒ，ａｎｄ ＤＭＡ ｄａｔａ ｔｒａｎｓｍｉｓｓｉｏｎ ｍｏｄｅ，ｉｔ ｃａｎ ｓｕｓｔａｉｎ ｐｌａｙｂａｃｋ ｔｈｅ ＴＴ＆Ｃ ｓｉｇｎａｌ ｏｎ ｔｈｅ ｈａｒｄ ｄｉｓｋ ｔｏ ｅｘｔｅｒｎａｌ ｉｎｔｅｒｆａｃｅ ｅｑｕｉｐｍｅｎｔ，ａｎｄ ｉｔ Ｃａｎ ａｎａｌｙｚｅ ａｎｄ ｐｒｏｃｅｓｓ ｔｈｅ ｄａｔａ
放系统，该系统能够将记录在磁盘上的测控数据高速 连续回放到外部接口设备中，供事后分析和处理用。 该系统已经在航天测控系统中的相关领域进行了应 用。
１ 系统设计思想
随着航天测控技术的发展，测控设备的研制与改 造速度不断加快，而新研制的测控设备在定型前，需 要用大量真实的测控信号去验证其性能，外场试验的 组织协调难度很大，并且需要消耗大量的财力和物力， 如果能将存储在介质中的实际测控任务数据进行回放 供新设备测试用，将大大缩短设备研制周期、节约成 本。另一方面，基于计算机的测控信号采集与存储系 统在很多工程中已经得到了广泛的应用，而对存储在 介质中的测控数据进行回放的研究却很少。在此基础 上，针对某测控设备研制了数据回放系统，将事先存 储在硬盘上的实时测控数据通过处理后回放到测控设 备上，进行任务状态测试。
系统控制软件在应用软件和硬件初始化后进入到 主控调度程序，主控调度程序一方面接收硬件工作状 态、等待用户输入命令，另一方面管理界面显示，将 硬件状态等相关信息在界面上正确显示。在主控调度 程序接收到用户命令后，进入到相关各功能模块程序
中，控制相关硬件完成相关功能面
·１ ２８·
《测控技术》２００９年第２８卷专刊
基于ＣＰＣＩ总线的数据回放系统设计
郭东文１，金勇２，樊秀云１
（１．装备指挥技术学院，北京１０１４１６；２．总装工程兵驻武汉地区军代室，湖北武汉４３００７３）
摘要：讨论了利用ＣＰＣＩ总线构建测控信号处理系统的优势，提出了一种基于ＣＰＣＩ总线的数据回放系统
的设计和实现方法。该系统利用ＰＬＸ９６５６作为ＣＰＣＩ总线接１：２芯片，用ＦＰＧＡ作为系统控制核心，采用ＤＭＡ
数据缓存电路由１片高速ＦＩＦＯ及其外围电路设计 而成，ＦＩＦＯ芯片选用美国ＩＤＴ公司生产的高速大容量 先进先出存储器ＩＤＴ７２Ｔ３６１３５，其最高工作频率为１６７ ＭＨｚ，容量为１８ Ｍｂ（５２４，２８８ ｂｉｔｘ３６ ｂｉｔ）。ＩＤＴ７２Ｔ３６１３５ 可以设置为标准工作模式或者ＦＷＦＴ（ｆｉｓｔ ｗｏｒｄ ｆａｌｌ ｔｈｒｏｕｇｈ）工作模式，并提供全满、半满、全空、几乎 满以及几乎空等５种标志信号。
控制电路、ＤＭＡ控制电路、数据缓冲与分路和数据缓
．瓜。 存电路组成，其内部结构框图如图３虚线部分所示。
数据缓冲 与｛｝略
数据缓存电路 。卅电压
ｎ
忑
一 总 ，１—八
、广１， 线
ＤＭＡ 控制电路
矧ｍｏ ＦＩＦＯ控制电路
桥
时钟倍频卜一叫同步时钟产生
——＋Ｊ ＦＣＬＫ
Ｉ
图３ ＦＰＧＡ内部结构框图 当系统处于回放工作状态时，ＤＭＡ控制电路在 ＣＰＣＩ总线接口电路的控制信号作用下，通过总线突发 接收来自计算机内存的数据流，经数据缓冲与分路后 将测控信号的采样数据与ＡＧＣ电压的采样数据分开， 测控信号的采样数据送给ＦＩＦＯ进行缓存，ＡＧＣ电压
Ｄ／Ａ芯片选用Ａｎａｌｏｇ公司的双路数模转换芯片 ＡＤ９７６５，它内部包含２路完全独立的１２ ｂｉｔ分辨率数 模转换器，它的最高数模转换速率为１２５ ＭＳ／ｓ。 ＡＤ９７６５的数据输入具有双缓存结构，输入的１２ ｂｉｔ待 转换数据在ＷＲＴ写信号上升沿的作用下锁存到内部 缓存器中，然后在数模转换时钟ＣＬＫ上升沿的作用下 完成数模转换，并输出相应大小差分输出电流。由于 测控设备上的输入端常用的是单端信号形式，因此电 路设计时采用变压器的方式将差分信号转换为单端信 号输出。
安电子科技大学出版社，１９９７． ［２】 杨晖，张凤言．大规模可编程逻辑器件和数字系统设计［ＭＩ．
北京：北京航空航天大学出版社，１９９８． 口
万方数据
基于CPCI总线的数据回放系统设计
作者： 作者单位：
刊名： 英文刊名： 年，卷(期)： 被引用次数：
郭东文， 金勇， 樊秀云， GUO Dong-wen， JIN Yong， FAN Xiu-yun 郭东文,樊秀云,GUO Dong-wen,FAN Xiu-yun(装备指挥技术学院,北京,101416)， 金勇,JIN Yong(总装工程兵驻武汉地区军代室,湖北,武汉,430073)
笔者设计并实现了一种基于ＣＰＣＩ总线的数据回
收稿日期：２００９－０４—２４ 作者简介：郭东文（１９７８一），男，安徽池州人，讲师，主要从 事航天无线电遥测遥控系统方面的教学工作，以及测控设备的 开发和研制工作；金勇（１９７８一），男，湖北赤壁人，工程师， 主要从事数字信号处理、航天测控技术及工程方面的工作；樊 秀云（１９６９一），女，山西襄汾人，高级实验师，主要从事航天 测控工程方面的教学和研制工作．
数据传榆方式，将记录在硬盘上的测控数据连续回放到外部接口设备中，供事后分析和处理用。
关键词：测控信号；ＣＰＣＩ总线；数据回放
中图分类号：ＴＰ３３６
文献标识码：Ａ 文章编号：１０００—８８２９（２００９）Ｓ０－０１２８－０３
Ｄｅｓｉｇｎ ｏｆ Ｄａｔａ Ｐｌａｙｂａｃｋ Ｓｙｓｔｅｍ Ｂａｓｅｄ ｏｎ ＣＰＣＩ Ｂｕｓ
ＦＩＦＯ的输入端与ＦＰＧＡ连接，其输出端与Ｄ／Ａ 转换器连接。数据缓存电路主要用于实现ＣＰＣＩ总线突 发时输出数据的缓存，即将逻辑控制单元输出的回放 数据进行缓存，以确保同步信号到达后将测控数据正 确输出到Ｄ／Ａ转换器中。 ２．４数模转换电路
Ｄ／Ａ数模转换电路完成对ＦＩＦＯ输出的数据进行高 速实时的数模转换，将数字中频信号转换为模拟中频 信号。