半导体器件物理-MOSFET2
合集下载
MOS器件物理2-精选文档
I 2 K V V V D N GS th DS
上式表明在VDS较小时，ID是VDS的线性函数，即这时MOS管可 等效为一个电阻，其阻值为： V 1 DS R on I 2 K V V D N GS th
即：处于深三极管区的MOS管可等效为一个受过驱动电压控制 的可控电阻，当VGS一定时，沟道直流导通电阻近似为一恒定的 电阻。
IDS
I DS
IDS
Vthn
VGS
Vthn
VGS
0 Vthn Vth
VGS
增强型NMOS转移特性
耗尽型NMOS转移特性
转移特性的另一种表示方式
转移特性曲线
在实际应用中，生产厂商经常为设计者提供的参数 中，经常给出的是在零电流下的开启电压V th' 0 ' ' 注意 Vth ， V 为无衬偏时的开启电压，而 V V th 0 th0 0 th0 是在与VGS特性曲线中与VGS轴的交点电压，实际上 为零电流的栅电压 从物理意义上而言， V th' 0 为沟道刚反型时的栅电压， 仅与沟道浓度、氧化层电荷等有关；而Vth0与人为 定义开启后的IDS有关。
漏极电流随栅源电压的变化率，即：
I D gm VGS V 2KN VGS Vth
D SC
2I D 2 KN I D VGS Vth
VGS－Vth：MOS管的“过驱动电压” L：指沟道的有效长度
W/L称为宽长比 1 W KN nC ，称为NMOS管的导电因子 ox 2 L ID的值取决于工艺参数：μnCox、器件尺寸W和L、VDS及VGS。
MOS管的电特性－输出特性（I/V特性）
半导体器件物理
•阈值电压可通过将离子注入沟道区来调整； • •通过改变氧化层厚度来控制阈值电压，随着氧化层 厚度的增加，VTN变得更大些，VTP变得更小些； •加衬底偏压； •选择适当的栅极材料来调整功函数差。
6.2.4 MOSFET的最高工作频率
当栅源间输入交流信号时，由源极增加（减少） 流入的电子流，一部分通过沟道对电容充（放）电， 一部分经过沟道流向漏极，形成漏极电流的增量。 当变化的电流全部用于对沟道电容充（放）电时， MOS管就失去放大能力。 最高工作频率定义为：对栅输入电容的充（放） 电电流和漏源交流电流相等时所对应的工作频率，
金属与半导体功函数差对MOS结构C-V特性 的影响
曲线（1）为理想MIS结构的C-V曲线 曲线（2）为金属与半导体有功函数差时的C-V 曲线
二、界面陷阱与氧化层电荷
主要四种电荷类型：界面陷阱电荷、氧化层固定 电荷、氧化层陷阱电荷和可动离子电荷。
金 属
可动离子电荷 氧化层陷阱电荷 Na+ K+ 氧化层固定电荷
理想MOS二极管的C-V曲线
V=Vo+ψs C=CoCj/(Co+Cj) 强反型刚发生时的 金属平行板电压— —阈值电压 一旦当强反型发生时，总 电容保持在最小值Cmin。
理想MOS二极管的C-V曲线
理想情况下的阈值电压：
qN AWm VT = + ψ s (inv) ≈ Co 2ε s qN A (2ψB ) Co + 2ψ B
考虑二阶效应，高频时分布电容不能忽略。
6.3 MOSFET按比例缩小
6.3.1 短沟道效应 1. 线性区中的VT下跌 2. DIBL DIBL效应 3. 本体穿通 4. 狭沟道效应
线性区中的阈值电压下跌
电 荷 共 享 模 型
6.2.4 MOSFET的最高工作频率
当栅源间输入交流信号时，由源极增加（减少） 流入的电子流，一部分通过沟道对电容充（放）电， 一部分经过沟道流向漏极，形成漏极电流的增量。 当变化的电流全部用于对沟道电容充（放）电时， MOS管就失去放大能力。 最高工作频率定义为：对栅输入电容的充（放） 电电流和漏源交流电流相等时所对应的工作频率，
金属与半导体功函数差对MOS结构C-V特性 的影响
曲线（1）为理想MIS结构的C-V曲线 曲线（2）为金属与半导体有功函数差时的C-V 曲线
二、界面陷阱与氧化层电荷
主要四种电荷类型：界面陷阱电荷、氧化层固定 电荷、氧化层陷阱电荷和可动离子电荷。
金 属
可动离子电荷 氧化层陷阱电荷 Na+ K+ 氧化层固定电荷
理想MOS二极管的C-V曲线
V=Vo+ψs C=CoCj/(Co+Cj) 强反型刚发生时的 金属平行板电压— —阈值电压 一旦当强反型发生时，总 电容保持在最小值Cmin。
理想MOS二极管的C-V曲线
理想情况下的阈值电压：
qN AWm VT = + ψ s (inv) ≈ Co 2ε s qN A (2ψB ) Co + 2ψ B
考虑二阶效应，高频时分布电容不能忽略。
6.3 MOSFET按比例缩小
6.3.1 短沟道效应 1. 线性区中的VT下跌 2. DIBL DIBL效应 3. 本体穿通 4. 狭沟道效应
线性区中的阈值电压下跌
电 荷 共 享 模 型
最新半导体器件物理-MOSFET上课讲义
理想MOS 电容结构特点
绝缘层是理想的，不存在任何电荷，绝对不导电； 半导体足够厚，不管加什么栅电压，在到达接触点之前总有一个
零电场区（硅体区） 绝缘层与半导体界面处不存在界面陷阱电荷； 金属与半导体之间不存在功函数差
2020/12/12
XIDIAN UNIVERSITY
4.0 MOS电容
费米势：半导体体内费米能级 与禁带中心能级之差的电势表示， fp，fn
表面势 ：半导体表面电势与体内电势之差， s
能级的高低代表了电子势能的不同，能级越高，电子势能越高 如果表面能带有弯曲，说明表面和体内比：电子势能不同，即电势不同， 采用单边突变结的耗尽层近似，耗尽层厚度：
2020/12/12
计算可得：Φfp=0.348V， Xd≈0.3μm，Xd ≈ 4nm，由此得 Q`dep=-5.5×10-8/cm2, Q`inv = -6.5×10-10/cm2 因此表面电荷面密度为：
P型衬底
Q`-=Q`dep+Q`inv≈Q`dep
2020/12/12
XIDIAN UNIVERSITY
4.0 MOS电容 表面反型层电子浓度与表面势的关系
XIDIAN UNIVERSITY 2020/12/12
4.0 MOS电容 空间电荷区厚度:表面反型情形
阈值反型点表面电荷特点： 浓度： ns =PP0； 厚度： 反型层厚度Xinv<<耗尽层厚度Xd 反型层电荷Q`inv= ens Xinv << Q`dep = eNa Xd
例如：若Na=1016/cm3，栅氧厚度为30nm，
2020/12/12
XIDIAN UNIVERSITY
4.0 MOS电容 表面反型层电子浓度与表面势的关系
半导体器件物理MOSFET详解演示文稿
2020/11/19
4.1 MOSFET
MOSFET分类(3)
p沟增强型MOSFET
零栅压时不存在反型沟道 VTP<0 加栅压VGS<VTP, 沟道开启
p沟耗尽型MOSFET
零栅压时存在反型沟道 VTP>0 加栅压VGS>VTP, 沟道关闭
2020/11/19
4.1 MOSFET
MOSFET的阈值电压VT：表面刚刚产生沟道所需的栅源电压 沟道内可动电荷Qn，面电荷密度Q`n=COX(VGS-VT)： 只有VGS大于>VT，表面才产生导电沟道，根据电容电压电荷关系得Q`n
2020/11/19
4.1 MOSFET
I-V定性分析
偏置特点：
n沟增强型
VBS=0, 源衬短接；VGS>VT ,沟道形成；
4.1 MOSFET
0栅压是否存在反型沟道分：
MOSFET分类(2)
n沟增强型MOSFET
n沟耗尽型MOSFET
零栅压时不存在反型沟道， 零栅压时已存在反型沟道，
VTN>0， 加栅压VGS>VTN, 沟道开启
VTN<0 加栅压VGS<VTN, 沟道关闭
思考：不进行专门的N型掺杂，能否形成耗尽型NMOS？
半导体器件物理详解演示 文稿
优选半导体器件物理MOSFET
4.1 MOSFET
结构
MOS电容：外加VG， 氧化层下方半导体表面形成强反型层，连接SD区 强反型层------MOSFET的导电沟道
VDS在沟道上产生电场，载流子从源漂移到漏，被漏极收集形成ID 重要参数：
沟道长度L：栅氧下方源漏之间半导体的长度. 沟道宽度W：与沟长垂直的水平方向的源漏区宽度 栅氧厚度tox
半导体器件物理MOSFET2
ID随VDS的变化(2)
过渡区
脱离线性区后，VDS ↑, VDS对Vox的抵消作用不可忽略 →沟道厚度不等→沟道等效电阻增加 →ID随VDS的增长率减小（过渡区）
2023/12/2
4.1 MOSFET
ID随VDS的变化(3)
→
饱和点
VGD VGS VDS VT 漏端处于临界强反型点 ，
饱和点： 漏端反型层电荷密度 0 漏端沟道刚好消失
2023/12/2
4.1 MOSFET
I-V特性定性分析
击穿区： VDS再继续↑ →漏极和衬底之间PN结反偏电压过大 →导致pn结耗尽层内发生雪崩击穿，ID急剧增大，进入击穿区， →此时电压为BVDS
输出特性曲线：VGS>VT的某常数时，ID随VDS的变化曲线
4.1 MOSFET
I-V特性定性分析
ID
WnCox
L
(VGS
VT )VDS
g dL
WnCox
L
(VGS
VT
)与 VVGDSS无关
饱和区（VDS VDS(sat ) )
ID
WnCox
2L
(VGS
VT )2
gds 0, 与VDS无关
2023/12/2
4.1 MOSFET
源漏间的有效电阻Rds
源漏间的有效电阻Rds: 沟道电导的倒数
2023/12/2
4.1 MOSFET
按照沟道载流子的导电类型分:
MOSFET分类(1)
n沟道MOSFET：NMOS
P衬，n型反型层，电子导电
p沟道MOSFET：PMOS N衬，p型反型层，空穴导电
VDS>0, ID>0
VDS<0, ID<0
半导体器件物理II-试卷以及答案
西安电子科技大学考试时间120 分钟《半导体物理2》试题考试形式：闭卷；考试日期：年月日本试卷共二大题，满分100分。
班级学号姓名任课教师一、问答题（80分）1.什么是N型半导体？什么是P型半导体？如何获得？答：①依靠导带电子导电的半导体叫N型半导体，主要通过掺诸如P、Sb等施主杂质获得；②依靠价带空穴导电的半导体叫P型半导体，主要通过掺诸如B、In等受主杂质获得；③掺杂方式主要有扩散和离子注入两种；经杂质补偿半导体的导电类型取决于其掺杂浓度高者。
2.简述晶体管的直流工作原理（以NPN晶体管为例）答：根据晶体管的两个PN结的偏置情况晶体管可工作在正向放大、饱和、截止和反向放大模式。
实际运用中主要是正向放大模式，此时发射结正偏，集电结反偏，以NPN晶体管为例说明载流子运动过程；①射区向基区注入电子；正偏的发射结上以多子扩散为主，发射区向基区注入电子，基区向发射区注入空穴，电子流远大于空穴流；②基区中自由电子边扩散边复合。
电子注入基区后成为非平衡少子，故存在载流子复合，但因基区很薄且不是重掺杂，所以大部分电子能到达集电结边缘；③集电区收集自由电子：由于集电结反偏，从而将基区扩散来的电子扫入集电区形成电子电流，另外还存在反向饱和电流，主要由集电区空穴组成，但很小，可以忽略。
第1页共6页3.简述MOS场效应管的工作特性（以N沟增强型MOS为例）答：把MOS管的源漏和衬底接地，在栅极上加一足够高的正电压，从静电学的观点来看，这一正的栅极电压将要排斥栅下的P 型衬底中的可动的空穴电荷而吸引电子。
电子在表面聚集到一定浓度时，栅下的P 型层将变成N 型层，即呈现反型。
N 反型层与源漏两端的N 型扩散层连通，就形成以电子为载流子的导电沟道。
如果漏源之间有电位差，将有电流流过。
而且外加在栅极上的正电压越高，沟道区的电子浓度也越高，导电情况也越好。
如果加在栅极上的正电压比较小，不足以引起沟道区反型，则器件仍处在不导通状态。
MOSFET_2_清华大学半导体物理与器件
2. MOSFET 的小信号等效电路MOSFET 的速度受到的限制：(1) 渡越时间限制，即电荷沿沟道输运需要的时间；(2) 由于器件本身的结构决定了存在本征电容(参见小信号模型)，这些电容的充放电需要时间。
(3) 寄生电容的充放电。
这些寄生电容存在于本征器件外部，模拟这些时间效应，通常需要在器件外部电路节点上加上一些电路元件。
9本征MOST 的速度与偏置有关。
只考虑饱和区，因为大多数情况下，MOST 工作在饱和区。
9首先求出沿沟道方向的电场E (y )。
利用公式(1)()()yV y D n OX GS T I dy WC V V V y dV μ=−−⎡⎤⎣⎦∫∫MOSFET 小信号等效电路•C GSO ，C GDO —栅源、栅漏覆盖电容•C GS —栅极-源端沟道电荷之间的电容•C GD —栅极-漏端沟道电荷之间的电容•C TS , C TD —衬底和源漏扩散区的pn 结势垒电容•R S , R D —源区、漏区串联电阻•R BS ，R BD ——源漏耗尽区边缘与衬底电极之间的欧姆电阻上述元件中，只有栅-沟道电容C GS 和C GD 对器件性能有实际意义跨导的含义：单位栅压变化导致漏极电流的变化量。
反映栅压对漏极电流的控制能力。
考虑速度饱和效应后，沟道长度对跨导的影响？和理想情况相比考虑速度饱和效应后，跨导仍然和沟道长度有关。
沟道越短，跨导越大，栅压对漏极电流的控制越强。
C BSC GSO C BDC GDO栅-沟道电容的Meyer 模型Meyer 模型中，栅-沟道之间的分布电容C GC 和C CB 被分解为三个集总电容：C GS ，C GD ，C GB而变化，仅沟道电荷随栅电压而变化。
0dV⎣⎦∫•Meyer模型虽然简单，但存在一些缺陷，主要缺陷是电荷不守恒，因而导致在模拟动态RAM和开关电容之类的电路时误差较大。
但由其简洁性，仍被广泛采用于不存在电荷守恒问题的电路模拟中。
Meyer模型是SPICE Level=1~4级模型采用的缺省电容模型。
半导体物理与器件第十二章MOSFET概念深入
2 s ( fp VDS ( sat ) ) eN a
(结反偏压 fp VDS ( sat ) )
2 s 沟道夹断后漏 衬结空间电荷区宽度 x p 2 ( fp VDS ( sat )＋VDS )(结反偏压 fp VDS ( sat )＋VDS eN a
夹断区长度ΔL x p 2 x p1
2 E s sat eN a 2
2
2 s [ fp (VDS VDS ( sat ) ) sat eN a
其中sat
7
12.1 非理想效应
沟道长度调制效应:影响因素
ID的实测值高于理论值
在饱和区，实测ID随VDS 增加而缓慢增加
ΔL
2 s [ fp (VDS VDS 源自 sat ) ) sat eN a
典型值0.03
WCox ID L
VDS
0
1 [VGS VTn V ( x)]
0
[VGS VTn V ( x)]dVx
随VGS-VTn↑而↑变缓
10
1 1 (VGS VTn VDS ) VDS ln 1 (VGS VTn )
12.1 非理想效应
沟道长度调制效应:模型2
dE ( x) dx s
夹断区横向电场满足的一维泊松方程
夹断区的电荷密度 ( x) eN （与空间座标无关） a
eNa x 夹断区内x点的电场强度 E(x) dx Esat Esat (边界条件E s 0 s
9
12.1 非理想效应 迁移率变化:纵向电场的影响(2)
有效迁移率：
1
[物理]半导体器件物理ppt
![[物理]半导体器件物理ppt](https://img.taocdn.com/s3/m/4aaa424c7375a417866f8ffb.png)
V 0
(3) 当V > 0 且较大时，能带 E F 向下弯曲更严重．使表面Ei < EF。 在SiO2-Si的界面处形成负载流子 (电子)的堆积．
EC
Ei EF
Qm 0
x
EV
0
(b ) 耗 尽 时
qN AW
EC
Qm
np ni expEF (kTEi )
V 0
Ei EF
0
x
0
EV
qN AW
EF
xi
(c) 反 型 时
当半导体耗尽区宽度达到W时，半导体内的电荷为ρs= -qNAW，积分泊松方
程式可得距离x的函数的表面耗尽区的静电势分布：
Ψ
Ψs
1
x W
2
半导体表面 EC
表面电势Ψs为
Ψs
qNAW 2
2 s
此电势分布与单边的n+-p结相同。
q S
q
( S 0)
氧化层 xi
Eg
q B
Ei
EF
EV 半导体
当Ψs=ΨB时， ns＝ps＝ni ，可看作表面开始发生反型 当Ψs>ΨB时， ns > ps ，表面处于反型
表面载流子密度为：
半导体表面
ns ni ex pq(Ψk s TΨB
q S
q
( S 0)
ps ni ex p q(ΨB k T Ψs) 氧化层
xi
EC
Eg
q B
Ei
EF
EV 半导体
天津工业大学
现代半导体器件物理
MOSFET及相关器件 8
MOS二极管
对表面电势可以区分为以下几种情况： Ψs<0： 空穴积累(能带向上弯曲)； Ψs =0： 平带情况； ΨB>Ψs>0：空穴耗尽(能带向下弯曲)； Ψs=ΨB： 禁带中心，即ns＝ps＝ni(本征浓度)； Ψs>ΨB： 反型(能带向下弯曲超过费米能级)．
半导体器件物理第六章--MOSFET
2 o
（6-2-24）
C ⎡ ⎛ 2C = ⎢1 + ⎜ Co ⎣ ⎝ qN a ∈S
⎞ ⎤ ⎟ VG ⎥ ⎠ ⎦
− 12
⎡ ⎤ 2 ∈0 V = ⎢1 + 2 G⎥ ⎣ qN a ∈S xo ⎦
2
− 12
（6-2-2 5）
归一化电容 C C 0 随着外加偏压 VG 的增加而减小. 反型区（ VG >0）
2010-1-5
科学出版社 高等教育出版中心
9
6.1 理想MOS结构的表面空间电荷区
图6-4 几种偏压情况的能带和电荷分布
2010-1-5
科学出版社 高等教育出版中心
10
6.1 理想MOS结构的表面空间电荷区
载流子耗尽 单位面积下的总电荷为
QS = QB = − qN a x d
2 qN a xd ψS = 2 ∈s
13
6.1 理想MOS结构的表面空间电荷区
xdm 4ε sφ f 2ε sψ si = = qN a qN a
（6-1-21） （6-1-22）
QB = −qN a xdm
总表面空间电荷
QS = QI + QB = QI − qN a xdm
（6-1-23）
QI为反型层中单位面积下的可动电荷即沟道电荷：
2010-1-5
பைடு நூலகம்
（6-2-4）
科学出版社 高等教育出版中心
20
6.2 理想MOS电容器
则
1 1 1 = + C Co CS
（6-2-5）
Co =绝缘层单位面积上的电容，
C S =半导体表面空间电荷区单位面积电容。
C 1 = Co 1 + Co CS
（6-2-24）
C ⎡ ⎛ 2C = ⎢1 + ⎜ Co ⎣ ⎝ qN a ∈S
⎞ ⎤ ⎟ VG ⎥ ⎠ ⎦
− 12
⎡ ⎤ 2 ∈0 V = ⎢1 + 2 G⎥ ⎣ qN a ∈S xo ⎦
2
− 12
（6-2-2 5）
归一化电容 C C 0 随着外加偏压 VG 的增加而减小. 反型区（ VG >0）
2010-1-5
科学出版社 高等教育出版中心
9
6.1 理想MOS结构的表面空间电荷区
图6-4 几种偏压情况的能带和电荷分布
2010-1-5
科学出版社 高等教育出版中心
10
6.1 理想MOS结构的表面空间电荷区
载流子耗尽 单位面积下的总电荷为
QS = QB = − qN a x d
2 qN a xd ψS = 2 ∈s
13
6.1 理想MOS结构的表面空间电荷区
xdm 4ε sφ f 2ε sψ si = = qN a qN a
（6-1-21） （6-1-22）
QB = −qN a xdm
总表面空间电荷
QS = QI + QB = QI − qN a xdm
（6-1-23）
QI为反型层中单位面积下的可动电荷即沟道电荷：
2010-1-5
பைடு நூலகம்
（6-2-4）
科学出版社 高等教育出版中心
20
6.2 理想MOS电容器
则
1 1 1 = + C Co CS
（6-2-5）
Co =绝缘层单位面积上的电容，
C S =半导体表面空间电荷区单位面积电容。
C 1 = Co 1 + Co CS
10第三章-半导体器件物理---MOSFET
2V
1V
截至区 VD
23
VG>VT
线性区：
ID
Co n
Z L
(VG
VT
)VD
沟道电导：
gD
I D VD
Con
Z L
(VG
VT )
跨导：
gm
I D VG
Con
Z L
VD
饱和区：
I Dsat
ZCo n
2L
(VG
VT
)2
沟道电导： gD
I D VD
0
跨导：
gm
I D VG
VD
S
D
n+
n+
P
P
在零偏栅极电压下，半导体表面 处于耗尽（界面正电荷的作用）。
在正偏达到VT值时，形成N型沟 道。栅极电压的增大可增强沟道的
导电能力。
开启电压VT>0, P型衬底，需严格控制氧化层中正电荷密度。
9
N沟道耗尽型
VG=0
G
VD
S
D
n+
n+
VG<VP<0
G
VD
S
D
n+
n+
P
P
在零偏栅极电压下，半导体表面 存在N型沟道（氧化层中正电荷密 度较大而衬底掺杂浓度较低）。
在负偏达到Vp值时，排除沟道 内的电子，减弱N型沟道的导电 能力直至消失。
截止电压VP<0，P型衬底。
10
P沟道增强型
VG=0
G
VD
S
D
p+
p+
半导体器件物理(第五章 MOS场效应晶体管)
5.1 MOS型晶体管的结构与分类
空穴沟道
I DS
I DS
D
p
D
B
VGS
G
VDS
G
B
S
VDS
S
p
VGS
N Si
(g)
(h)
图(g)展示了pMOS晶体管工作原理电路图，当在栅极G施加 负栅压时，且满足︱VGS︱ >︱VT︱时，便形成空穴沟道，这时 在 D 端施加一漏极电压，注意应有 VDS<0 ，即负的漏极电压， 就会形成漏极电流IDS，注意电流实际方向为S到D。
5.2.1 MOS型晶体管阈值电压的定义
VGS
S G
定义：
D
I DS
n
电子沟道
n
P Si
B
耗尽层
当 MOS 晶体管位于近源端 处的沟道区出现强反型层时， 施加于栅源两电极之间的电压 称为 MOS 晶体管的阈值电压， 用VT表示。
5.2.2 理想情况下MOS管阈值电压的表达式
（所谓理想情况，其情形完全类似于理想MOS结构）
5.1 MOS型晶体管的结构与分类
I DS VT 0 O
VGS
pMOS管 (增强型)
I DS
O
VT 0
VGS
pMOS管 (耗尽型)
(i) pMOS管转移特性曲线 （增强型）
(j) pMOS管转移特性曲线 （耗尽型）
特点：
1）VGS < VT（阈值电压）； 2）VT < 0（增强型）; 3）MOS 管输入电阻 Ri →∞。
微电子技术专业
第5章 MOS型场效应晶体管
本章要点
MOS型晶体管的结构与分类 MOS型晶体管的阈值电压
《半导体器件物理》课件
MOSFET的构造和工作原理
金属-氧化物-半导体场效应晶体管
通过施加电压控制栅极和通道之间的电荷分布，实现放大和开关功能。
三个区域
源极、栅极和漏极，通过电流控制源极和漏极之间的导电通道。
应用
MOSFET被广泛用于各种电子设备中，包括计算机芯片和功率放大器。
JFET的构造和工作原理
1 结构
由P型或N型半导体形成的通道，两个掺杂相对的端部形成控制电流的栅极。
PN结的形成和性质
1 结构
由P型半导体和N型半导体通过扩散形成 的结合层。
3 击穿电压
当施加足够的反向电压时，PN结会被击 穿，允许电流通过。
2 整流作用
PN结具有整流（仅允许电流单向通过） 的特性，可用于二极管。
4 应用
PN结广泛应用于二极管、太阳能电池和 光敏电阻等器件中。
PN结的应用：二极管
2 广泛应用
从计算机和手机到电视和汽车电子，硅晶体管和二极管的应用无处不在。
3 可靠性和效率
硅晶体管和二极管的可靠性和效率使它们成为现代电子技术的基石。
《半导体器件物理》PPT 课件
探索半导体器件物理的精彩世界！本课程将介绍半导体材料及其性质，PN结 的应用，MOSFET和JFET的工作原理，光电子学等内容。
介绍
半导体器件物理是研究半导体材料中电子行为的科学。它包括半导体材料的物理性质、PN结的形成与 应用、MOSFET和JFET的工作原理等内容。
2 电荷调控
通过控制栅极电压来控制通道中电荷的密度，进而改变电流。
3 应用
JFET用于低噪声放大器和开关等应用。
功能区和结构
结构
包括负责控制电流的基极、负 责放大电流的发射极和负责收 集电流的集电极。
半导体物理与器件-第十章 MOSFET基础(1)(MOS结构,CV特性)
Wm E0 EFm em 半导体的功函数
Ws
E0
EFs
e
Eg 2
e fp
金属与半导体的功函数差
（电势表示）
ms
Wm
Ws e
m
(
Eg 2e
fp)
17
10.1 MOS电容
零栅压下氧化物 二侧的电势差
修正的金属功 函数
功函数差:MOS结构的能带图
二氧化硅的电子亲和能
条件：零栅压， 热平衡
| QSD 'max | eNd xdT
Cox ox / tox
ms Q'ss / Cox
ms
m '( '
Eg 2e
fn )
31
10.1 MOS电容 10.1.6表面反型层电子密度与表面势的关系
ns
ni 2 Na
exp(es
kT
)
表面处的电子浓度随着表面势的增加而增
大，表面势的很小改变就可以使电子浓度迅
第十章 金属-氧化物-半导体场效应晶体管基础
1
第十章 金属-氧化物-半导体场效应晶体管基础
10.1 10.2 10.3 10.4 10.5 11.6
双端ＭＯＳ结构 电容－电压特性 ＭＯＳＦＥＴ基本工作原理 频率限制特性 ＣＭＯＳ技术 小结
本章概述
MOSFET和其他电路元件结合能够产生电压增益和信号功 率增益；
单位面积电荷数
来源：金属与半导体之间的功函数差；
氧化层中的净空间电荷.
24
10.1 MOS电容
平带电压:公式
零栅压时： Vox0+s0=- ms
金属上的电荷密度 单位面积电荷数
栅电压VG Vox s
半导体器件物理MOSFET
2019/5/26
4.3 MOSFET 迁移率变化:速度饱和效应
VGS－VT<0：弱反型区，ID与VGS指数关系(较小)， gm与VGS指数关系 VGS－VT>0(较小)：强反型区，器件易发生夹断饱和，
ID与VGS 平方关系，中电流， gm与VGS线性关系 VGS－VT>0(很大)：器件很难发生夹断饱和，易发生速度饱和，
2019/5/26
VTN
|
Q'SD max Cox
|
VFB＋2
fp
4.3 MOSFET VT随W的变化:表面电荷
理想模型(适用宽沟道）： 受VGS控制的表面总电荷｜Q｜B eNa xdTWL 单位面积的表面电荷｜QBma｜x eNa xdT
若栅边缘处耗尽层的扩展相等，均为耗 尽层最大厚度XdT，则两侧为1/4圆
2019/5/26
4.3 MOSFET
亚阈值电流的应用
亚域区的利用： VGS比VT小，存在Idsub,，可认为器件导通 与正常导通相比，ID小，功耗小。 亚域区内栅压变， Idsub变，可实现放大 低压低功耗电路中可以使器件工作在亚阈区。
利用亚阈特性进行微弱信号放大的应用研究正得到越来 越大的重视
速度快、面积小、功耗低
2019/5/26
4.3 MOSFET
迁移率变化
沟道中的电场 由VDS形成的沿沟道方向的电场分量 由VG形成的与沟道垂直方向的电场分量 对载流子迁移率的影响，随着电场的增强，变得都不可忽略
2019/5/26
4.3 MOSFET 迁移率变化:纵向电场的影响(1)
——沟道长度调制效应
ID
1 L
漏源电流 ID '
4.3 MOSFET 迁移率变化:速度饱和效应
VGS－VT<0：弱反型区，ID与VGS指数关系(较小)， gm与VGS指数关系 VGS－VT>0(较小)：强反型区，器件易发生夹断饱和，
ID与VGS 平方关系，中电流， gm与VGS线性关系 VGS－VT>0(很大)：器件很难发生夹断饱和，易发生速度饱和，
2019/5/26
VTN
|
Q'SD max Cox
|
VFB＋2
fp
4.3 MOSFET VT随W的变化:表面电荷
理想模型(适用宽沟道）： 受VGS控制的表面总电荷｜Q｜B eNa xdTWL 单位面积的表面电荷｜QBma｜x eNa xdT
若栅边缘处耗尽层的扩展相等，均为耗 尽层最大厚度XdT，则两侧为1/4圆
2019/5/26
4.3 MOSFET
亚阈值电流的应用
亚域区的利用： VGS比VT小，存在Idsub,，可认为器件导通 与正常导通相比，ID小，功耗小。 亚域区内栅压变， Idsub变，可实现放大 低压低功耗电路中可以使器件工作在亚阈区。
利用亚阈特性进行微弱信号放大的应用研究正得到越来 越大的重视
速度快、面积小、功耗低
2019/5/26
4.3 MOSFET
迁移率变化
沟道中的电场 由VDS形成的沿沟道方向的电场分量 由VG形成的与沟道垂直方向的电场分量 对载流子迁移率的影响，随着电场的增强，变得都不可忽略
2019/5/26
4.3 MOSFET 迁移率变化:纵向电场的影响(1)
——沟道长度调制效应
ID
1 L
漏源电流 ID '
半导体器件物理II必背公式+考点摘要
半二复习笔记1.1MOS结构1.费米势：禁带中心能级(EFi）与费米能级(EF)之差的电势表示2.表面势:半导体表面电势与体内电势之差,体内EFi和表面EFi之差的电势表示3.金半功函数差4.P沟道阈值电压注意faifn是个负值1。
3 MOS原理1.MOSFET非饱和区IV公式2。
跨导定义：VDS一定时，漏电流ID随VGS变化率，反映了VGS 对ID 的控制能力3. 提高饱和区跨导途径4.衬底偏置电压VSB>0，其影响5。
背栅定义：衬底能起到栅极的作用.VSB变化，使耗尽层宽度变化,耗尽层电荷变化;若VGS不变，则反型沟道电荷变化，漏电流变化1.4 频率特性1. MOSFET频率限制因素：①沟道载流子的沟道运输时间（通常不是主要的限制因素)②栅电容充放电需要时间2。
截止频率：器件电流增益为1时的频率高频等效模型如下:栅极总电容CG看题目所给条件。
若为理想，CgdT为0,CgsT约等于Cox，即CG=Cox；非理想情况即栅源、栅漏之间有交叠,产生寄生电容:①CgdT的L为交叠部分长度②CgsT的L为L+交叠部分长度(CgsT=Cgs+Cgsp）.3。
提高截止频率途径1。
5 CMOS1。
开关特性2。
闩锁效应过程2.1 非理想效应1。
MOSFET亚阈特性①亚阈值电流：弱反型态：势垒较低→电子有一定几率越过势垒→形成亚阈值电流②关系式:③注：若VDS〉4（kT/e），最后括号部分≈1，IDsub近似与VDS无关④亚阈值摆幅S：漏电流减小一个数量级所需的栅压变化量，S是量化MOS管能否随栅压快速关断的参数。
⑤快速关断：电流降低到Ioff所需VGS变化量小.因此S越小越好⑥亚阈特性的影响：开关特性变差:VGS=0时不能理想关断；静态功耗增加⑦措施：提高关断/待机状态下器件的阈值电压VT（如通过衬底和源之间加反偏压，使VT增加）、减小亚阈值摆幅2。
沟长调制效应（VDS↑⇒ID↑）①机理理想长沟:L`≈L,导电沟道区的等效电阻近似不变，饱和区电流饱和；实际器件(短沟)：L` 〈L ，导电沟道区的等效电阻减小,ID增加,②夹断区长度③修正后的漏源电流④影响因素衬底掺杂浓度N 越小⇒ΔL的绝对值越大⇒沟道长度调制效应越显著；沟道长度L越小⇒ΔL的相对值越大⇒沟道长度调制效应越显著3. 迁移率变化①概念：MOSFET载流子的迁移率理想情况下：近似为常数；实际受沟道内电场的影响，迁移率非常数。
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
器件放大应用，一般工作在饱和区。原因？
VGS一定时，饱和区跨导>线性区跨导
2014-12-24
4.1 MOSFET
饱和区（ VDS VDS ( sat ) ) W nCox ID (VGS VT ) 2 2L
跨导:提高途径
W nCox VGS VT g ms (VGS VT ) L 与VDS 无关
加栅压VGS>VTP, 沟道关闭
4.1 MOSFET
四种类型MOS晶体管的电路符号
MOSFET分类（4）
n沟、p沟的箭头：衬底与沟道之间可形成的场感应pn结的正偏方向 耗尽型：代表沟道区的线为实线，即VGS=0时已存在沟道 增强型：代表沟道区的线为虚线，即VGS=0时不存在沟道
4.1 MOSFET
Q`n(x)=COX(VGX-VT)沿X方向“缓
变” 面电荷密度另一种表示 Q`n(x)=en(x)h(x) 式中h(x)为X处导电沟道的厚度
2014-12-24
4.1 MOSFET
欧姆定律：dVx=IDdR(x), 根据定义Q`n(x)=en(x)h(x)，
I-V特性定量分析
dR( x) ( x)
VGS>VT：半导体表面形成强反型层，导电沟道形成，器件导通
MOSFET的阈值电压VT：表面刚刚产生沟道所需的栅源电压 沟道内可动电荷Qn，面电荷密度Q`n=COX(VGS-VT)：
只有VGS大于>VT，表面才产生导电沟道，根据电容电压电荷关系得Q`n
2014-12-24
4.1 MOSFET
场效应器件物理
西安电子科技大学
XIDIDIAN UNIVERSITY
第四章 MOS场效应晶体管
MOSFET结构和基本工作原SFET
结构
MOSFET: Metal-Oxide-Semiconductor field-effect transistor
MOS器件：四端器件，G、S、D、B
dVx dVx ID W nCox (VGS -VT -Vx ) dR( x) dx
ID
L
0
I D dx
VDS
(
0
)dVx
W nCox 2 [2(VGS VT )VDS VDS ] 2L
4.1 MOSFET
漏源电流强度
I-V特性:沟道电流
ID
W nCox 2 [2(VGS VT )VDS VDS ] 2L
μ和VT的测试提取方法
基于饱和区 I D ~ VGS 特性
I D ( sat )
高场下迁移率随 电场上升而下降
WnCox (VGS VT ) 2L
n沟增强型 n沟耗尽型
存在亚阈值电流
W nCoxVDS n L 横轴截距 VT 斜率
2014-12-24
WnCox n 2L 横轴截距 VT 斜率
工艺参数
同一个IC中，不同晶体管的COX以及VT相同，控制不同MOS器件 沟道的W/L可控制电流大小。 L最小值取决于工艺水平.
在工作电压范围内，适当提高器件偏置电压VGS
2014-12-24
4.1 MOSFET
基于线性区 I D ~ VGS 特性
ID WnCox (VGS VT )VDS L
ID
跨导:表达式
非饱和区（含线性区， 0 VDS VDS ( sat ) ) W nCox 2 [2(VGS VT )VDS VDS ] 2L VDS W nCox VDS L 与VGS 无关
I D gm VGS
g mL
VD S 常数
饱和区（ VDS VDS ( sat ) ) W nCox ID (VGS VT ) 2 2L VGS VT W nCox g ms (VGS VT ) L 与VDS 无关
4.1 MOSFET
跨导：VDS一定时，漏电流随VGS变化率：
跨导:模型
I D gm VGS
VD S 常数
又称晶体管增益: 表征FET放大能力的重要参数，反映 了VGS 对 ID 的控制能力 单位 S(西门子)，一般为几毫西 (mS)
2014-12-24
4.1 MOSFET
一般情况下，VBS=0，则成为三端器件 与JFET相比：
控制栅为MOS结构
源、漏掺杂与类型与衬底相反 简单看作：MOS电容和两个背靠背PN结构成
2014-12-24 XIDIAN UNIVERSITY
4.1 MOSFET
结构
MOS电容：外加VG， 氧化层下方半导体表面形成强反型层，连接SD区 强反型层------MOSFET的导电沟道 VDS在沟道上产生电场，载流子从源漂移到漏，被漏极收集形成ID 重要参数： 沟道长度L：栅氧下方源漏之间半导体的长度.
n沟增强型MOSFET器件源漏ID-VDS特性曲线簇 VGS不同，ID随VDS变化物理过程与上述分析相同，曲线变化趋势也相同 VGS的影响： 非饱和区：VGS增大，Q`n=COX(VGS-VT)增大，所以对同一VDS，ID增大 饱和点：VDS(sat)= VGS-VT，VGS增大，VDS(sat)也增大。 饱和区：VGS增大， Q`n=COX(VGS-VT)增大，饱和电流也增大
I-V定性分析
n沟增强型
偏置特点：
VBS=0, 源衬短接；VGS>VT ,沟道形成； VDS≥0，形成漏极电流ID，造成沟厚不等厚：
VDS≥0→沟道中从源到漏电位不断增大
→沟道上一点X， VXS， X从S往D移动，VXS↑,VGX(=VGS-VXS) ↓ →VGX>VT, X点处才形成沟道,反型层可动电荷Q`n(x)=COX(VGX-VT)， → X从S往D移动， Q`n(x)不断↓，源端Q`n(0)最大，漏端Q`n(L)最小
I-V特性:线性区与饱和区
WnCox 2 [2(VGS VT )VDS VDS ] 2L
I D ( sat ) 若VDS WnCox (VGS VT )2 与VDS 无关 2L VGS－VT，处于饱和区
2014-12-24
4.1 MOSFET
I-V特性:提高器件ID驱动能力的途径
4.1 MOSFET
I-V转移特性
转移特性曲线： VDS 为>0的某常数时，ID随VGS的变化曲线
VGS增大， Q`n=COX(VGS-VT)增大，饱和电流也增大
VGS
NMOSFET
PMOSFET
4.1 MOSFET
增强型NMOS
I-V输出特性
耗尽型NMOS
增强型PMOS
耗尽型PMOS
4.1 MOSFET
p型衬底、n型沟道MOSFET
I-V特性定量分析
VGS VT
VDS 0
0
ID 0
VBS 0
4.1 MOSFET
沟道电流沿水平方向（X方向），栅与
I-V特性:基本假设
沟道之间电流=0
沟道电流为多子漂移电流，载流子迁移 率为常数 缓变沟道近似（长沟器件），即垂直于 沟道方向上的电场变化远大于平行于沟 道方向上的电场变化，EX为常数 沟道中可动面电荷密度
每种器件只有一种载流子参与导电——单极性器件
2014-12-24
4.1 MOSFET
0栅压是否存在反型沟道分：
MOSFET分类(2)
n沟增强型MOSFET
n沟耗尽型MOSFET
零栅压时不存在反型沟道， VTN>0， 加栅压VGS>VTN, 沟道开启
零栅压时已存在反型沟道， VTN<0 加栅压VGS<VTN, 沟道关闭
2014-12-24
4.1 MOSFET
I-V特性定性分析
击穿区： VDS再继续↑ →漏极和衬底之间PN结反偏电压过大 →导致pn结耗尽层内发生雪崩击穿，ID急剧增大，进入击穿区， →此时电压为BVDS 输出特性曲线：VGS>VT的某常数时，ID随VDS的变化曲线
4.1 MOSFET
I-V特性定性分析
漏端反型层电荷密度 0 漏端沟道刚好消失 器件预夹断， VDS VDS ( sat ) , I D I D ( sat ) VDS ( sat ) VGS VT
沟道夹断点X： 反型层电荷密度刚好≈0→VGX=VT, → VGS-VXS=VT
→ VXS=VGS-VT=VDS(sat)
思考：不进行专门的N型掺杂，能否形成耗尽型NMOS？
2014-12-24
4.1 MOSFET
MOSFET分类(3)
p沟增强型MOSFET
p沟耗尽型MOSFET
零栅压时不存在反型沟道
零栅压时存在反型沟道
VTP<0
加栅压VGS<VTP, 沟道开启
2014-12-24
VTP>0
dR( x)
dx 1 dx Wh ( x) en( x) Wh ( x)
1 dx dx ' en( x) Wh ( x) WQ n ( x)
根据MOS结构Q`n(x)=COX(VGX-VT)
dR( x) dx dx ' WQ n ( x) WC ox (VGX VT )
(VGS VT )VDS ,VDS VGS VT 1 2 I D [(VGS VT )VDS VDS ] 2 (VGS VT ) 2，VDS VGS－VT 2 Wn COX 100 ） （ 111 ）， Qox 优选晶面（ 表面 L 表面平整度 材料参数 W s W I D Ltox L 设计参数 tox