一种C波段小步进捷变频频率综合器的设计
一种新颖的捷变频频率合成器设计
２ １ 年 １ 月 ０１ ２
电讯技术
Ｔ ｌｃ ｍｍｕ ｉａｉｎ Ｅ ｇｎ ｅｉ ｇ ｅｅ ｏ ｎｃ ｔ ｎ ｉｅ ｒ ｏ ｎ
Ｖｏ ． Ｎｏ． ２ １５１ １ Ｄｅ ｃ．２ １ ０ｌ
文 章编 号 ：０ １ ９ Ｘ（０ １ １ —０ ０ —０ １０ —８３ ２ １ ）２ １５ ４
分析 了关键 指标 和技 术难 点 ， 出 了解 决措施 。该 频 率 合成 器 实测 结果 满 足 指标 要 求 ， 有 工程 应 给 具
用价 值 。
关键 词 ： 率合 成 器 ； 变频 ； 频 捷 直接数 字频 率合 成 器 中图分 类号 ：Ｎ ４ Ｔ ７ 文献 标识 码 ： ｄ ｉ１ ．９９ ｊｉ ｎ １０ —８ ３ ．０ １ １ ．２ Ａ ｏ：０ ３ ６ ／ ． ｓ ．０ １ ９ ｘ ２ ， 字 频 率合 成 器 的基 本 设 计 方法 主要 分 数 为 两大 类 ， 即基 于锁 相 环 （Ｌ ） 间接 频 率 合 成 和 ＰＬ 的
工程 上需 要一 种工 作 在 Ｃ频段 的频 率 合 成 器 ，
要求 实现 优于 ３ ｓ 的捷 变 频 指 标 ，Ｌ Ｐ Ｌ方 案 不 能 满
基于直接数字频率合成器（ Ｄ ） Ｄ Ｓ 的直接频 率合成 。 随着 电子技 术 的 日益 发 展 ， 有 高集 成 度 的新 器 件 具 不断推出， 使得 基 于 ＰＬ的频 率合 成设 计愈 加简便 ， Ｌ 有利于小型化通用化设计 ， 其主要技术指标优 良， 已 经成 为主流设 计 方 法 。但 是 ， 由于 ＰＬ 自身 的 固有 Ｌ 特性 ， 作为 一个 相位 负反 馈 系统 ， 身是 一个 惰性 环 本 节 ， 锁定 时 间较长 （ 常是几 十微 秒 至几 百微秒 ） 其 通 ， 无 法应 用 于对 跳 频 时 间 要 求 高 的场 合 。 而 Ｄ Ｓ在 Ｄ 频 率 转换 时 间上有 明显优 势 （ 秒 量级 ） 且 具 有 频 纳 ， 率 分辨 率极 高 的特 点 ， 常 有 利 于 实 现 细 步进 捷 变 非
一种C频段上变频器的设计与实现
ｒ ｌｅ ． ｉａｙ ｔｅｔ ｔｅｕｓａ ｉｅ，ｕｈａ ｓｕ ｏ ｓ ｅ ｃｏ ７ Ｂ ５ ５ＭＨｚｉ ｂ ｎ）ｐ ａｅ ｏｓ ８ Ｂ ／ ｅ ｉ ｄ Ｆｎｌ ，ｈ ｓｒｓ ｔ ｒ ｇ ｎ ｓｃ ｓｐ ｒ ｕ ｊ ｔ ｎ一 ０ｄ ｃ（ ａｚ ｌ ｅ ｌ ｅ ｖ ｉ ｒ ｅｉ ８ ａｄ， ｈ ｉ ｎ ｓ ｎ ｅ一 ９ｄ ｃＨｚ＠ １ｋ ０ Ｈｚ
技 术 论 坛
７２ Biblioteka 计 算 机 与 阏 络 创 薪 生 活
一
种 Ｃ频段上变频器 的设计 与实现
苏 鹏
（ 中国 电子 科技 集 团公 司第五 十四研 究所 河北 石 家庄 ００ ８ ） ５０ １
【 要】 摘 阐述 了一种 Ｃ频段卫星通信上变频器的实现方案 ， 对低 杂散和低相位噪 声输 出以及 小步进这 ３个难点， 用优 针 采 化频率配置以及 选用高抑制度的滤波器实现 变频 器的低杂散输 出； 采用 Ｄ ＋多环锁相 方案 实现低相位噪声、 ＤＳ 小步进输 出。最 后给 出测试结果 ， 杂散抑制 一 ０ｄ ｃ５ ５ＭＨｚ 内）相位噪声为 一 ９ｄ ｃＨｚ １ Ｈｚ 频率步进 １０Ｈｚ 验证 了该方案的可 ７ Ｂ （ ８ 带 ， ８ Ｂ ／ ＠ ０ｋ ， ０ ，
行 性
【 关键 词 】 卫 星通 信 Ｃ 频段 上 变频 器
中 图分 类 号 ： Ｔ ７ ３ 文献 标 识 码 ： Ａ 文 章 编 号 ： ０ ８ １３ （０２ １— ２ ３ Ｎ７ １ ０ — ７９ ２ １ ）２ ７ —
Ｄｅ ｉ ｎ ａ ｄ Ｉ ｐ ｅ ｅ ｔ ｔｏ ｆＣ－ ｎ ｎ ｅ ｔ ｒ ｓｇ ｎ ｍ ｌｍ ｎ ａ ｉ ｎ ｏ Ｂａ ｄ Ｕｐ Ｃｏ ｖ ｒ ｅ
③ 频 率步 进 ：０ 。 １０Ｈｚ
C频段小步进低相噪频率合成器的设计与实现
二、主要电路设计 （ 一） 大步进环电路实现。大步进环采用 HITTITE 公司 的集成锁相电路 HMC440 实 现，体 积 较 小，相 位 噪 声 极 低。 由于其最高工作频率为 2． 8GHz，因而在环路内部又加入了 ÷ 2 前置分频器。VCO 选用十三所定制的宽带低相噪压控振 荡器，结合 VCO 的指标特性，所选用的环路参数形式及参数 值，通过 PLL 仿真系统的仿真（ 仿真频率 4000MHz，鉴相频率 100MHz，VCO 调谐斜率为 160MHz / V） ，得到大步进输出相位 噪声曲线图如图 2 所示。由图 2 中可看到，在 10kHz 处相噪 仿真出来的指标约为 － 117dBc / Hz。 （ 二） 频移环电路实现。频移环鉴相器采用 ADI 公司大 规模集成电路 ADF4106 实现，该器件主要特点是集成度高， 体 积 小 ，功 耗 低 ，本 底 相 位 噪 声 非 常 低 。 频 移 环 鉴 相 频 率 为 25MHz ～ 45MHz，此时鉴相器的相噪指标为 － 159dBc / Hz，由 于测得 DDS 输 出 信 号 最 终 相 噪 指 标 约 为 － 131dBc / Hz，因 此相噪指标计算应取 － 131dBc / Hz，单纯以鉴相器计算，输
C 频段小步进低相噪频率合成器的设计与实现
□冯占群 李青平
【摘 要】本文介绍了 C 频段小步进低相噪频率合成器的设计与实现。在研制中通过采用混频式锁相环方案，大大降低了环 内分频比，引入 DDS 激励 PLL 设计理念，选用低噪声器件，以及采用 D / A 预置方式引导捕获电路，从而实现了低相 噪、低杂散、小步进等指标。并通过对频率合成器的指标分析，阐述了在混频式锁相环方案各部分的工作原理及在设 计过程中需要注意的一些问题。
这是一款应用于 C 频段的频率合成器，其难点在于工作 频带宽，相位噪 声 低，频 率 步 进 小 三 者 同 时 兼 顾。 此 款 频 率 合成器不仅要求非常低的相位噪声，而且同时实现 100Hz 的 小步进，正是其难点的关键所在。
C波段多功能、小型化、低成本频率综合器的设计与实现
２０ ０ ６年 １ ２月
文 章 编 号 ：ｏ ８ ８５ ‘０ ６ ０ 一ｏ Ｏ ０ ４ １¨ ～ ６ ２２ ０ ）４ ７ 一 ０ ０
火控 雷 达技 术
Ｃ波段 多功能 、 小型化 、 低成本频率综合 的设 计 与 实 现
糜 光 璞
（ 安 电 子 工 程 研 究 所 西 安 ７ ０ ０ ） 西 １ １０
外 ） 跳频时 间小 于 １ ｓ ； ／。 ａ
ｂ 提供用于测试与校准的Ｃ波段测试信号， ． 它可以从天线注入进行接收机、 信号处理机前端的检测。 要
求信 号为非线 性脉 冲调频 信号或 带有 多 卜 频率 的点频 连续 波信号 。 勒 Ｃ ．提供信 号处理 用 的 Ａ／ Ｄ采 样时钟 基准信 号 。 ｄ ．具备干扰 侦查 功能 ： 在雷达 的休 止期 内 ， 应能 够 由信处控制 改 变本振 频率 ， 进行 干扰侦 查 。
ｅ ｇ ｎ ｅ ｉ ｇ ｄ ｓｇ ｓ ｄ ｓ ｒ ｅ ｎ ｈ ｅ ｈ ｉａ ｐ ｃ ｆ ａ ｉ ｎ ｃ ｉ ｖ ｄ ｐ ａ ｔｃ ｌ ｒ ｉ ｅ ． ｎ ｉ ｅ ｒｎ ｅ ｉ ｎ ｉ ｅ ｃ ｉ ｄ ａ ｄ ｔ ｅ ｔ ｃ ｎ ｃ ｌｓ ｅ ｉ ｃ ｔｏ ｓａ ｈ ｅ ｅ ｒ ｃ ｉａ ｌ ａ ｅ ｇ ｖ ｎ ｂ ｉ ｙ
ｅ ．具备频 率设定 功 能 ； 根据 需要 ， 同的雷达 总站 设定 不 同的工 作频 率点 ， 相临 雷达 站的 频率根 据需 不 使
要错 能 ： 能够 与 信号处理 机进行 高速 通信 。 以便进 行频率 跳变 、 作模式 的切换 工
收 稿 日期 ：０ ６ ０ — ２ ２０— ７ ５
【 要】 介 绍 某 雷达 多功 能 、 摘 小型化 、 低成 本 频 率综合 嚣 的设计 与 工程 实现 ， 对如何 实现 既具 备 完善 的功 能 ， 又具 备低 成本 、 小型化 特点 的频 率合成 器提 出了相 关的设 计思路 。 并结合 实际 ， 明 说
某机载抗振捷变频频综器设计
收/发技术某机载抗振捷变频频综器设计3高玉良,王 新,张 路(空军雷达学院信息对抗系, 武汉430019)【摘要】 设计了1种用于某机载电子设备上的捷变频频率综合器。
该合成器采用快捕、隔振技术以及数字锁相和谐波混频技术,在很小的体积内实现了合成器的低相噪、捷变频和抗振等性能指标。
测试结果为:输出频率Ku 波段,带宽480M Hz,跳频点数49点,相噪优于-96d B c /Hz/1kHz,杂波抑制优于-70d Bc ,捷变频时间小于50μs 。
【关键词】 Ku 波段;数字锁相环;捷变频;隔振中图分类号:T N74 文献标识码:AD esig n of a A i r born e Fr equency Agility Syn thesi zerG AO Y u 2liang,WA NG Xin,ZHANG Lu(Depart m ent of I nf or m ati on Counte r m ea sur e s,AFRA , W uhan 430019,China )【Abstra c t 】 A frequency agility s ynthesizer t o be us ed in s o m e airborne e lec tron i c equip m ents ha s been de signed in this pa 2pe r .Fast capture and vibrati on 2is o l a ti on technol og y are adopted,pha s e l ocki ng and har monic s m ixing are co m bined to i mplementthe synthesizer .The synthesize r fea t ures s m all size ,l ow phase noise and little frequency hopp ing ti m e .The testing re s ults sho w that phase noise is bett e r than -96d Bc /Hz /1k Hz and the s puri ous out put is bel ow -70d B c in the K u band,the band width is 480MHz,frequency h opping nu mber is 49and the ti me of frequency hopp ing is l e ss than 50μs .【Key word s 】Ku band;DPLL;frequency agility;vibra ti on 2is o l a tion0 引 言捷变频频综器是为给某机载电子设备提供高性能的多路全相参、低相噪的中频、本振信号及一本振、发射激励信号,由于受运载平台空间、有效载荷和运动性能的限制,该频综器系统不但有输出信号路数多、性能指标高的特点,而且要求系统体积小,重量轻以及抗振动冲击能力强。
C波段频率合成器的设计
ｃ波段这样 的频率 比较高 的应用 中，与一般 锁相环相
特别是 电子通信系统对频率合成器 的要求变得越来越
比，利用混频环的频率合成器 的相位 噪声特性就会得
到明显提高 。
高， 主要表现在高频率 、 低杂散 、 低相噪、 转换速度快 、 频
段宽等方面 。由于工作频率的提高 ， 如采用单环式 的频 率合成方式 ， 势必会加大分频 比， 造成相位噪声严重恶
它 由两个锁相环组成 。主环是一个混频 锁相输 出
２ 设 计 原 理
通过对混频环 原理的分析可 以看出 ，采用混频环
收稿 日 ：０ ７ ０— ６ 期 ２ ０ — １ １
环， 工作在 ６～ ． 步进间隔 ３ Ｈ 。副环是一个单频 ６ Ｇ， ６ Ｍ ｚ
维普资讯
由÷ Ｒ和 ÷ Ｎ分频器引入 的相位噪声 ，
，， 为倍频 ，
器及混频器引入的相位噪声 ， 、 分别为鉴相器和环 路滤波器引入 的噪声电压 。 应用叠加原理 ， 可以得到输出
端信号相位噪声与各噪声源的关系 ：
图 １ ～ ． Ｈ 频 率合成器组成框图 ６ ６ Ｇ ６ ＝｛ ｓ（ ） ） Ｎ ＋ Ｍ＋ 一
C波段宽带上变频器的集成化设计
（ ． ８Ｒｅｅ ｒ ｈＩ ｓ ｔ ｔ ｏ ＥＴ Ｎｏ ３ ｓａ ｃ ｎ ｔ ｕｅ ｆ Ｃ Ｃ，Ｈｅ ｅ ２ ０ ８ ， ｈ ｎ ） ｉ ｆ ｉ ３ ０ ８ Ｃ ｉａ
Ａｂ ｔａ ｔ： Ｉ ｈｉ ａ ｒａ ｎｔ ｇｒ ｔ ｄ Ｃ— ａ ｏａ ａ — ｏｎ ｒｅ ｓｒ ａｉｅ ｓｒｃ ｎ ｔ ｓ ｐ ｐｅ ｎ ｉ ｅ ａ ｅ ｂ ｎｄ ｂｒ ｄｂ ｎｄ ｕｐ ｃ ｖｅ ｔ ｒｉ ｅ ｌｚ ｄ． Ｔｈｅｌ ｖ ｌｏｆｉ ｅ ｒ ｔｏｎ ｅ ｅ ｎｔ ｇ ａ ｉ ｉ ｍ ｐ ｏ ｅ ｅ ｔｃ ｌｔ ａ ｉｉ ｓ ｉ ｒ ｖ ｄ ｂｙ ｖ ｒ ｉａ ｒ ｎｓｔｏｎ． Ｔｈｅ ｖｅ ｔｃ ｌ ｒ ｎｓｔｏ ｉ ｓｍ ｕｌｔ ｄ ｂｙ ｃ ｒｉ ａ ｔａ ｉｉｎ ｓ ｉ ａ ｅ ｏｍ ｍ ｅ ｃａ ｓ ｔ ａ ｅ ｒ ｉｌ ｏｆｗ ｒ Ｈ ＦＳＳ． Ｔ ｈ ｅ
微波 集成 电路 （ＤＭＩ 可 以很 大 程 度地 提 高 电路 ３ Ｃ）
１ 引 言
在雷达 、 导航 、 信 和 其 他 系 统 中 ， 常 需 要 通 常
将 低频 信 号 变 换 为微 波 信 号 ， 成 这 一 频 率 变 换 完 的设备 主 要有 上 变 频 器 。上 变 频 器 是 发 射链 路 中
（ 国 电子 科 技 集 团 公 司 第 三 十 八 研 究 所 ， 徽 合肥 ２ ０ ８ ） 中 安 ３ ０ ８
摘 要 ：介 绍 了一 种 ｃ 波段 宽 带 上 变频 器 的 集 成 化 设 计 。利 用垂 直过 渡 的 形 式 提 高 了模 块 的 集 成 度 。 用 ＨＦ Ｓ对 垂 直 过 渡 进 行 了仿 真 ， 果 表 明在 整 个 ｃ波 段 内 ， 入 、 出驻 波 小 于 １ Ｏ 。上 变频 器 采 用 上 、 Ｓ 结 输 输 ．７
C波段微波锁相环频率合成器的设计与仿真
C波段微波锁相环频率合成器的设计与仿真张瑞成;李玉红【摘要】With the development of high frequency technology, microwave energy transmission systems are often used in higher frequency.In order to rectifying antenna can get high output voltage,reducing the system volume and reducing the cost of the device,a C-band microwave phase-locked loop frequency synthesizer is designed.Through to ADF4106 as a core circuit,choose suitable pressure controlled oscillator chip,determine Phase discrimination frequency,frequency division coefficient,loop filter structure and parameters,and the phase lock loop(PLL)is simulated,the related loop parameters and algorithms for computing results are basically the same.The system has a very high operating frequency, omitted many of the frequency doubling of the high frequency system,simplifying the structure of the system and reducing the cost of the device.%随着高频技术的发展,微波能量传输系统中常采用更高的频率,为了整流天线能得到高输出电压,并且减小系统体积,降低装置成本,设计了一种C波段微波微波锁相环频率合成器.通过以ADF4106作为核心电路,选用合适的压控振荡器芯片,确定鉴相频率、分频系数,并且详细分析了环路滤波器结构及其参数,并利用仿真软件对锁相环仿真,得到的仿真参数与计算结果基本一致.该系统具有极高的工作频率,省略了许多高频系统中的倍频部分,简化了系统的结构,降低了装置的成本.【期刊名称】《电子测试》【年(卷),期】2016(000)019【总页数】4页(P3-6)【关键词】C波段;锁相环;频率合成;ADF4106【作者】张瑞成;李玉红【作者单位】华北理工大学电气工程学院,河北唐山,063009;华北理工大学电气工程学院,河北唐山,063009【正文语种】中文随着科学的不断发展，微波无线输能成为当前科学研究中一个既有难度，又相当热门的方向。
C波段宽带捷变频率综合器设计
C波段宽带捷变频率综合器设计
于某接收机项目，为收发模块提供C 波段中一定范围内小步进快速连续可变的跳频源信号。
由于DDS 芯片具有频率步进小，切换迅速的特点，成为捷变频率综合器的必然选择。
但是目前DDS 芯片的直接输出频率无法到达C 波段，需通过一定的频率合成方案实现，目前基于DDS 技术的频率合成方案主要有以下3 种。
1.1 DDS 直接激励PLL 方案
DDS 的输出作为锁相环电路的基准频率，PLL 电路锁相倍频得到输出频率。
利用DDS 的高分辨率实现小的频率步进来改变参考频率，同时PLL 的带通特性也能抑制部分DDS 的输出杂散。
这种方法具有高频率分辨率和低杂散的优点。
不过不足的是频率的切换时间由锁相环的环路滤波器的带宽决定，频率切换速度不够快。
1.2 DDS+PLL 环外混频合成方案
直接数字合成产生的信号，通过与锁相环PLL 环外混频将DDS 输出的频谱搬移到较高的频段。
这种方法保留了DDS 频率分辨率高和频率切换速度快的优点，同时将输出频率扩展到更高频段，PLL 只产生固定频点，相位噪声低。
其缺点是：1、DDS 产生的近端杂散会通过混频过程而搬移到输出频段内，较难滤除。
混频器的引入也可能产生其他非线性杂散。
2、DDS 的直接输出频谱只是相当于发生了搬移，输出频率的带宽仍然等于DDS 的直接输出带宽，DDS 直接输出带宽相对较窄，该方法不能扩展频段，当所需输出带宽超过DDS 输出带宽范围时无法利用该方法实现。
一种C频段频率合成器的设计与实现
国 讥 技 ２６ 第 期 ０ 年 ４ ０
文章 编号 ：０ １— ９ Ｘ（ ０ ６）４— １５— ４ １０ ８ ３ ２ ０ ０ ０ １ ０
ＲＳＡＣ ＥＥＲＨ＆ＤＶＬ 与 发 ＥＥｏ］开 研ＭＮ ＰＥＴ 究
一
种 Ｃ频段频率合成器的设计 与实现
中 的 Ｒ 、 ： 、 、 及 Ⅳ３ 固定 分 频 次数 － ｌ ．Ｒ 、 为 ， 、 Ⅳ
简单 较 简单 简单
Ⅳ 为可变分频次数 。 ２
图 １ Ｃ频段频率合成 器方案框图
Ｋｅ ｒ ｓ ｆ ｑ ｅ ｃ ｙ ｔ ｅ ｉｅ ；Ｐ Ｌ；Ｄ ｙ ｗｏ ｄ ： ｅ ｕ ｎ ｙ ｓ ｎ ｈ ｓ ｒ Ｌ ｒ ｚ ＤＳ； ｅ ｉｎ ｄ ｓｇ
表 １ 技 术指标
１ 引 言
随着微波电子技术 的发展 。 对频率合成器的技
工作频段
相对带宽
Ｃ频段
８ ％
术指标要求越来越高 ， 特别是对相位噪声和输出杂 散的要求 ， 因为杂散 和相 噪的好坏直接影响着系统 整体的性能指标。如在通信系统 中， 噪及杂散的 相 好坏直接影响误码率及选择性 ； 在雷达系统中， 相噪 影响动 目 标检测能力 。所 以频率合成器低相噪、 低
≥ 一８ Ｂ ／ ｚ １ Ｈｚ ５ｄ ｃ Ｈ ＠ ０ ｋ 。
≥ 一９ Ｂ ／ Ｉ＠ ｌ ０ ｋ ０ ｄ ｃ Ｉｚ ０ Ｈｚ
工作温度
一 ０ 一＋ ０ ２℃ ６℃
２ 技术指标
所设计 的频率合成器技术指标要求见表 １ 。
３ 方案介绍
３ １ 方案选 择 ．
频率合成方式大致可分为直接模拟合成 、 直接
ｔ ｅ ｌ ｅ ｓ ｌ ｓ ｐ—ｓｚ ｏｒａｉ ｍａｌ ｔ ｚ ｅ ｉ ｅ，ｈｇ ｐ ｃｒｍ ｕｉ ｎ ｗ ｐ ａ ｅｎ ｉｅ ／ａｌ ｈ ｅ ｔ ｓ ｌ ｒ ｉｅ ． ｉｈ ｓｅ ｔｕ ｐ ｒ ａ ｄ ｌ ｈ ｓ ｏｓ ．Ｆ ｎ ｉ ｔｅｔｓ ｕｔ ８ｅ ｇｖ ｎ ｙ ｔ ｏ ｙ ｅ ｒ ｓ
C波段超高速捷变频频率源研究的开题报告
C波段超高速捷变频频率源研究的开题报告题目：C波段超高速捷变频频率源研究一、研究背景和意义C波段是无线电通信中使用的频率范围之一，工作频段分别为4-8 GHz和8-12 GHz。
C波段频率资源丰富，可用于雷达、通信、导航和遥感等领域。
C波段应用的发展对超高速、宽带、高精度频率源提出了更高的要求。
目前，传统C波段频率源一般使用锁相环技术，但其输出频率精度受到VCO的调制线性度和环路滤波器的特性限制，对于要求高精度的应用有局限性，同时在快捷调频方面也有较大缺陷。
超高速、精度高、调频范围宽的捷变频频率源是未来C波段应用的重要发展方向。
本课题旨在研究C波段超高速捷变频频率源，提高其精度和稳定性，扩大其调频范围和应用领域，具有重要的理论研究和实际应用价值。
二、研究内容和技术路线1. 研究基于锁相环的超高速捷变频技术，探究其优化方法；2. 研究基于混频器的捷变频技术，优化其相位同步机制；3. 针对不同应用场景，设计不同捷变频方案；4. 进行模拟、仿真和实验验证，并对比分析优缺点；5. 对于开展实践应用，提高频率测量精度，进一步优化捷变频技术。
技术路线：1. 基于Matlab软件建立C波段捷变频模型，研究捷变频的基本工作原理；2. 分析和设计超高速、宽带、高精度的频率源电路，深入研究锁相环和混频器技术；3. 利用ADS软件进行模拟仿真，对比分析不同技术方案的性能；4. 制作捷变频电路模块，进行实验验证；5. 在实际应用中，提高测量的精度，进一步优化捷变频技术。
三、预期研究结果1. 设计出C波段高速捷变频频率源电路，并在实验中验证其性能；2. 深入研究锁相环和混频器技术，提出优化方法，提高捷变频技术的性能；3. 实现C波段超宽频带、高频度、高稳定性的捷变频技术；4. 在实际应用中，提高频率测量精度，进一步提高捷变频技术的可靠性和稳定性。
四、研究计划安排时间研究内容第1-2月研究C波段捷变频技术的基本工作原理和设计方案；第3-4月设计C波段高速捷变频频率源电路，并进行模拟仿真；第5-6月制作C波段高速捷变频频率源电路模块，并进行性能测试；第7-8月研究锁相环和混频器技术的优化方法；第9-10月进一步优化并测试C波段高速捷变频频率源电路；第11-12月开展实际应用，提高频率测量精度并优化捷变频技术。
一种捷变频宽带微波频率合成器的设计
ＤＵ Ｙｏ ｎｇ， ＬＩ Ｇｕａ ｎ ｇ ｃ ａ ｎ， ＬＩ ＡＯ Ｈａ ｉ ｑ ｉ ａ ｎ
（ Ｎ ｏ ． ５ Ｒ ｅ ｓ ｅ ａ ｒ ｃ ｈ Ｒ ｏ ｏ ｍ， Ｇ ｕ ｉ ｚ ｈ ｏ ｕ Ａ ｅ ｒ ｏ ｓ ｐ ａ ｃ ｅ Ｉ ｎ ｓ ｔ ｉ ｔ ｕ ｔ ｅ ｏ ｆ Ｍｅ ａ ｓ ｕ ｒ ｉ ｎ ｇ ａ ｎ ｄ Ｔ ｅ ｓ ｔ ｉ ｎ ｇ Ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ ， Ｇ ｕ ｉ ｙ ａ ｎ ｇ ５ ５ 率 的锁相 环电路 上 变频 ， 再通过 滤波 器组件输 出的频 率合成 方式 ， 实现 了频率 范围覆盖 ８—１ ２ Ｇ Ｈ ｚ 的宽带捷 变频频 率综合 器。采用该方案 实现的 宽带微 波频 率合成 器 ， 具 有 电路 结构 简洁、 频 率切换 时 间短 、 频 率分
捷 变频； 宽带； 频率合成器
Ｔ Ｎ ７ ４ 文献标 识码 Ａ 文章编号 １ ０ ０ ７— ７ ８ ２ ０ （ ２ ０ １ ７ ） ０ ７—１ ３ ３ —０ ４
中图分类号
Ｄｅ ｓ ｉ ｇ ｎ ｏ ｎ Ｆｒ ｅ ｑｕ ｅ ｎｃ ｙ—Ａ ｌ ｅ Ｗｉ ｄｅ Ｂａ ｎｄ Ｍｉ ｃ ｒ ｏ ｗａ ｖ ｅ Ｓ ｙ ｎｔ ｈ ｅ ｓ ｉ ｚ ｅ ｒ
一
种 捷 变 频 宽 带 微 波 频 率 合 成 器 的 设 计
杜 勇 ， 李光灿 ， 廖海黔
（ 贵州 航天计量测试技术研究所 ５室 ， 贵 州 贵阳 ５ ５ ０ ０ ０ ９ ）
摘
要
针 对 当前 多数宽带捷 变频频 率综合 器 电路 结构复杂 、 成本 高等缺点 ， 文中通过将 高参 考时钟 的 Ｄ Ｄ Ｓ倍频后
ａ 叶技 ２ ０ １ ７ 年 第３ ０ 卷 第 ７ 期
Ｅｌ ｅ ｃ ｔ ｒ ｏ ｎ ｉ ｃ Ｓ ｃ ｉ ． ＆Ｔ ｅ ｃ ｈ ． ／Ｊ ｕ １ ． １ ５． ２ ０ １ ７
基于DDS的Ka频段小步进捷变频频率综合器设计
基于DDS的Ka频段小步进捷变频频率综合器设计冯占群;李洪涛;宋旸【摘要】In communication,radar and electronic countermeasure systems,the frequency step and switch time of frequency synthesizer greatly affect the performance of the system.According to theoretical analysis and comparison on DDS and PLL,combining of their advantages,a detailed scheme of Ka-band frequency synthesizer with small frequency step and frequency agility is proposed using the AD Company's latest DDS-AD9914.The phase noise,spur rejection and frequency switch time of frequency synthesizer are analyzed in theory.The experimental results show that the frequency step of the proposed frequency synthesizer is down to 300 Hz,and its frequency switch time is less than 10 μs within the output frequency range of 24 GHz to 32 GHz.%在通信、雷达和电子对抗系统中,频率综合器的频率步进、换频时间对系统的指标有重要影响.基于对DDS和锁相合成方式的理论分析和比较,结合DDS与锁相合成方式的优点,通过使用AD公司的最新DDS产品AD9914和优化设计,提出一种Ka频段宽带小步进捷变频频率合成器的实现方案,对合成器的相位噪声、杂散抑制和换频时间指标进行了理论分析.结果表明,该频率综合器在24~32 GHz输出频率下,最小频率步进可以达到300 Hz,换频时间优于10 μs.【期刊名称】《无线电工程》【年(卷),期】2017(047)007【总页数】4页(P86-89)【关键词】频率合成;小步进;捷变频;直接数字频率合成;锁相环【作者】冯占群;李洪涛;宋旸【作者单位】中华通信系统有限责任公司河北分公司,河北石家庄 050081;中国电子科技集团公司第五十四研究所,河北石家庄 050081;北京无线电计量测试研究所,北京 100000【正文语种】中文【中图分类】TN743随着电子技术的发展，对作为现代电子设备和电子系统的基础，被誉为电子系统“心脏”的频率源性能提出了更高的要求[1]。
基于DDS的C波段宽带小步进低相噪频率源的设计与实现
基于DDS的C波段宽带小步进低相噪频率源的设计与实现邓迅;石玉;张钰英【期刊名称】《磁性材料及器件》【年(卷),期】2018(049)001【摘要】A C-band frequency source based on DDS has been designed in this article, with the reference generated by the DDS chip AD9912, which drives the PLL to synthesize the output frequency of C-band. In this design, DDS is chosen to meet the requirement of small frequency step, and the PLL is then to multiply the reference frequency generated by DDS to satisfy the need of output frequency. And by the combination of DDS and PLL, the requirement of wide band, small frequency step, low phase noise and low spur emission can be achieved at the same time. Through experiments and tests, this frequency source is able to synthesize the output frequency from 6.75 MHz to 7.75 GHz by the frequency step of 1 kHz, with the phase noise at ―95 dBc/Hz@10 kHz and spur emission at -70 dBc. Compared with traditional PLL, reaching the same level of frequency and small step, this frequency source is able to realize the requirement of wide band, better spur emission and phase noise performance.%设计一款基于直接数字频率合成(DDS)驱动的C波段频率源,该频率源使用AD9912 DDS芯片产生低频参考,通过驱动锁相环产生C波段的频率输出.其中,DDS作为驱动可以保证频率综合器足够细小的分辨率,锁相环作为可变次数倍频器可完成对参考频率的频率倍增,从而在C波段范围下同时实现宽频带、小步进、低相位噪声与低杂散的指标要求.通过实验与测试,该频率源可以1kHz为频率步进实现6.75~7.75GHz的频率输出范围,其相位噪声达到―95dBc/Hz@10kHz,杂散抑制度达到70dBc.即与典型的锁相环结构相比,在同样的频率步进与输出频率下,实现了宽频带,并获得了更好的杂散表现与相位噪声.【总页数】5页(P43-46,54)【作者】邓迅;石玉;张钰英【作者单位】电子科技大学微电子与固体电子学院,四川成都 610054;电子科技大学微电子与固体电子学院,四川成都 610054;电子科技大学微电子与固体电子学院,四川成都 610054【正文语种】中文【中图分类】TN74【相关文献】1.基于晶振倍频鉴相的C波段低相噪频率源设计 [J], 董洪新;邰战雄;李强;杨洋;朱中浩;宋烨曦;2.基于晶振倍频鉴相的C波段低相噪频率源设计 [J], 董洪新;邰战雄;李强;杨洋;朱中浩;宋烨曦3.基于DDS的低相噪频率合成器的设计与实现 [J], 卿剑4.一种C波段低相噪锁相频率源的研制 [J], 苗一新;曾瑞锋;杨磊;许庆5.基于DDS的低相噪频率综合源设计 [J], 谢仁宏;是湘全因版权原因，仅展示原文概要，查看原文内容请购买。
一种新颖的捷变频频率合成器设计
一种新颖的捷变频频率合成器设计王立生【摘要】提出了一种新颖的直接频率合成器方案,实现了优于3μs的捷变频指标.采用直接数字频率合成器(DDS)实现细步进跳频,通过切换混频本振、分段开关滤波、直接倍频方式拓展输出带宽.分析了关键指标和技术难点,给出了解决措施.该频率合成器实测结果满足指标要求,具有工程应用价值.【期刊名称】《电讯技术》【年(卷),期】2011(051)012【总页数】4页(P105-108)【关键词】频率合成器;捷变频;直接数字频率合成器【作者】王立生【作者单位】成都天奥电子股份有限公司,成都611731【正文语种】中文【中图分类】TN741 引言目前,数字频率合成器的基本设计方法主要分为两大类,即基于锁相环(PLL)的间接频率合成和基于直接数字频率合成器(DDS)的直接频率合成。
随着电子技术的日益发展,具有高集成度的新器件不断推出,使得基于PLL的频率合成设计愈加简便,有利于小型化通用化设计,其主要技术指标优良,已经成为主流设计方法。
但是,由于PLL自身的固有特性,作为一个相位负反馈系统,本身是一个惰性环节,其锁定时间较长(通常是几十微秒至几百微秒),无法应用于对跳频时间要求高的场合。
而DDS在频率转换时间上有明显优势(纳秒量级),且具有频率分辨率极高的特点,非常有利于实现细步进捷变频设计。
但DDS也有明显不足,输出频率较低、带宽较窄、杂散较丰富是主要缺点[1]。
工程上需要一种工作在C频段的频率合成器,要求实现优于3 μ s的捷变频指标,PLL方案不能满足跳频时间要求,只能采用基于DDS的直接合成设计方法。
考虑到DDS受限于器件自身特性无法实现高频率输出,且带宽较窄,因此设计思路的重点在于降低DDS输出信号频率,压缩DDS输出信号带宽,通过精心规划频率关系,在充分发挥DDS跳频时间上的优势的同时,实现低杂散指标要求。
2 主要技术指标和设计方法频率合成器主要技术指标如下:工作频段为C频段,信号带宽600 MHz,频率步进1MHz,跳频时间优于3 μ s,相位噪声优于-90 dBc/Hz@10 kHz,杂散抑制优于60 dBc,谐波抑制优于40 dBc,输出功率优于10 dBm。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Ｄｅ ｉ ｎ ｆＡ ｂａ ｄ Ｓ ａ ｌＳ ｅ Ａｇ ｌ ｅ ｕｅ ｙ Ｓ ｎｔ ｅ ｉ ｅ ｓｇ ｏ Ｃ－ ｎ ｍ ｌ ｔ ｐ ｉｅ Ｆｒ ｑ ｎｃ ｙ ｈ ｓｚ ｒ
１ 引 言
频 率 综合 器 作 为 现代 电子 系统 的心 脏 ， 决定 是
电子 系统性 能 的关 键 设 备 。随 着现 代 军 事 、 国防及
２ 系统 主 要指 标 与 方 案
２ １ 系统 主要指 标 ． 体积 ：０× ０×１ ｍ ５ ９ ６ｍ 输 出频 率 ：． ７ ３Ｇ ｚ ６ ７— ． Ｈ
火 控 雷 达 技 术
综合器 发展 的主 要趋势 。 小 数分 频锁 相环是 近年 来迅速 崛起 的一 项新技
频率 步进 ： ＭＨｚ或更 小 ） １ （
相位 噪声 ： 一 ０ｄ ｃ Ｈ ＠ １ Ｈ ≤ ９ Ｂ ／ ｚ ｋ ｚ 杂散抑 制 ： 一 ０ｄ ｃ ≤ ７ Ｂ 输 出功率 ： ０ ｄ ｍ ≥１ Ｂ 捷变 时间 ： ｓ ≤１ ２ ２ 系统 方案 与器件 选型 ．
第 ４ 卷 第 ２期 （ １ 总第 １０期 ） ６ ２１ ０ ２年 ６月
火 控 雷 达 技 术
Ｆ ｒ ｏ ｔ ｌＲａ ａ ｅ ｈ ｏ ｏ ｙ ｉｅ Ｃ ｎ ｒ ｄ ｒＴ ｃ ｎ ｌｇ ｏ
Ｖ １４ ｏ２ Ｓｒ ｓ ６ ） ｏ １Ｎ ． （ｅ ｅ ０ ． ｉ １
Ｊｎ ０ ２ ｕ ．２ １
Ａｂ ｔ ａ ｔ ｓｒ ｃ ：Ｄｅ ｅｏ ｍｅ ｔａ ｄ ｉ ｌｍｅ ｔ ｔ ｎ ｏ ｍａ ｌｓｅ ｖ ｌ ｐ ｎ ｎ ｍｐ ｅ ｎ ａ ｉ ｆａ ｓ ｌ ｔｐ，ｌｗ ｈ ｓ ｏｓ ｏ ｏ ｐ ａ ｅ ｎ ｉｅ，ｌｗ ｐ ｒ ｇｌ ｏ ｓ ｕ ，ａ ｉ ＰＬＬ ￣ｅ ｕ ｎ ｙ ｓ ｎ ｅ ｑ ｅ ｃ ｙ — ｔ ｅ ｉｅ ｒ ｒ ｓ ｎｅ ｈ ｓｚ ｒａ ｅ ｐ ｅ ｅ ｔｄ．Ｕｌ ａｏ ｐ ａ ｅ ｎｏｓ ＬＬ ｃ ｐ ｉ ｅｅ ｔ ｄ ｉ ｈ ｅ ｉｎ，ｕｓｎ ｅ ｉ ｌ＆ｅ ｕ ｎ ｙ ｄｉｉ ｅ ｏ ｔ ｌｗ ｈ ｓ ｉｅ Ｐ ｈｉ ｓｓ ｌｃｅ ｎ ｔ ｅ ｄ ｓｇ ｒ ｉ ｇ ｄ ｃｍａ ｑ ｅ ｅ ｖ ｄ ｒｔ ｉ ｍｐｌｍｅ ｔｓ ｌ ｔｐ，ａ ｓｎ ｉ — ａ ｇｏ ｅ ａｉ ｎ ｏ ｏ ｂｌ ｅ ｎ ｍａｌｓｅ ｎｄ ｕ ｉ ｇ ｐｎｇ ｐ ｎ ｐ ｒ ｔ ｆｄ ｕ ｅＰＬＬ ｏ ｒ ａｉｅ￣ｅ ｕｅ ｃ ｇｌ ｏ ｓｔ ｅ ｌｚ ｑ ｎ ｙａ ｉ ｅ．Ｔｈ ｅ ｈ ｉａ ｐ ｃ ｅ ｔｃ ｎ ｃ ｌｓ ｅ — ｉ ｃ ｔ ｎ ｉｅ ｐ ａ ｅ ｎ ｉｅ，ｓ ｕ ｏ ｓ ａ ｅ ｂ ｔ ｒａ ｈ ｅ ｅ ａｅ ｕ ｌ ｅ ｉ ｎ ｎ ｏ ｐ ｐ ｒ ｍｅｅ ｓ ｉ ｆ ａ ｉ ｓ ｌ ｈ ｓ ｏｓ ｏ ｋ ｐ ｒ ｕ ｒ ｅｔ ｃ ｉｖ ｄ ｂｙ ｃ ｒ ｆ ｌ ｄ ｓｇ ｉ ｇ ｌｏ ａ ａ ｔｒ ． ｉ ｅ ｙ Ｋｅ ｗｏｒ ：ｓ ｌ ｓｅ ｙ ｄｓ ｍａｌ ｔ ｐ；ｌｗ ｈ ｓ ｏ ｓ ｏ ｐ ａ ｅ ｎ ｉｅ；ｌｗ ｐ ｒｏ ｓ；￣ｅ ｕ ｎ ｙ ａ ｉ ｏ ｓ ｕ ｉｕ ｑ ｅ ｅ ｇｌ ｅ；Ｐ ＬＬ ￣ｅ ｕ ｎ ｙ ｓ ｎ ｈ ｓｚ ｒ ｑ ｅ ｃ ｙ ｔ ｅ ｉｅ
由以上指标 分 析 ， 系 统体 积 小 、 率 步 进 小 、 该 频
术 ， 具有 宽带 、 相位 噪声 、高分 辨率 等优 点 。随 它 低
着全 数字 ∑一△调 制器 技 术 的 日益 成熟 ， 大大 地抑
相位杂散指标高并要求频率捷变 ， 要满足业 的发展 ， 雷达 、 电子对 抗 、 制导 武器 、 移
动通信和电子测量仪器等电子系统对频率综合器提
出了越来越 高 的要求 。世 界各 国都非 常重视 频率综 合器 的研究 与应 用 ， 细步进 、 精 超低 相 噪 、 纯频谱 、 高 快速捷 变 和高输 出频段 的频 率综合 器 已经成 为频率
Ｙ ｕＦ ｂ ｏ Ｚ ａ ｇＣ ｕ ｒｎ ， ｕＴｅ ｎ ｏ ａａ ， ｈ ｎ ｈ ｎｏ ｇ Ｙ ｉ ｕ ｊ
（ ｉ ｎＥｅｔ ｎｃＥ ｇｎｅｉ ｅ ｒ ｓ ｔ ｅ Ｘ ｎ７ ０ ０ ） Ｘ ｌ ｒ ｉ ｎ ｉ ｒ ｇＲ ｓ ｃ Ｉ ｔｕ ， ｉ １ １０ ａ ｃｏ ｅ ｎ ａ ｈ ｎ ｉｔ ａ
本设计采用 双小数 分频锁 相环 “ 乒乓 ” 工作 的方 案， 系统方案 如图 １ 所示 ， 主要 由功分 器 、 小数 分频锁
制 了量化 噪声 ， 改善 了杂散 指标 ， 使得 小数分 频锁 相
环 的工程 应用成 为可 能 。
收 稿 日期 ：０ １—１ ２１ ２—２ ５
作者简介 ： 由法宝 ， ，９２年生 ， 男 １８ 助理工程师（ 硕士） 。研究方向为微 波频率源技术 。
一
种 Ｃ波段 小 步 进 捷 变 频频 率 综 合 器 的设 计
由法 宝 张春荣 余铁军
（ 西安 电子 工程研 究所 西安 ７ ００ ） １ １０
【 摘要】 本文介绍了一种小步进、 低相噪 、 低杂散、 捷变频锁相频率综合器的设计与 实现 ， 本设计选 用超 低相 噪锁 相环 芯 片 ， 采用 小数分 频 实现 小步进 ， 通过 双锁相 环 “ 乓 ” 乒 工作 实现捷 变频 ， 经过 对 环路参数的精心设计 ， 较好 的实现 了相位噪声、 杂散等技术指标。