嵌入式系统应用与开发
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
•PXA210采用225脚13*13MMAP封装， 具有16位总线
4.2 时钟和电源管理
时钟和电源管理控制每个模块的时 钟频率，管理不同工作方式的转换以优 化计算性能和电源消耗。
4.2.1 时钟管理
时钟系统包括五个主要时钟源：
•
32.768KHZ振荡器。
•
3.6864MHZ振荡器。
•
可程控频率的核PLL。
•串行通讯口： —USB从机模块，支持USB V1.1 —三个UART，每个均可有慢速红外接口功能： * 全功能UART，波特率可高至230kbps。 * Bluetooth UART，波特率可高至921Kbps。 * 标准UART，波特率可高至230kbps。 —高速红外（FIR）通讯口，基于4Mbps IrDA 标准，可直接与外部IrDA LED相连。 —同步串行规程控制器（SSPC），提供全双工同 步串行接口，位速率为7.2KHZ至1.84MHZ。 —I2C总线接口单元。
•多媒休通讯口： —AC97控制器，支持AC97 V2.0 Codec。 —I2S控制器，可串行连接至数字立体声的标准I2S Codec，支持普通的I2S和MSB调整的I2S格式。 —多媒体卡（MMC）控制器，提供与标准的存贮器 卡的串行接口，最高速率可达20Mbps。
封装
•PXA250采用256脚17*17MBGA封装， 32位总线内核
置为自我刷新）。 —支持多至六个静态存贮器器件（SRAM、
Flash、ROM或VLIO）。 —支持两个PCMCIA/CF卡插槽。
•时钟和电源控制器： —3.6864MHZ振荡器，具有核PLL和外围PLL，可产生各
工作频率。 —32.768KHZ振荡器可驱动实时时钟、电源管理器和中断
控制器。 —电源控制器可控制快速/运行、空闲和睡眠工作方式。 •DMA控制器： —具有16个有优先级的通道，可为内部外设和外部芯片
4）决定正常工作（RUN方式）所需的核频率。它的 值为存贮器频率的1、2或4倍。把该值（M）编 程入核时钟设置寄存器。
5）决定快速（TURBO）方式工作的核频率。它用于 从CACHE中运行程序的时候。该值应为RUN方式 时钟的1、1.5、2或3倍。把该值（N）编程入核 时钟设置寄存器。
6）按存贮器频率设置LCD控制器和存贮器控制器。
图5-1 应用处理机框图
PXA250的特性
•内核工作频率：100~400MHZ •系统存贮器接口：
—100MHZ SDRAM。 —4MB至256MB SDRAM存贮器。 —支持16、64、128、256Mbit DRAM技术。 —四个SDRAM区，每个支持64MB存贮器。 —时钟允许（1个CKE脚用于把整个SDRAM接口
嵌入式系统应用与开发
张睿 2004年2月
第四章 PXA250处理器介绍
PXA250和PXA210应用处பைடு நூலகம்机是第 一代基于INTEL的XScale微架构的集成 系统芯片（ISOC）设计处理机。它们 除了XScale微内核外，还集成了许多适 用于手持设备市场需要的外围设备。
4.1 PXA250结构和特性
表5-1 核PLL输出频率输出频率
4.2.2 复位
三种复位方式： 1、硬件复位 2、Watchdog复位 3、GPIO复位
1. 硬件复位
在nRESET脚上加低电平，将进入硬复位状态。这 时仅3.6864MHZ振荡器处于工作状态，停止内部时 钟，所有引脚处于复位状态，将丢失所有动态RAM 的内容，从nRESET_OUT输出低电平。在退出复位前， 所有电源必须稳定。在nRESET脚变为高时，退出硬 件复位，将： 1）等待3.6864MHZ振荡器和PLL时钟发生器稳定。 2）nRESET_OUT脚变高。 3）开始正常的启动步骤。软件应检查复位控制器状
Xscale PXA250是一种十分先进的嵌入 式处理器，采用XScale核心，频率为200～ 400MHz，加强了微处理器速度的管理，加 快了多媒体处理的速度，并支持802.11b及 蓝牙技术、USB接口，采用PBGA封装方式。 其主要针对下一代高性能的PDA市场，支持 视频流、MP3、无线互联网存取以及其他边 缘领先技术。
两倍于SDRAM频率，存贮器控制器中的SDRAM时钟 分频值应设为2。如SDRAM频率为99.5MHZ，则存贮 器频率等于SDRAM的频率。 3）按99.5MHZ(L=0x1B), 118.0MHZ(L=0x20), 132.7MHZ(L=0x24),147.5MHZ(L=0x28)或 165.9MHZ(L=0x2D)的最近值来取存贮器频率，并 把L编程入核时钟设置寄存器。该频率（或一半， 如SDRAM频率为两分频）为外部同步存贮器频率。
提供服务。 —采用描述器（Descriptor）允许命令链和循环结构。 —支持字、半字和字节数据传送。
•LCD控制器： —支持被动（DSTN）和主动（TFT）LCD显示。 —最大分辨率800*600*16。 —两个专用DMA通道允许LCD控制器支持单层或双
层显示。
•系统集成模块： —GPIO —中断控制器 。 —实时时钟（RTC） —OS定时器 —PWM
态寄存器（RCSR）以决定启动源。
2. Watchdog复位
在 软 件 没 阻 止 Watchdog 定 时 溢 出 的 发 生 时 ， 产 生 Watchdog 复 位 。 这 时 nRESET_OUT脚变低，除了RTC和部分时钟 电源管理器外，复位所有单元，也将丢失 动 态 RAM 的 内 容 。 在 经 过 约 18ms 后 退 出 Watchdog复位状态。
2. 时钟允许寄存器（CKEN）
3. 振荡器设置寄存器（OSCC）
位31~2：保留 位1：OON——32.768KHZ允许位（只能写入一次） 位0：OOK——32.768KHZ运行标志（只读）
PLL频率编程方法
1）决定最快的同步存贮器（SDRAM）的频率。 2）如果SDRAM频率小于99.5MHZ，则存贮器频率必须
•
95.85MHZ固定频率的外设PLL。
•
147.46MHZ固定频率的PLL。
图5-2 时钟管理器框图
时钟管理寄存器
表5-2 时钟管理器寄存器
1. 核时钟设置寄存器（CCCR）
位31~10： 保留； 位9~7：运行方式频率至快速方式频率倍因子N；
快速方式频率=运行方式频率*N； 位6~5：存贮器频率至运行方式频率倍因子M； 位4~0：晶振频率至存贮器频率倍因子L 。
4.2 时钟和电源管理
时钟和电源管理控制每个模块的时 钟频率，管理不同工作方式的转换以优 化计算性能和电源消耗。
4.2.1 时钟管理
时钟系统包括五个主要时钟源：
•
32.768KHZ振荡器。
•
3.6864MHZ振荡器。
•
可程控频率的核PLL。
•串行通讯口： —USB从机模块，支持USB V1.1 —三个UART，每个均可有慢速红外接口功能： * 全功能UART，波特率可高至230kbps。 * Bluetooth UART，波特率可高至921Kbps。 * 标准UART，波特率可高至230kbps。 —高速红外（FIR）通讯口，基于4Mbps IrDA 标准，可直接与外部IrDA LED相连。 —同步串行规程控制器（SSPC），提供全双工同 步串行接口，位速率为7.2KHZ至1.84MHZ。 —I2C总线接口单元。
•多媒休通讯口： —AC97控制器，支持AC97 V2.0 Codec。 —I2S控制器，可串行连接至数字立体声的标准I2S Codec，支持普通的I2S和MSB调整的I2S格式。 —多媒体卡（MMC）控制器，提供与标准的存贮器 卡的串行接口，最高速率可达20Mbps。
封装
•PXA250采用256脚17*17MBGA封装， 32位总线内核
置为自我刷新）。 —支持多至六个静态存贮器器件（SRAM、
Flash、ROM或VLIO）。 —支持两个PCMCIA/CF卡插槽。
•时钟和电源控制器： —3.6864MHZ振荡器，具有核PLL和外围PLL，可产生各
工作频率。 —32.768KHZ振荡器可驱动实时时钟、电源管理器和中断
控制器。 —电源控制器可控制快速/运行、空闲和睡眠工作方式。 •DMA控制器： —具有16个有优先级的通道，可为内部外设和外部芯片
4）决定正常工作（RUN方式）所需的核频率。它的 值为存贮器频率的1、2或4倍。把该值（M）编 程入核时钟设置寄存器。
5）决定快速（TURBO）方式工作的核频率。它用于 从CACHE中运行程序的时候。该值应为RUN方式 时钟的1、1.5、2或3倍。把该值（N）编程入核 时钟设置寄存器。
6）按存贮器频率设置LCD控制器和存贮器控制器。
图5-1 应用处理机框图
PXA250的特性
•内核工作频率：100~400MHZ •系统存贮器接口：
—100MHZ SDRAM。 —4MB至256MB SDRAM存贮器。 —支持16、64、128、256Mbit DRAM技术。 —四个SDRAM区，每个支持64MB存贮器。 —时钟允许（1个CKE脚用于把整个SDRAM接口
嵌入式系统应用与开发
张睿 2004年2月
第四章 PXA250处理器介绍
PXA250和PXA210应用处பைடு நூலகம்机是第 一代基于INTEL的XScale微架构的集成 系统芯片（ISOC）设计处理机。它们 除了XScale微内核外，还集成了许多适 用于手持设备市场需要的外围设备。
4.1 PXA250结构和特性
表5-1 核PLL输出频率输出频率
4.2.2 复位
三种复位方式： 1、硬件复位 2、Watchdog复位 3、GPIO复位
1. 硬件复位
在nRESET脚上加低电平，将进入硬复位状态。这 时仅3.6864MHZ振荡器处于工作状态，停止内部时 钟，所有引脚处于复位状态，将丢失所有动态RAM 的内容，从nRESET_OUT输出低电平。在退出复位前， 所有电源必须稳定。在nRESET脚变为高时，退出硬 件复位，将： 1）等待3.6864MHZ振荡器和PLL时钟发生器稳定。 2）nRESET_OUT脚变高。 3）开始正常的启动步骤。软件应检查复位控制器状
Xscale PXA250是一种十分先进的嵌入 式处理器，采用XScale核心，频率为200～ 400MHz，加强了微处理器速度的管理，加 快了多媒体处理的速度，并支持802.11b及 蓝牙技术、USB接口，采用PBGA封装方式。 其主要针对下一代高性能的PDA市场，支持 视频流、MP3、无线互联网存取以及其他边 缘领先技术。
两倍于SDRAM频率，存贮器控制器中的SDRAM时钟 分频值应设为2。如SDRAM频率为99.5MHZ，则存贮 器频率等于SDRAM的频率。 3）按99.5MHZ(L=0x1B), 118.0MHZ(L=0x20), 132.7MHZ(L=0x24),147.5MHZ(L=0x28)或 165.9MHZ(L=0x2D)的最近值来取存贮器频率，并 把L编程入核时钟设置寄存器。该频率（或一半， 如SDRAM频率为两分频）为外部同步存贮器频率。
提供服务。 —采用描述器（Descriptor）允许命令链和循环结构。 —支持字、半字和字节数据传送。
•LCD控制器： —支持被动（DSTN）和主动（TFT）LCD显示。 —最大分辨率800*600*16。 —两个专用DMA通道允许LCD控制器支持单层或双
层显示。
•系统集成模块： —GPIO —中断控制器 。 —实时时钟（RTC） —OS定时器 —PWM
态寄存器（RCSR）以决定启动源。
2. Watchdog复位
在 软 件 没 阻 止 Watchdog 定 时 溢 出 的 发 生 时 ， 产 生 Watchdog 复 位 。 这 时 nRESET_OUT脚变低，除了RTC和部分时钟 电源管理器外，复位所有单元，也将丢失 动 态 RAM 的 内 容 。 在 经 过 约 18ms 后 退 出 Watchdog复位状态。
2. 时钟允许寄存器（CKEN）
3. 振荡器设置寄存器（OSCC）
位31~2：保留 位1：OON——32.768KHZ允许位（只能写入一次） 位0：OOK——32.768KHZ运行标志（只读）
PLL频率编程方法
1）决定最快的同步存贮器（SDRAM）的频率。 2）如果SDRAM频率小于99.5MHZ，则存贮器频率必须
•
95.85MHZ固定频率的外设PLL。
•
147.46MHZ固定频率的PLL。
图5-2 时钟管理器框图
时钟管理寄存器
表5-2 时钟管理器寄存器
1. 核时钟设置寄存器（CCCR）
位31~10： 保留； 位9~7：运行方式频率至快速方式频率倍因子N；
快速方式频率=运行方式频率*N； 位6~5：存贮器频率至运行方式频率倍因子M； 位4~0：晶振频率至存贮器频率倍因子L 。