基于DDS技术的噪声分析及抑噪实现
基于DDS的低相噪频率合成器的设计与实现
基于DDS的低相噪频率合成器的设计与实现作者：卿剑来源：《无线互联科技》2019年第13期摘; ;要：在频率合成器的设计中，由于锁相环切换速度慢、分辨率低，其应用具有较大的局限性，而DDS具有频率切换速度快、分辨率高等优点，现将两者进行双环结构下的环内混频，并有效地抑制杂散信号，以实现低相噪频率合成器的设计。
关键词：频率合成;相位噪声;直接数字频率合成;锁相环频率合成;杂散信号频率合成技术是通过一系列数学运算将参考频率搬移到所需的频带上，在低相噪频率合成器的设计中，直接数字频率合成（Direct Digital Frequency Synthesis，DDS）与锁相环频率合成（Phase-Locked Loop Frequency Synthesis，PLL）的有效结合是研究的关键内容。
其中，DDS 激励PLL适用于对频率分辨率要求不高、频带宽度较大的系统;PLL内嵌DSS适用于输出频带窄、频点少的系统[1]。
而本研究应用的是DDS与PLL环内混频，并通过增加环路优化以达到更好的设计要求。
现对详细的研究内容报告如下。
1; ; 研究目的与意义在频率合成技术不断发展的今天，按照工作原理可以将其分为直接频率合成（Direct Frequency Synthesis，DS）、PLL以及DDS 3种，DS主要利用混频、倍频以及分频等方法进行频率的处理以获得所需的频率信号，具有结构简单、运算速度较快的优点，但由于其结构较为简单，在获得所需输出的过程中往往需要使用滤波器进行信号质量改善，但难以处理滤波器中的噪声。
PLL属于自动控制系统负反馈控制电路中的一种，其同样具有转换速度慢、分辨率低等缺点，在实际应用中具有较大的局限性。
而DDS则是目前使用最多的一种频率合成技术，其基于相位累积进行频率合成，转换速度快、分辨率高;同时，DDS由数字方法进行频率合成，因此，具有小型化、集成化的特点，市场应用前景较好[2-3]。
基于DDS技术的杂散分析及抑制方法
基于DDS技术的杂散分析及抑制方法频率合成技术起源于二十世纪30年代，当时所采用的频率合成方法是直接频率合成。
它是利用混频、倍频、分频的方法由参考源频率经过加、减、乘、除运算，直接组合出所需要的的频率。
它的优点是捷变速度快，相位噪声低，但由于结构复杂，价格昂贵，很快被淘汰。
在此之后出现了间接频率合成。
这种方法主要是将相位反馈理论和锁相环技术运用于频率合成领域，即所谓的PLL频率合成技术。
PLL频率合成技术克服了直接式频率合成的许多缺点，特别是它易于集成化，使得体积小、相位噪声低、杂散抑制输出频率高，但它的频率切换时间相对较长。
随着数字信号理论和超大规模集成电路的发展，在频率合成领域诞生了技术性的革命，那就是直接数字频率合成技术（direct digital synthesis,DDS）。
这是一种频率合成的新方法，频率转换时间短、频率分辨率高、输出相位连续、控制灵活方便，但其频率上限较低且杂散较大，极大的限制了DDS的推广和应用。
随着电子技术的发展，各类电子系统对信号源的要求越来越高，如何抑制DDS输出信号中杂散也就成了研究热点。
本文给出了几种抑制杂散的方法，对于运用DDS技术进行工程设计具有一定指导作用。
1 DDS的工作原理[1]DDS工作结构如图1所示：图1DDS系统的核心是相位累加器，它由N位加法器与N位相位寄存器构成，类似一个简单的计数器。
每来一个时钟脉冲，相位寄存器的输出就增加一个步长的相位增量值，加法器将频率控制数据与累加寄存器输出的累加相位数据相加，把相加结果送至累加寄存器的数据输端。
相位累加器进人线性相位累加，累加至满量时产生一次计数溢出，这个溢出频率即为DDS的输出频率。
正弦查询表是一个可编程只读存储器(PROM)，存储的是以相位为地址的一个周期正弦信号的采样编码值，包含一个周期正弦波的数字幅度信息。
将相位寄存器的输出与相位控制字相加得到的数据作为一个地址对正弦查询表进行寻址，查询表把输人的地址相位信息映射成正弦波幅度信号，驱动DAC,输出模拟信号;低通滤波器平滑并滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。
DDS信号频谱的杂散分析与抑制方法研究
DDS信号频谱的杂散分析与抑制方法研究摘要：DDS技术具有高分辨率、快速转换、相位连续可控等优点，但也存在因相位截断、幅度亮度与DA转换器的非线性因素等误差造成的杂散。
针对DDS信号频谱杂散的原因进行了分析，并对相关抑制方法加以介绍，对各类抑制方法的特点进行了综述。
关键词：DDS；信号预谱；杂散0引言DDS（DirectDigitalSynthesis，直接数字频率合成）技术与传统的频率合成技术最大的区别是通过相位的运算实现频率的合成。
它具有极高的频率分辨率、极快的转换速度及输出相位连续可控等明显优点，目前在仪器仪表、雷达、通信与电子仪器等各个领域广泛使用。
但DDS技术也有瓶颈所在，即输出杂散大和输出带宽窄，这两个技术劣势是阻碍DDS深入推广的关键因素。
造成DDS杂散的主要因素有以下3个：相位截断、幅度量化与DA转换器的误差。
除了这3个主要原因之外，本文对其它影响频谱的杂散来源进行分析，并从原理上深入探讨，同时结合目前广泛使用的各种抑制策略，针对杂散起因，分门别类地改善信号的频谱纯净度，达到杂散抑制效果。
1DDS基本工作原理DDS技术是基于数值计算信号波形的抽样值来实现频率合成的。
它的主要组成为相位累加器、ROM波形查询表、数模转换器。
其基本框图如图1所示。
图1DDS组成基本框图DDS中的累加器使用二进制计算，线性数字信号通过相位累加器实现逐级累加，每累加一次即做一次2N模的运算得到当前相位值。
并以当前相位值查询ROM波形表中对应存储的波形幅度值，送入DA转换器中转换为模拟信号，最后通过低通滤波做平滑处理。
不妨设正弦信号S（t）的表达式为：S（t）=Asin（2πft+0）（1）其中，A为振幅，f 为频率，0为初始相位。
信号的频率与初始相位无关。
通过改变频率控制字K的大小实现对频率的控制，输出的频率随K成正比连续变化。
一般最低的输出频率为：fmin=1122Nfc（2）由奈奎斯特抽样定理知，为了保证信号不发生重叠，最高频率的理论值是DDS芯片时钟频率（Fs）的50%，即：fmax≤1122fc（3）但是考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率按照40%处理。
DDS信号的杂散及抑制分析
布到 2 个频点上, 从而平均杂散信号功率, 降低杂散 幅度, 大大地降低了主谱杂散的信噪比, 在不增加寻址 波形存储器位数的情况下, 使输出频谱特性得到较大 的改善 , 如 AD9852 采用了相位抖动注入技术。 3 . 2 幅度量化杂散抑制 幅度量化误差是影响 DDS 频谱质量的因素之一。 由于波形存储器的电压值是二进制数字量 , 从而形成 字长量化效应, 在输出信号的频谱上表现为背景杂散。 纯粹从量化观点看, 设正弦波的采样点值用 D 位二进 制表示 , 则其信噪比近似为 6 . 02 D+ 1 . 75 dB , 可见 随着量化位数 D 的增加, 幅度量化的信噪比提高 , 故 通常抑制幅度量化误差的方法是尽量提高波形存储器 的容量。一是直接增大绝对容量, 但受到硬件条件的 限制; 二是通过压缩存储数据来等效增大存储器的数 据寻址位。各国学者提出了多种压缩方法 , 常见的有: 利用正弦波的波形对称性进行压缩 ; 利用三角函数的 恒等变换, 将一个大的 ROM 分成几个小 ROM, 通过逻 辑控制电路实现对 sin 的近似
[ 5]
图 2 相 位抖动法实现框图
工作原理如下: 在每个时钟脉冲到来后, 抖动器给 相位累加器加入满足一定统计特性的扰动信号, 目的 是产生一些随机数加在相位累加器的后面 , 然后用和 的高 M 位作为地址去寻址 ROM, 则经过相位抖动后 的误差序列已由原来的有规律的误差序列转换成近似 高斯分布的随机 序列 P ( n ) , 此时 DDS 的输出 序列 为: S(n) 2 nk sin nk 2 - N P ( n) co s N 2 N 2 2 2 由于 P ( n ) 是一个随机序列, 原来有规律的杂散
[ 1] 马令坤 , 张震 强 , 党 宏社 . DD S 频 率合 成器 杂散 的分 析与 仿真 [ J] . 微电子学与计算机 , 2007 , 24( 7) : 132 134. [ 2] 吕庆 , 张平 , 段志 强 . 对于 DD S 杂 散信号 抑制 的分析 和仿 真 [ J] . 雷达科学与技术 , 2003 , 1( 3): 188 192. [ 3] 张丽芝 , 王森章 . DD S 波形发生器 幅度量化 误差的 分析及
DDS中的杂散分析与抑制技术
戴尚义李东新赵建（河海大学电气工程学院南京210098）摘要本文简要说明了DDS的基本原理，给出了DDS杂散来源模型，分析总结了DDS中的杂散和杂散抑制的有效方法，介绍了当前研究很少的由于D/A转换器的非理想特性引起的误差及其改善的实现结构。
关键词DDS杂散分析杂散抑制D/A转换器DDS中的杂散分析与抑制技术直接数字频率合成（DDS）[1]是一种新的频率合成技术，具有频率分辨率高，频率切换速度快，并且在改变时能够保持相位连续，容易实现频率、相位和幅度的调制等特性。
因此，在现代电子系统设备及频率源设计中，尤其在通信、雷达、电子对抗及仪器仪表等领域中被广泛应用。
但DDS的输出杂散较大、频谱纯度较差在一定程度上制约了它的发展与应用。
因此，如何抑制DDS输出杂散成了当前研究的热点。
本文介绍了DDS原理和杂散来源，总结了当前一些有效的抑制DDS杂散的方法，以便能够帮助大家更好的了解、进一步研究和应用DDS技术。
1DDS基本原理DDS实质上是把一个周期的模拟波形信号通过采样、量化、编码，形成一个正弦函数表存储在ROM 中，通过顺序的提供周而复始的地址，从ROM中读出该量化后的数字波形信号，再通过D/A还原，这种ROM+D/A模式的波形合成技术就是DDS技术的雏形。
现在的DDS系统主要是有相位累加器、波形ROM、D/A转换器及低通滤波器四个部分构成。
其基本构成原理图如图1所示。
相位累加器是由一个N位加法器和一个N位寄存器构成，通过把上一时钟的累加结果反馈到加法器的输入端而实现累加功能，从而使输出结果每一时钟周期递增Fr。
其中，F r称为频率控制字，它唯一的确定了输出信号的频率。
当Fr=1时，DDS输出最低频率fc/2N，即DDS的频率分辨率。
根据奈奎斯特准则，DDS输出的最高频率为fc/2，即F r=2N-1，但实际中受LPF影响，一般输出频率不超过0.4fc。
2DDS杂散来源模型实际DDS中，由于相位累加器的位数N很大，一般不等于波形ROM地址线的位数，且波形ROMCHINA NEWTELECOMMUNICATIONS存储数据量化位数有限，因此在这个过程中会引入相位截断误差ξp （n）和幅度量化误差ξM （n ），同时DAC 的非线性也会产生转换误差ξD A （n ）。
基于FPGA的双DDS任意波发生器设计与杂散噪声抑制方法
图 5 是调频波（FM）的实现原理图，根据 DDS 输 出频率的计算公式，要在不改变硬件结构的条件下改变 输出频率，可以改变频率控制字的方式来实现 FM。
H ( w) = ∫ e − jwt dt = T × Sa( wT / 2)exp( jwT / 2)
0
T
假设信号 f(t)是与 DDS 输出频率相同的连续正弦信 号，则 DDS 输出信号波形 fs(t) 可以看作是对信号 f(t)的连续采样，可以表示为：
图 3 DDS 在 FPGA 内部的实现原理图 Fig.3 The diagram of implementation of DDS in FPGA
第 11 期
邓耀华 等：基于 FPGA 的双 DDS 任意波发生器设计与杂散噪声抑制方法
2257
下面给出几种典型调制信号在 FPGA 中的设计。图 4 是调幅波（AM）的实现原理图，调幅波的实现是在 FPGA 内部采用逻辑单元搭建高速乘法器， 通过双 DDS+ 乘法器结构产生 AM 波形。
f s (t ) = f (t )δ T (t ) = ∑ f (t )δ (t − nT ) = ∑ f (nT )δ (t − nT )
−∞ −∞
+∞
+∞
图5
FM 在 FPGA 内的实现原理图
Fig.5 The diagram of implementation of FM in FPGA
正弦信号 f(t)的频谱可以表示为： F ( w) = δ ( w − w0 ) + δ ( w + w0 ) 根据频域卷积的性质， 可求得抽样信号 f(t)的频谱为： +∞ ws 1 +∞ FS ( w) = [ F ( w) * ∑ δ ( w − kws )] = ∑ F ( w − kws ) = 2π T −∞ −∞
DDS谱质分析及其杂散抑制研究综述
图 3 DD S 杂散 ( 误差) 来源模型
3. 2 相位截断引入的杂散
只取相位累加器输出 L 位中的高W 位进行 ROM 寻址, 即舍去低的 B = L - W 位。 理论分析和实际应 用都表明, 这种相位截断是 DD S 杂散的主要来源。 根据式 ( 3) 、 图 3 很容易得到相位截断误差: Ε p (n ) = F r
F r 为频率控制字, 则输出信号的频率:
图 1 DD S 工作原理框图
f
0
=
2Π
Ξ
=
∃Η 1 = Fr ∃ t 2Π
f
c
2L
( 1)
Ξ 本文 1999 年 9 月 7 日收到, 2000 年 6 月 5 日收到修改稿。
© 1994-2009 China Academic Journal Electronic Publishing House. All rights reserved.
〔 4〕 在对 Ε p ( t ) 进行修正后完成了傅氏分析。 结合前述理想 DD S 分析可得到如下结论: 在 ( 0, f c 2 ) 内, s ( n ) 的 频谱由 # = 2L - 1 ( 2L , F r ) 根离散谱线组成, 其中幅度不为 0 的谱线最多只有 ( 2∧+ 1) 根。在 ( 0, f c 2) 内, s ( n ) 的杂散频率为:
A R ev iew o f Sp ect rum Q ua lity A na ly sis and Sp u r R educt io n in DD S
L I Yan - zhong CA IY ing - j ie S I Q iang X IANG J ing - cheng (Co llege of E lectron ic Eng ineering, U n i . of E lect ron ic Science and T echno logy of Ch ina Chengdu 610054)
DDS芯片AD9854的噪声分析与应用
收稿日期:2002210215 通讯联系人基金项目:国家863计划资助项目(8632818201202)作者简介:包迪强(19772),男,硕士生,现从事现代频率合成技术研究.文章编号:167128836(2003)0320401204DDS 芯片AD9854的噪声分析与应用包迪强,石振华 ,严颂华(武汉大学电子信息学院,湖北武汉430072) 摘 要:通过离散傅立叶变换和傅立叶变换得到了直接数字合成(DDS )的相位截断杂散、背景噪声和非线性杂散分布规律,并且用AD9854设计了高频地波雷达频率综合器.设计中根据DDS 噪声分布特点从电路布局和控制字设定两个方面进行了改进,减小了DDS 的主要杂散.实验证明,该方法提高了高频地波雷达发射信号的无杂散动态范围(SFDR )约10dB ,增大了高频地波雷达的探测距离.关 键 词:直接数字合成;杂散;相位截断;背景噪声中图分类号:T N 742.1 文献标识码:A 直接数字合成DDS (direct digital synthesis )技术是一种在固定频率的时钟驱动下,用数字方式来产生频率和相位可变的输出信号的技术.但是DDS 作为一种全数字器件,由于结构限制,会产生固有杂散,要得到高性能的信号,必须采用杂散抑制技术.常用的一些抑制技术大多集中在对DDS 内部结构改进方面,如相位累加器的改进、ROM 的压缩技术、抖动注入技术等[1],但是如何在系统设计中减小DDS 杂散的文献迄今未见报道.本文首先推导了DDS 杂散的构成,然后从电路设计和控制字设定两个方面来减小DDS 杂散,实践证明,通过该方法,本实验可提高输出信号的无杂散动态范围约10dB.在高频地波雷达中,由于发射信号是具有高功率和方向性的线性调频波[2,3],不但要求发射信号精度高,稳定性好,频谱杂散<-70dB ,而且信号幅度、相位均可调整,以满足发射相控阵要求.本文针对高频地波雷达的上述要求,在分析DDS 杂散产生原因的基础上,设计了频率综合电路和频率控制字,使输出信号的无杂散动态范围(SFDR )达到80dB.1 减小DDS 杂散的方法1.1 DDS 的工作原理和理想DDS 的输出频谱从本质上来看,参考时钟被DDS 用设定好的一种尺度“划分”为输出信号,而这种尺度是二进制可编程控制字,一般有24～48位,这样在DDS 应用中可以提供频率分辨率非常高的输出信号.DDS 工作原理如图1所示,用满足Nyquist 准则的一定频率对一个正弦信号(也可以是任意周期信号)进行采样,控制采样周期Δt 之间的相位增量Δφ,每次累加到相位寄存器中,用得到的相位值来寻址ROM 查找表,实现相码和幅码的转换,得到输出波形的幅度值,经过D/A 转换为模拟信号,就得到了输出频率信号ω=Δφ/Δt . 假设在图1中,相位累加器位数为N ,频率控制字为K ,那么得到的输出阶梯波函数可以表示为采样序列和矩形函数的卷积( ):S (t)=∑∞n =-∞cos (ω0t )δ(t -nT c ) q (t )(1)图1 DDS 工作原理49卷第3期 2003年6月武汉大学学报(理学版)J.Wuhan Univ.(Nat.Sci.Ed.)ol.49N o.3 June 2003,401～404其中ω0=K2Nωc ,ωc 是系统时钟的频率,ω0为输出波形的频率,T c 为采样序列周期.矩形函数表示为:q (t )=U (t )-U (t -T c ),U (t )是阶跃函数.对S (t )进行傅立叶变换,得到波形的频谱:S (ω)=π∑∞n =-∞Sa (nωc -ω0ωc )・exp (j (nωc -ω0)ωc)δ(ω-n ωc +ω0)+π∑∞n =-∞Sa (n ωc +ω0ωc)exp (j (nωc +ω0)ωc)・δ(ω-n ωc -ω0)(2)式中Sa (x )=sin xx.从(2)式可以看出,理想DDS 输出信号的谱线是以Sa ()函数为包络的离散谱线,谱线位于nωc ±ω0处,用截止频率位于ωc /2的低通滤波器滤除高阶谱部分,得到ω0的输出波形.考虑到滤波器设计难度,一般选择输出波形的频率ω0<40%ωc .1.2 DDS 产生的杂散对于理想DDS ,产生的输出波形是无杂散的,理想DDS 应满足以下3个条件[4]:1)没有相位截断,即相位-幅度查询表的输入位数和相位累加器位数相等;2)ROM 用无限长的字码存储正弦波样点值;3)DAC 具有无限宽的数据总线,并具有理想的转换特性.1.2.1 相位截断杂散如果取消理想DDS 的第一个假设,对N 位累加器进行相位截断,假设得到B 位后送到ROM 查询表,输出波形相应的修改如下:设J (n )=(nK )m od (2B ),m od 是模余运算,得到nk 除以2B 的余数,对输出函数进行修正[5]:S (t )=∑+∞n =-∞cos (2πnK -J (n )2N) q (t )=∑+∞n =-∞[cos (2πnK 2N )+J (n )2N sin (2πnK 2N )] q (t )(3)这里有两个部分:前半部分就是理想DDS 产生的信号,后半部分是产生相位截断杂散的部分.把后半部分记做:f (t )=∑+∞n =-∞e (t )sin (ω0t )δ(t -nT c ) q (t )(4) 其中e (t )是斜率为J 1/T c ,高度为2B -N 的三角波[6],如图2中虚线所示.f (t )可以看成对e (t )采样后再与q (t )卷积.将f (t )做傅立叶变化,可求得相位截断杂散的频谱:F (ω)=2B -N2n ∑∞n =-∞∑∞m =1[Sa (mωx +n ωc -ω0ωcπ)・ δ(ω-m ωx +ω0-n ωc )e j2π(mωx +n ωc -ω0)+ Sa (-mωx +n ωc -ω0ωcπ)δ(ω+m ωx +ω0-n ωc )・ ej2π(-m ωx +n ωc -ω0)+Sa (mωx +n ωc +ω0ωcπ)・ δ(ω-m ωx -ω0-n ωc )e j2π(m ωx +n ωc +ω0)+ Sa (-mωx +n ωc +ω0ωcπ)δ(ω+m ωx -ω0-n ωc )・ ej2π(-m ωx +n ωc +ω0)](5)其中ωx =J 12B -Nωc ,可以得出,杂散位于±m ωx ±ω0-nωc 处,幅度最大为-6.02(N -B )dB.图2 相位截断导致的杂散1.2.2 背景杂散因为查找表存储区的大小限制,对幅度值作了近似存储,被略去的部分就会产生背景噪声.假设在DDS 中,存储位数为D 位,存储表中舍去的部分是在[-2-D,+2D ]中均匀分布的[7],把均匀分布的幅度值看成线性分布的函数,就可以求出在[0,2π]上噪声能量E N 和信号能量E S :E N =∫2π02-D2πx 2d x =2π32-2D (6)E S=∫2π0(sin (x ))2d x =π(7)信噪比:E S E N =10lgπ2π32-2D =1.7+6.02D (8)1.2.3 非线性效应产生的杂散和其他噪声对幅度值进行的DAC 是非线性变换,在输入幅度编码一定的情况下,实际的D/A 变换输出值与期望值有一定偏差,而这种偏差不是线性关系,而是存在积分和差分的非线性.D/A 变换非线性还包括转换过程的尖峰电流、上升和下降时间等.在高速DDS 中,非线性成为输出杂散的主要来源之一.非线性的影响主要是产生输出频率f out 的谐波分量和这些谐波分量的镜像分量,即在频率在f t 处的杂散分量[8].在高速DDS 中,这种情况就会越来越严重.f t =j ωc ±l ω0204武汉大学学报(理学版)第49卷j =0,1,2,...;l =1,2, (9) 除了上面3种DDS 内部结构造成的噪声外,实际应用过程中,外部产生噪声影响也不可忽略,如热噪声、时钟抖动,电源噪声等.通常情况下,起主要作用的时钟抖动产生的输出信号和杂散的频带展宽,宽度过大后就会形成基底噪声.1.3 减小杂散的方法减小杂散主要从以下3方面进行改进:1)对于截断相位杂散可以提高相位截断位数来增加它的SFDR.每增加一位大约可以使SFDR 增加约6dB ,现在大多数的高性能DDS 的相位截断位数都很高了,例如AD 公司的AD9854,截断位数达到17位,SFDR 可以达到102dB.2)对于背景噪声,由(6)式得到的是背景噪声总的能量.背景噪声是周期函数,其周期为T x =gcd (K ,2N )・T c ,其中T c 是时钟周期,gcd 为最小公倍数.如果增大周期,表明在通带内的谐波数增加,降低了每个杂散的能量,这样就可以提高输出信号的SFDR.如果K 为奇数(即最后一位是1),gcd (K,2N )=K ×2N ,是一个很大数,表明在0到f c 的谐波个数为K ×2N ,每个杂散能量很小,输出信号的SFDR 就会得到较大改善.另外,从(6)式看出,背景噪声功率只是与量化位数D 有关,分布在0～f c 内,当提高时钟频率f c ,相当于增大了噪声带宽,减小了通带噪声功率,提高了信噪比.3)对于D/A 转换杂散,可以采用设定低通滤波器来滤除杂散,也可以提高系统时钟使杂散远离信号频率,以减小杂散对输出信号的影响.2 频率合成器的结果与分析频率综合器电路框图如图3所示,PC 机通过RS 2232标准的C OM 口与试验电路板连接,单片机89C51与PC 机之间电平转换收发器采用M AX232,通过单片机并行口P0将控制字写入AD9854中,输出负载是50Ω,滤波器选择的是4～6MH z 的带通滤波器,带外衰减60dB.图3 试验电路框图试验结果用惠普公司ES A 2L1500频谱分析仪对能量谱P 进行测量,如图4(a )所示,当分析带宽为1kH z 时,输出信号SFDR 大于-75dB ,可以看出在输出信号附近的噪声基底是平坦的,无明显毛刺. 噪声基底主要是由背景噪声产生的,在AD9854中,D =12,由(8)式得背景杂散产生的信噪比为73.7dB.图4(a )所示的是电路直接输出的结果,图4(b )所示的是通过调整频率控制字和提高时钟频率等方法抑制背景噪声后的输出信号频谱,从结果看出对背景噪声的抑制时信号的SFDR 提高了大约5dB.在输出信号旁边有较高基底,是由于时钟的稳定度低引起的相位抖动导致的. 由观察输出波形的全频带谱图(图5),可以看图4 AD9854输出频谱图(a )抑制背景噪声前的输出信号频谱(b )抑制背景噪声后的输出信号频谱图5 过采样对输出频谱的影响(a )系统时钟为20MH z 的输出谱图(b )系统时钟为80MH z 的输出谱图304第3期包迪强等:DDS 芯片AD9854的噪声分析与应用出主要的杂散是DAC非线性,在图5(a)中时钟频率为20MH z,主要杂散位于10,15,20,40MH z处,符合非线性杂散公式(9).最大的杂散位于15MH z处,幅度为-60dB.当用AD9854倍频功能对外部时钟倍频(f c=4×20MH z)时(如图5(b)),D/A转换最大杂散幅度只有-70dB,非线性杂散出现在更高的频段.但是,如果使用AD9854内部P LL倍频会增加时钟的相位抖动噪声,最好使用外部高精度的时钟倍频使用. 此外,在设计电路中,对电源和数字电路进行有效的去耦滤波,使用大面积接地,分开数字地和模拟地,这些方法都可以减小杂散.使用高精度晶振和高稳定度地电源可以减小信号基底噪声.这些都是设计电路板时要考虑的问题.综上所述,本文从DDS结构入手,推导了DDS 的杂散分布.最后用AD9854设计了高频地波雷达的频率合成单元电路,通过设计电路和频率控制字减小DDS杂散,提高信号信噪比.整套系统经过测试,输出信号精度高,工作稳定,通过计算机实时控制,频率、相位、幅度、倍频次数可调,满足高频地波雷达发射信号要求.参考文献:[1] Ncholas H T,Samuela H.A150MH z Direct DigitalFrequency Synthesizer in1.25μm C M OS with-90dB SFDR[J].IEEE Journal o f Solid&Circuit,1991,132(12): 1522157.[2] Wu Shi2cai,Y ang Z i2jie,Wen Bi2yang,et al.WaveformAnalysis for HF G rand Wave Radar[J].J Wuhan Univ(Nat Sci Ed),2001,47(5):5192527(Ch).[3] Y ang Z i2jie,K e Heng2yu,Wen Bi2yang,et al.WaveformParamenters Design for Sea S tate Detecting HF G rand2Wave Radar[J].J Wuhan Univ(Nat Sci Ed),2001,47(5):5282 531(Ch).[4] Fei Y uan2chun,Shu G uan2li.The G enerating Technology o fWdeband Radar Signals[M].Beijing:National Defence Industral Press,2002(Ch).[5] Zhang Y u2xin,Peng Qing2quan.E ffect on Output S pectrumof DDS in Present of Phase T runcation[J].Journal o f UESTo f China,1997,26(4):1372142(Ch).[6] K roupa V F,Cizek V,Svandova H.S purious S ignals in DirectDigital Frequency Synthesis Due to Phase T runcation[J].IEEE Transation on Ultrasonic,Ferroelectrics and FrequencyControl,2000,47(5):1152119.[7] Y ang G eng2yun,T ian X in2guang.Analysis of the BackgrangN oise of Direct Digital Synthesis[J].Telecommunication andTechnology,2000,47(7):69274(Ch).[8] K roupa V F.Jitter and Phase N oise in Frequency Dividers[J].IEEE Transacation on Instrumentation and Measurement,2001,53(5):1632167.A N oise Analyse and Application of Direct DigitalSynthesis Chip AD9854BAO Di2qiang,SHI Zheng2hua,YAN Shong2hua(School of E lectronic In formation,Wuhan University Wuhan,430072,Hubei,China) Abstract:DDS(direct digital synthesis)structure and w orking theory is introduced.The analysis of DDS chip output spectum shaws the distvibuting rules of spurs which are caused of phase2truncation,back gtand2noise and am plitude2 truncation.DDS chip,AD9854,is used in desigring the HF grand wave radar transmitter.The result of the circuit shows this method can increase the SFDR(S pur Free Dynamic Range)of output signal about10dB.K ey w ords:DDS(direct digital synthesis);spurs signal;phase2truncation;backgrand noise404武汉大学学报(理学版)第49卷。
dds滤波算法
dds滤波算法DDS滤波算法是一种数字信号处理中常用的滤波算法，它可以有效地去除信号中的噪声和干扰，提取出我们所关注的信号成分。
DDS滤波算法的全称是Direct Digital Synthesis，直接数字合成。
它的原理是通过数字信号处理器（DSP）对输入信号进行采样和处理，然后再通过数字模拟转换器（DAC）将处理后的信号转换为模拟信号输出。
DDS滤波算法的核心是一个数字控制振荡器（NCO），它可以根据输入信号的频率和相位信息生成一个与之相对应的数字信号。
NCO的输出信号经过数字滤波器进行滤波处理，去除掉不需要的频率成分，最后通过DAC转换为模拟信号输出。
DDS滤波算法的优点是可以实现高精度的频率和相位控制，同时具有较低的噪声和失真。
DDS滤波算法的实现过程可以分为以下几个步骤：首先，需要对输入信号进行采样。
采样频率的选择要根据输入信号的最高频率成分来确定，一般要满足奈奎斯特采样定理，即采样频率要大于输入信号最高频率的两倍。
接下来，对采样得到的离散信号进行数字滤波处理。
数字滤波器可以选择不同的类型，如低通滤波器、高通滤波器、带通滤波器等，根据需要选择合适的滤波器类型和参数。
然后，将滤波后的信号输入到NCO中进行数字合成。
NCO根据输入信号的频率和相位信息生成一个与之相对应的数字信号。
NCO的输出信号经过数字滤波器进行滤波处理，去除掉不需要的频率成分。
最后，通过DAC将处理后的信号转换为模拟信号输出。
DAC的选择要根据输出信号的要求来确定，一般要考虑到输出信号的动态范围、失真和噪声等因素。
DDS滤波算法在实际应用中具有广泛的应用领域。
例如，在通信系统中，可以利用DDS滤波算法对接收到的信号进行滤波处理，去除掉噪声和干扰，提取出有效的信息。
在音频处理中，可以利用DDS滤波算法对音频信号进行滤波处理，提高音质和清晰度。
在雷达信号处理中，可以利用DDS滤波算法对雷达回波信号进行滤波处理，提取出目标信号。
基于DDS技术的数字噪声源设计
（ ｃｏｌ ｆ ｌｃ ｉａ ａｄＥ ｅｔ ｎｃＥ ｇ ｅｒ ｇ Ｗｕ ａ ｏ ｔ ｈ ｉ Ｕ ｉｅ ｉ ， ｈ ｎ４ ０ ２ ， ｈｎ ） Ｓｈ ｏ ｏ ｅｔｃｌ ｎ ｌｃ ｏｉ ｎｉ ｅ ｎ ， ｈ ｎＰ ｌ ｅ ｎｃ ｎｖｒ ｔ Ｗｕ ａ ３ ０ ３ Ｃ ｉａ Ｅ ｒ ｒ ｎ ｉ ｙｃ ｓｙ
ｋ ｎ ｆｓ ｕ ｃ ａ ｎ ｄ ａ ｔ ｇ ｓ ｎ ｌ ｄ ｎ ａ ｔ ａ ｉｎ ｉ ｎ ｌ ｎ ｉ ｎ ｅｆ ｒｎ ｅ ｌｘ ｂ ｌ ｙ ｏ ｅ ｎ ｉ ｉ — ｉ ｄ ｏ ｏ ｒ ｅ ｈ ｍａ ｙ ａ ｖ ａ ｅ ，ｉｃ ｕ ｉ ｇ ｖ ｓ —ｖ ｒａ ｔｓ ａｓ ａ ｔ —ｉ ｔｒ ｅ ｃ ，ｆ ｉ ｉ ｔ ｆｔ ｏ ｓ ｓ ｓ ｎ ｇ ｅ ｅ ｉ ｈ ｅ ｇ
率合成和间接频率合成之后的第三代频率合成技 术。与传统的频率合成器相 比， Ｄ Ｄ Ｓ具有低成本 、 低功耗、 高分辨率和快速转换时问等优点 ， 广泛应用 于电信与电子仪器领域， 是实现设备全数字化的一 个关键技术。此外 ， 全数字化实 现便 于集成 ， 体积 小， 重量轻 ， 可以产生任意波形且频率 、 相位、 幅度均 可编程调制。采用 Ｄ Ｓ芯片作为数字 噪声源核心 Ｄ
ｎ ｉｒ ｕｉ ， ａｙｏ ｔｕ ａｔ— ｎｅｆ ｅｃ ｄｕｔ ｇ ｌ ｔｂ ｏ ａ ｄｓ ｉ ｔ ｎ ｅｓ ｕ ｔ ｉ ｉｔｒ ｒｎ ｅａｊｓｎ ． ｐ ｎ ｅ ｉ
Ｋ ｙｗ ｒｓ Ｄ Ｓ Ａ ９ ５ ； ｓｅ ｏ— ａ ｄｍ ｓｑ ｅｃ ；ｄｇ ａ ｎｉ ｏ ｒｅ ｅ ｏｄ ： Ｄ ； Ｄ ８ ４ ｐｕ ｄ ｒｎ ｏ ｅ ｕｎ ｅ ｉ ｔ ｏ ｅｓｕｃ ｉｌ ｓ
ｔｏ ｓ ｉ ｎ ，ｗｅ ｄ ｓｇ ｃ ｍｅ，ｉ ｉｈ ｗｅ ｕ ｅ ｓｎ ｌ ｈ ｐ ｃ ｍｐ ｅ ８ ｅ ｉｎ ａ ｓ ｈｅ ｎ ｗｈ ｃ ｓ ｉ ｇｅ ｃ ｉ ｏ ｕｔｒＡＴ ９Ｃ５１ｏ ｃ ｎｒ ｌＡＤ９ ５ Ｏ ａ ｏ ｒ ａ ｉｅ ｔｅ ｏ ｔｏ ｔ ８ ４ Ｓ ｓ ｔ ｅ ｚ ｈ ｌ
DDS的杂散分析及降低杂散的方法
号中的相位截断杂散 ,然后探讨了 DDS 级 联设计 的方法 ,用于降 低系统 设计中 DDS 输出信 号的杂 散 ,最后 进行 了计算 机仿
ห้องสมุดไป่ตู้
真 ,证实了本文方法的可行性.
关键词 :直接数字频率合成 ;降低 杂散 ;相位截断 ;级 联
中图分类号 : TN74
文献标识码 :A 文章编号 :100529490( 2007) 0220572203
pωc - nωx - ω0 ) exp
-
j pωc
+ nωx ωc
+ ω0
- π2B- N ∞
∞
Sa
n p= - ∞ n= 1
pωc
-
nωx ωc
+ ω0π
×δ(ω-
pωc + nωx - ω0 ) ×
exp
-
j
pωc
- nωx ωc
+ ω0
(3)
式中 :ωx =
Kmo d 2B
2Bωc ,进而得出相位截断产生
图 2 系统时钟为 100 M Hz 的输出频谱图
优良的 DDS 器件不断出现 , 但目前 DDS 低杂散设 计的性能仍不能满足它在某些领域应用中的要求 , 因此对如何在系统设计中减小 DDS 杂散的研究具 有重要的理论意义和实用价值.
1 DDS 的工作原理
DDS 的基本思想是在 ROM 中存入正弦波的若 干个均匀间隔样值 ,在时钟频率的控制下把这些样 值输出到数/ 模转换器 ,将其变成模拟信号. DDS 的 原理框图如图 1 所示 .
[ SNR ] = 6. 02 D + 1. 76 dB . 2. 3 DAC 引入的杂散
DAC 杂散主要是由 DAC 的非理想开关特性和 直流非线性引起的. 通常 认为除了 DAC 有限分 辨 位数之外 ,DA C 转换过程中的瞬间毛刺 、差分非线 性、积分非线性 、数字噪声馈通以及时钟的泄漏等因 素都会导致频谱的劣化[ 8 ] ,它们会将这些杂散频率 的能量分配到基波的较低次谐波中 ,产生出 mf c ±
基于DDS相位噪声分析及抑制
１．４ ＤＡＣ 对相位噪声的影响
ＤＡＣ 非 线 性 转 换 引 起 的 量 化 噪 声 与 ＲＯＭ
存储器有限字长的 影 响 相 同，仍 然 使 用 １．３ 中 的
结论。ＲＯＭ 存储器直 接 驱 动 直 接 数 字 频 率 合 成
器 ＤＡＣ，假 设 字 长 相 同 的 情 况 下，输 出 相 位 噪 声
技术应用的一个突出因素。早期国外多位专家学 者对直接数字频率合成器杂散及其来源进行了研 究和详细 的 分 析，给 出 了 诸 多 完 善 的 方 法：Ｈ Ｔ Ｎｉｃｈｏｌａｓ［１］在１９８７ 年 第 一 次 对 直 接 数 字 频 率 合 成器 的 杂 散 在 理 论 上 进 行 了 分 析，并 给 出 算 法， 提出 了 优 化 结 构 途 径，设 计 并 研 制 了 高 性 能 ＤＤＳ。１９９３ 年 至 １９９４ 年 ，Ｖ Ｆ Ｋｒｏｕｐａ，Ｈａｒｒｉｓ等 人分别利用对相 位 误 差 的 级 数 表 示、用 噪 声 反 馈 方法 以 降 低 由 ＤＡＣ 量 化 误 差 的 方 法，分 析 了 直 接 数 字 频 率 合 成 器 的 杂 散 ，提 出 了 确 定 杂 散 的 方 法［２］。近几年，国内电子科技大学、南京理工 大 学 等高校科研机 构 也 对 ＤＤＳ 杂 散 的 分 析、确 定、抑
而 进 行 的 ，从 而 避 免 单 周 期 推 导 烦 琐 。
可见 ＤＤＳ中，由相位截断引起的输出相噪恶
化很小。
１．３ ＲＯＭ 存储器有限字长对输出相噪的影响
当 ＲＯＭ 采用Ｓ 位二进制数保存正弦函数值 时量化误差为：
（ ） ｛ ［ （ ）］｝ Ｇ（ｎ）＝ｓｉｎ ２π２ＦＬｒｎ －２Ｓ１Ｒ ２Ｓｓｉｎ ２π２２ＬＢＦ ２ＦＬｒｎ
者等于采样 函 数 Ｓ′ （ｍ）周 期。 所 以，Ｓ′ （ｍ）周 期
基于fpga的双dds任意波发生器设计与杂散噪声抑制方法(一)
基于fpga的双dds任意波发生器设计与杂散噪声抑制方法(一)基于FPGA的双DDS任意波发生器设计与杂散噪声抑制方法引言基于FPGA的双DDS（Direct Digital Synthesis）任意波发生器是一种广泛应用于精密测量、通信系统以及无线电等领域的电子设备。
它能够实现高精度的信号发生，并且具有灵活性强、频率范围广等优点。
然而，在实际应用中，杂散噪声对任意波发生器的性能有着很大的影响。
因此，为了提高任意波发生器的性能，我们需要采取一系列的抑制方法。
方法一：提高分辨率提高分辨率是减小杂散噪声的一个重要方法。
可以通过增加相位积累器的位数，或者引入更高精度的时钟源，来提高任意波发生器的分辨率。
这样可以减小离散量化误差，从而降低杂散噪声的产生。
方法二：优化数字滤波器数字滤波器在双DDS任意波发生器中起到了关键的作用。
为了降低杂散噪声，可以采取以下措施：1. 采用高阶滤波器高阶滤波器具有更好的频率选择特性和更强的抑制能力，可以有效降低杂散噪声的幅度。
因此，在设计双DDS任意波发生器时，应尽可能选择高阶滤波器。
2. 优化滤波器的截止频率选择合适的截止频率可以在有效保留主要信号成分的同时，削弱非主要信号的能量。
通过优化滤波器的截止频率，可以进一步降低杂散噪声的水平。
3. 增加滤波器的通带带宽通过增加滤波器的通带带宽，可以提高主要信号的传输效率，并减少滤波器引入的干扰。
这有助于降低杂散噪声的产生。
方法三：提高时钟源质量时钟源是任意波发生器的重要组成部分，其质量直接影响到发生器的性能。
为了降低杂散噪声，可以采取以下措施：1. 使用稳定的基准时钟源选择稳定的基准时钟源可以大大减小时钟抖动的影响，并降低杂散噪声的水平。
2. 降低时钟源的相位噪声时钟源的相位噪声对任意波发生器的性能有着重要影响。
通过采用低相位噪声的时钟源，可以有效减小杂散噪声的产生。
方法四：降低时钟抖动时钟抖动是任意波发生器中一个重要的杂散噪声源。
关于DDS杂散抑制的研究
ＥＬＥＣＴＲＯＮＩＣＳ ＷＯＲＬＤ ·技术 交 流
关 于 ＤＤＳ杂 散 抑 制 的 研 究
苏 州大学 电子信 息学院 张晓峰 赵鹤 鸣 邵 雷
【摘要 】直接数 字频 率合成器 （ＤＤＳ—Ｄｉｇｉｔａｌ Ｄｉｒｅｃｔ Ｓｙｎｔｈｅｓｉｓ）是一种数 字频 率合成 方法，有频 率分辨 率高、相位连读 等优 点，但 存 在 杂散信号 的影响 。本文针对ＤＤＳ杂散 信号的抑 制 ，提 出了噪 声中和 法并进行 了论述 。 【关键词 】ＤＤＳ；杂散信号 ；噪声 中和
·１４２ · 电 子 心 界
ＥＬＥＣＴＲＯＮＩＣＳ ＷＯＲＬＤ·技 术 交 流
比较 图中的三部分，就可 以的发现：叠加随机信号后，杂散 信号的功率谱密度是有下降的；叠加 高斯 白噪声后，也是可 以抑
并不是很显著 。这里，提出一种新的思路，称 为噪声 中和法 。其 基本原理是将相位累加器的输 出信号分为两路 。其 中一路叠加上 噪声；另一路减去噪声。接着 ，再根据叠加或减去噪声的信号的 相 位序列 ，去相位．幅度查找表 中寻址 这样的一种方式 ，虽然 两路信号都有截断，也都会造成杂散信号的产生 。但是 ，由于出 现两路信号进行寻址，会使得输 出信号出现一定程度的补偿 。并 且 ，可 以进 行 大胆 推 测 的是 ，当 把 叠 加 噪 声 的路 数 增 多 ，以及 把 减去噪声的路数做相应 的增加 。那么随之 寻址信号的增多，信号 补 偿 能力 也会 增 强 ，抑 制 杂散 信 号 的能 力越 好 。仿 真 图见 图４。
dds的phasenoise参数
dds的phasenoise参数DDS（Direct Digital Synthesis）是一种数字直接合成技术，用于生成高精度、高稳定度的可编程频率信号。
在DDS中，相位噪声是一个重要的参数，它描述了信号的相位随机波动程度。
相位噪声会对信号的频谱纯净度、时域稳定性等方面产生影响，因此在设计和应用中需要对其进行评估和控制。
相位噪声通常通过以下几个参数来描述：带宽、单位频率上的相位噪声、相位噪声密度以及20Hz到1MHz内的相位噪声值。
首先，带宽是相位噪声的一个重要参数。
它代表着相位噪声在频率域上的分布范围。
带宽可以通过相位噪声的功率谱密度曲线来确定，通常以3dB带宽来衡量。
其次，单位频率上的相位噪声（也称为相位噪声级）是描述相位噪声强度的一个指标，通常以dBc/Hz为单位。
它表示了在单位频率范围内的相位噪声功率相对于基准频率上的信号功率的比值。
每隔10Hz到12.4kHz的频率点上测量和记录相位噪声级。
相位噪声密度（PSD）是相位噪声功率在单位频率上的分布，通常以dBc/Hz为单位。
相位噪声密度是相位噪声功率谱密度的对数形式，表示了在不同频率下的相位噪声强度。
最后，20Hz到1MHz内的相位噪声值反映了相位噪声在特定频率范围内的强度。
它通常以dBc为单位，表示了在20Hz到1MHz内相位噪声与基准频率上的信号功率之间的比值。
相位噪声参数的典型值取决于具体的DDS芯片或设备。
通常，DDS芯片的相位噪声级在10kHz频率处为-100dBc/Hz，在1MHz处为-140dBc/Hz；相位噪声密度通常在-120dBc/Hz至-140dBc/Hz范围内；20Hz到1MHz内的相位噪声值通常在-80dBc至-100dBc范围内。
为了改善相位噪声性能，可以采取一些方式，如使用更高性能的时钟源、增加滤波电路、优化布局、降低环境温度等。
另外，在应用中还可以通过数字滤波、增加抽头等技术手段来降低相位噪声的影响。
总之，相位噪声是DDS中一个重要的参数，描述了信号的相位随机波动程度。
一种基于DDS产生噪声调频干扰的方法
一种基于DDS产生噪声调频干扰的方法
权莲姬;高希权
【期刊名称】《宇航计测技术》
【年(卷),期】2015(035)005
【摘要】噪声调频干扰具有宽的干扰带宽和较大的噪声功率,是目前对雷达、引信、通信进行阻塞式干扰中最常用的干扰形式. 本文采用DDS技术,结合FPGA芯片结
构特点,产生噪声调频干扰,改进了传统的设计方法,在置频精度、结构和速度方面有了很大的改善,具有一定应用价值.
【总页数】4页(P17-20)
【作者】权莲姬;高希权
【作者单位】北京无线电计量测试研究所,北京100039;北京无线电计量测试研究所,北京100039
【正文语种】中文
【中图分类】TN97
【相关文献】
1.噪声调频干扰下的一种雷达目标检测方法 [J], 赵兴录;张善文;甄蜀春
2.基于DDS的非线性调频信号的产生及其实现方法 [J], 刘春冉;陈伯孝;李锋林
3.一种基于雷达视频波形的噪声调频干扰带宽辨识算法的研究 [J], 贾鑫;梁泰基;郭桂蓉
4.一种基于FPGA浮点运算的噪声调频干扰产生方法 [J], 谢锦生
5.一种基于调频噪声干扰信号的协同探测定位技术 [J], 石林;王宏;周宇
因版权原因，仅展示原文概要，查看原文内容请购买。
DDS的背景噪声分析
DDS的背景噪声分析摘要: 首先对两种不同类型的幅度量化杂散信号进行了描述和时域分析,然后用离散傅里叶变换法着重对无相位舍位情况下的幅度量化杂散信号进行了频谱仿真,得到了一些关于其频谱特征和杂散水平的规律性结论,这些结论对DDS 的工程应用有重要的指导作用。
关键词: DDS；杂散；背景噪声； DFTAn Analysis of the Background Noise of Direct Digital Synthesizers Abstract: In this paper, two different kinds of spurious signals generated by the amplitude truncation are formulated and their waveform characters are briefly analyzed. Then, the frequency spectra of the amplitude-truncation spurious signals without the presence of phase truncation are emphatically simulated with the DFT method and some important conclusions are achieved, which are instructive to the application of DDS.Key words: DDS； spurious signals； background noise； DFT 引言直接数字频率合成（DDS）是近些年迅速发展起来的一种新的频率合成技术,它具有频率转换速度快、频率分辨率高、输出相位连续、相位噪声低、频率稳定度高等突出优点,因而在各种通信系统中得到了越来越广泛的应用。
但是,DDS的全数字结构也使得它有较大的输出杂散,这一缺点限制了其进一步的应用和发展,当前,杂散分析是DDS研究的一个重点。
基于相位间隔DDS合成信号噪声分析
1.引言DDS合成技术以其失真小、信号参数数字化等优点，在通信、电子领域已经获得广泛的应用，是目前仪器仪表产生信号的主要技术之一。
DDS由相位累加器、正弦或余弦表及D/A转换器组成。
相位累加器按一定的基准频率进行累加计数，累加步进增量为相位数据，累加结果为正弦数据表的地址；由地址读出正弦波样点数据进行D/A转换，输出模拟正弦波。
DDS是以阶梯折线波逼近正弦波的方法实现正弦波，如图1。
可见，DDS合成的正弦波噪声来源主要是D/A转换器的量化噪声和相位噪声。
单周期样点数越多，D/A转换器的分辨率越高，波形越好。
研究表明，单周期样点数和D/A转换器的分辨率有一定的关系，单方面提高任意一方面并不一定获得波形的改善。
图1DDS合成正弦波2.最小量化信噪比通常正弦信号发生器是用失真度来衡量正弦波的好坏。
失真度是谐波的等效有效值和正弦波有效值之比。
DDS合成技术的非线性失真主要来源于D/A转换器的非线性，忽略D/A转换器的非线性，用信噪比来衡量DDS合成正弦波的性能。
信噪比定义一个正弦周期信号功率和噪声平均功率比。
用信噪比描述正弦波的性能也存在一定的问题，在信噪比一定的情况下，若噪声功率平均分配整个正弦周期时，有较高质量的正弦波，但若噪声功率集中到某个时刻时，其产生的波形畸变，对作为信号源，也是不可容忍的。
针对DDS合成信号的特点，DDS产生的量化噪声功率是以等间隔的相位划分的。
以相位间隔定义信噪比，从图1可以看出，每一个样点间隔的量化噪声功率都不同。
其中在正弦波过零点处产生的量化噪声功率最大，定义该处为最小信噪比。
设DDS要产生的正弦波为：u=sinθ（1）其功率为0.5。
一周期正弦波的样点数为N，DDS产生的可能最大功率量化噪声功率为：P N m=1α2-α2乙(sinθ-sinα)2dθ=1-1cosα-1sinα（2）其中：α=2π/N为相位间隔。
则其最小量化信噪比：SN m in=0.5P N m =12-cosα-sinα（3）式（3）可见，随着单周期样点数N的增加，相位间隔α越小，SN m in 就越大，波形越好。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于DD S 技术的噪声分析及抑噪实现朱 昊1,刘文耀1,梁 杰2,刘 颉2,郭海涛2,郝永杰3(11天津大学精密仪器与光电子工程学院、光电信息技术科学教育部重点实验室,天津 300072;21国家海洋技术中心,天津 300111;31北京普天方正通信技术有限公司,北京 100086)摘 要:直接数字合成(DD S [1-5])是一种重要的频率合成技术[6],具有分辨率高、频率变换快等优点,在雷达、海洋ADCP 及通信等领域有着广泛的应用前景。
文中对DD S 技术所含有的噪声进行了剖析,并得出结论,在量化字长一定的情况下,产生波形的频率误差与参考频率有很大的关系,参考频率越高,波形质量越好,并且当信号的当参考时钟频率与所发射波形频率之比小于10∶1时,波形会产生明显的失真;针对DDS 技术的噪声,结合具体的数字合成芯片AD 9854,提出了一种设计Bu tterw o rth 滤波器去噪的方法,该方法简单,易行,具有良好的通用性。
关键词:直接数字合成;雷达;ADCP ;AD 9854中图分类号:TN 74 文献标识码:A 文章编号:100322029(2005)01201202051 引言直接数字合成(DD S -D irect D igital Syn thesis )是20世纪70年代兴起并不断发展的信号合成技术[7]。
随着DD S 集成电路的飞速发展,DD S 技术因为它的灵活性而倍受青睐,它的出现导致了频率合成的第二次革命。
1971年,T ierney 等发表了关于新型数字合成电路的研究成果,第一次完整地提出了DD S 概念。
由于DD S 具有超宽的相对带宽,超高的捷变速度,超细的分辨率,以及相位的连续性,可以输出宽带正交信号,可编程,全数字化便于单片集成等优越性能,因此在短短20a 时间里面,得到了飞速的发展。
DD S 的应用也越来越广泛,目前,市场上性能优良的DD S 产品正不断的推出。
DD S 技术可以理解为数字信号处理理论的一种延伸,数字信号理论包括分析和综合两个方面的内容。
DD S 技术就是数字信号处理中信号综合的硬收稿日期:2004207222基金项目:国家863海洋监测技术主题818资助项目(8632818206203)。
作者简介:朱昊(19782),男,辽宁鞍山人士,博士生,主要从事海洋ADCP 信号处理方面的研究。
件实现问题,它是根据采样定理,利用全数字的方法与频率相对应正弦线性相位序列,并将此序列完成相位到幅度的转换,从而得到所需要的正弦波。
DD S 技术正广泛的应用到各个领域,然而随着通信、雷达、航天技术以及海洋ADCP [8]的快速发展,这些领域对于信号质量的要求也越来越高。
特别是在利用多普勒原理进行测量的过程中,对波形精度的要求就更加苛刻。
本文对DD S 产生噪声的原因、规律进行了深刻的剖析,并结合实际,给出了一种方便快捷的滤波设计方法,得到了很好的结果。
2 DD S 的基本工作原理如图1所示,DD S 主要由频率控制字寄存器、相位累加器、相位幅度转换查找表、D A转换器及图1 DD S 的基本原理框图第24卷 第1期2005年3月 海 洋 技 术O CEAN T ECHNOLO GY V o l 124,N o 11M arch,2005低通滤波器(L PF)构成[9]。
频率控制字和CL K为DD S的关键输入量。
当DD S开始工作时,每来一个时钟,相位累加器就完成一次累加,并把累加结果保存在相位寄存器中,同时输出给相位幅度转换查找表。
相位幅度转换查找表的任务是把输入的相位按照查找表方式计算出它的幅度,然后再由D A转换器完成数模转换,在输出端可以得到一个连续的模拟信号。
受到硬件条件的制约,频率控制字、相位累加器中的相位寄存器以及输出到查找表的地址信号有一定的位数限制。
不妨设频率控制字为M、相位寄存器的位数为N,CL K的频率为f C。
那么相位累加器的输出N B的频率为:f N B=M×f C2N(1) 设相位幅度转换查找表内存储的数据为一个周期的数据,那么DD S的输出频率f O=f N B。
DD S的频率分辨率与M的位数和N的大小有关。
当M的位数为N时,DD S的频率分辨率∃f 为:∃f=f C2N(2) 相位幅度转换查找表由一个只读存贮器构成。
当需要DD S输出为正弦信号时,这个查找表为正弦信号查找表,它的数量取决于输入的地址的位数。
如果输入地址的位数为N B,那么它的容量为C-lt= 2NB个字;如果N B=48,那么C-lt=256kG字节,就现有技术条件这是无法想象的。
实际做法是,N B 是由N通过截取等到,这可以减少存贮器的容量,但这是以造成附加相位截取误差为代价的。
3 噪声分析由以上基本原理可知,DD S的输出相当于按照频率设置字,对一个周期的正弦信号进行抽样,然后,把结果输出到D A转换器件,考虑到D A的保持特性,输出的波形实际是如图2所示,呈阶梯形状的正弦波。
而每个阶梯的步长代表DD S的步进相位,它的值可以表示为∃5=2ΠM2N(3) 对于DD S集成芯片而言,N是固定的,但是输图2 DD S波形输出入的时钟频率和频率控制字是可变的,下面研究一下它们和信号输出频谱的关系。
如式(3)可见,M 越大,步进相位越大,而每来一个时钟周期,相位步进一个∃5,换句话说,每个周期有n s=2Π∃5=2NM个抽样点,而每个抽样的时间间隔T s=1f C(s),与式(1)相一致。
图3是DD S输出信号的频谱,频谱中出现设计频率的倍频分量,这种高频分量可以视为噪声。
频谱中所含高频分量和抽样点个数有关,抽样点越多,DD S输出信号中高频分量就越小。
当输入时钟频率一定时,由式(1)可见采样点越小,输出信号的频率也就越大;而输出频率越高,输出信号中的高频噪声也就越大。
图3 DD S输出信号的频谱由于D A的数模转换位数有限,它也给输出波形带来通常所说的量化噪声,在假设量化噪声是均匀分布的条件下,用公式(4)表示输出信号的信噪比。
SN R=1176+6102B(4)121 第1期 朱 昊等:基于DD S技术的噪声分析及抑噪实现 其中SN R 表示信噪比,B 表示D A 的数据位数。
另外,DD S 还会受到相位噪声,幅值量化噪声的影响,所有的这些都会导致产生的波形不干净,精度不高。
4 去噪实现与结果分析本文利用DD S 芯片AD 9854做了电路设计,如图4。
利用D SP [10-11]对其进行控制,实现了波形的产生,并证明了上述观点。
图4 DD S 电路设计图 由于DD S 技术含有上述噪声,首先需要进行滤波器[12]设计。
这里采用的滤波器是由BU RR -BROW N 推荐的一种滤波器设计方法如图(5)。
图中右上角既是滤波的电路图,可以看出,这种方法设计快捷,外围电路简单,是一种极好的设计方法。
这里首先采用的实验波形频率小于300kH z ,故给出的滤波器设计截止频率为1M H z ,图6为滤波器的设计平台和频响特性。
由图可以看出,滤波器阻带衰减很快,相位呈现线性相位,说明该滤波器的低通性能具有良好的鲁棒性。
图5 二阶Bu tterw o rth 滤波器图6 滤波器设计平台及频响特性221 海 洋 技 术 第24卷 图7给出了滤波前后的对比效果,从图中可以看出,滤波器对上述噪声的抑制效果十分明显。
图7 滤波结果DD S 技术是建立在采样定理的基础上的,它首先对需要产生的波形进行采样,将采样值数字化后,存入存储器中。
这个过程,原则上只要满足Nyqu ist 采样定理,即可满足系统要求。
然而在噪声分析已经论述,这个过程不仅会带来高频分量,而且会带来波形失真。
在对滤波器的截止频率进行了修改之后,我们进一步做了实验,如图8所示。
系统采用的参考时钟为40M H z ,实验表明当参考波形频率与实际波形频率波形之比小于10∶1时,波形就会产生明显的失真。
至此,图8和图2的微观放大是统一的。
图8 波形失真图5 结论由于造成DD S 输出噪声的因素是多方面的,其中包括数字化(相位舍位,幅度量化)所引起的杂散,也包括由于DA C 的非线性、系统时钟的不稳定和PCB 板上产生的各种干扰和耦合索引起的输出杂散。
因此,要获得一个良好的输出频谱除了要注意多方面的问题,对其它一些噪声的产生分析将有它文阐述。
本文对数字合成技术的原理以及离散化噪声的产生进行了详尽的剖析,提出了一种简单便捷的滤波器方法,取得了良好的效果,较好的实现了抑制噪声的目的。
最终给出了一个的实验结果,当参考时钟和发射频率的比值越大越好,当两者的比值小于10∶1时,将产生明显的失真。
参考文献:[1] N I CHOLA S H ,SAM U EL I H ,K I M B 1T he op ti m izati on of direct digital frequency synthesizer perfo rm ance in the p resence of finite wo rdlength effects [J ]142nd A nnual frequency Contro l Sympo sium ,1988:35723631[2] N I CHOLA S H T ,SAM U EL I H 1A 150M hz direct digital frequency synthesizer in 1125um CM O S w ith 290dBc spuri ous response [J ]1IEEE j ournals on So lid 2State C ircuits ,1991,26(12):1959219691[3] DA CHRO TH E A 1H igh 2Speed A rch itecture and H ardw are I mp lem entati on of a 16bit 100M H z N um erically Contro lled O scellato r [J ]1ESSC I RC’98conference ,1998:45624591[4] M EYER B U 1A ccum ulato r Synthesizer w ith E rro r Compensati on [J ]1IEEE trans on C ircuits and System s II ,1998,45(7):88528891[5] VAN KKA J ,M AL TA R IM ,KO SUN CN M 1A direct D igital Synthesizer w ith an O n 2Ch i p D A Converter [J ]1IEEE j ournals on So lid 2State C ircuits ,1998,33(2):21822271[6] 肖汉波1一种基于DD S 芯片AD 9850的信号源[J ]1电讯技术12003,43(2):472501[7] M ay D 1D irect digital synthesis 2aspects of operati on and app licati on [J ]1IEE Co lloquium on D irect D igital F requency Synthesis ,1991,6(9):1271[8] 朱昊1嵌入式数字ADCP 信号处理系统的研究[D ]1天津:天津大学,20031[9] Bozic M ,Gardiner J G 1D irect digital synthesis spuri ous no ise p roperties [J ]1IEE Co lloquium on D irect D igital F requency Synthesis ,1991,1(11):1261(下转第135页)321 第1期 朱 昊等:基于DD S 技术的噪声分析及抑噪实现 [4] L ouis L W h itcom b ,D ana R ,Yoerger .Com bined Dopper LBL based navigati on of underw ater veh icles 11th Internati onal Sympo sium onU nm anned U ntethered Subm ersible T echno logy (UU ST 99)1[5] A nfbalM ato s ,N uno C ruz 1A lfredo M artins and Fernando L obo Pereira .D evelopm ent and i m p lem entati on of a low -co st LBL navigati onsystem fo r an AUV 1[6] 郭纪捷.水下拖体声学超短基线定位测量及其卡尔曼滤波技术[J ]1海洋技术,2002,21(1):72111[7] 孙思萍.水声定位技术的应用1海洋技术[J ]11993,12(4):302341[8] 吴自银.一种基于电子地图的GPS 导航定位技术[J ]1海洋通报,2001,(3)1A P ractical O verview and P ro sp ect of A cou stic Po siti on ing T echno logyL I Shou 2Jun(S econd Institu te of O ceanog rap hy ,SOA H ang z hou 310012)Abstract :In th is paper ,T he au tho r first in troduce the p rinci p le ,structu re of th ree k inds of A cou stic Po siti on ing System s ,and analyse the virtue and defect individually 1Som e typ ical P roducts are show ed to illum inate the perfo rm ance and the app licati on of A cou stic N avigati on System 1Sub sequen tly ,the new er developm en t of A cou stic Po siti on ing System is emphasized 1A t the end ,the au tho r summ arize the P ro spect of A cou stic Po siti on ing T echno logy 1Key words :A cou stic Po siti on ing System ;Baseline ;U nderw ater N avigati on ;DVLNAV ;A lvin Subm ersib le(上接第123页)[10] 朱明,鲁剑锋,赵建,秦于华1基于TM S 320C 6202D SP 的实时数字图像处理系统的设计[J ]1光学精密工程,2003,11(5):49725011[11] 王晓东,刘文耀,金月寒,郑伟1基于D SP 和CPLD 的激光雷达图像采集和显示集成系统[J ]1光学精密工程,2004,12(2):19021941[12] 汪洋,郑亲波1基于I M S 320V C 5402的数字图像空间滤波系统设计[J ]1光电工程,2002,29(3):65-671A nalysis of DD S T echn ique and I m p lem en tati on of E li m inating N o iseZHU H ao 1,L I U W en 2yao 1,GU O H ai 2tao 2,HAO Yong 2jie3(11Colleg e of P recision Instrum en t and Op to 2electron ic E ng ,T ianj in U n iversity ,T ianj in ,300072,P ,R .Ch ina ,K ey L abora tory of Op to 2electron ics Inf or m a tion and T echn ica l S cience (T ianj in U n iversity ),M in istry of E d uca tion ,T ianj in ,300072;21N a tiona l O cean T echnology Cen ter ,T ianj in ,300111;31B eij ing P u tian F ound er Co mm un ica tions ,Inc .100086)Abstract :A n i m po rtan t frequency syn thesis techno logy w ith such advan tages as h igh frequency reso lu ti on and fast frequency conversi on ,DD S has found w ide app licati on in radar ,A cou stic Dopp ler Cu rren t P rofiler (ADCP )and comm un icati on field .T heo ry analysis unveils that the compact relati on s betw een the no ise and reference peri ods.T he less the no ise ,the h igher the reference frequency .T he resu lts i m p ly that the created w ave w ill be disto rted w hen the rati o of the reference clock to its fre 2quency is less than 10:1.M o reover ,a p ractical ,si m p lified and robu st m ethod on how to design bu tterw o rth filter fo r sup 2p ressing glitches acco rding to the no ise of DD S is in troduced w ith a C M O S Ch i p of AD 9854.Key words :D irect D igital Syn thesis ;R adar ;ADCP ;AD 9854531 第1期 李守军等:水声定位技术的发展现状与展望 。