最新卷积码的Viterbi译码设计设计
Matlab设计卷积编码和Viterbi已实现_read me
1、卷积编码和Viterbi解码的原理参见tutorial，代码编写都是基于该文档进行
网址：
或者附带的pdf文件
2、Convolutional Encoding采用Matlab自带的编码程序；可以在Matlab安装目
录下的通信工具箱中找到
3、测试程序testV对比了uncoded system & (2,1,2)卷积码经维特比解码后误码率
和信噪比曲线图，也可以采用别的卷积编码生成矩阵
4、由于无法压缩上传，故把代码放在一个word文档中，可将其中各子程序分
别复制出来保存为M。
注意有可能某些注释在doc文件中换行了，需要修改为注释
5、代码很少用matlab内部函数和工具箱，除某些参考网上设计外其余皆为自己
编写并测试通过，可修改其内容实现其他功能。
卷积编码及Viterbi译码的低时延FPGA设计实现
卷积编码及Viterbi译码的低时延FPGA设计实现张健，吴倩文，高泽峰，周志刚(杭州电子科技大学电子信息学院袁浙江杭州310018)摘要：针对毫米波通信的高速率和低时延设计要求,设计实现1/2码率(2,1,7)卷积码的低时延译码。
采用高度并行优化实现框架、低延时的最小值选择方式，获得Viterbi硬判决译码算法的输出遥利用基于Xilinx公司的Artix7-xc7a200t芯片综合后，译码器的数据输出延时约89个时钟周期，最高工作频率可达203.92MHz遥结果表明，该译码器可支持吉比特级的数据传输速率，实现了低延时、高速率的编译码器遥关键词：毫米波通信；卷积码；Viterbi译码；system generator中图分类号：TN911.22文献标识码：A DOI:10.16157/j.issn.0258-7998.201025中文引用格式：张健袁吴倩文，高泽峰袁等.卷积编码及Viterbi译码的低时延FPGA设计实现[J].电子技术应用，2021,47 (6)：96-99.英文弓I用格式：Zhang Jian,Wu Qianwen,Gao Zefeng,et al.Low-latency FPGA design and implementation of convolutional coding and Viterbi decoding[J].Application of Electronic Technique,2021,47(6)：96-99.Low-latency FPGA design and implementation of convolutionalcoding and Viterbi decodingZhang Jian,Wu Qianwen,Gao Zefeng,Zhou Zhigang(School of Electronic Information,Hangzhou Dianzi University,Hangzhou310018,China)Abstract:Aiming at the high-speed and low-delay design requirements of millimeter wave communications,this paper designs low-delay decoding of convolutional codes with1/2code rate(2,1,7).A highly parallel optimization implementation framework and a low-latency minimum selection method are adopted to obtain the output of the Viterbi hard decision decoding algorithm.After synthesis using the Artix7-xc7a200t chip based on Xilinx,the data output delay of the decoder is about89clock cycles,and the highest operating frequency can reach203.92MHz.The results show that the decoder can support gigabit-level data transmission rates,and realizes a low-latency,high-rate codec.Key words:millimeter wave communication；convolutional code；Viterbi decoding；system generator0引言近年来,5G移动通信技术的发展受到人们的广泛关注,高速率、高可靠、低时延的高能效通信成为毫米波通信中的重要因素［1-2」。
数字通信中的卷积编码及Viterbi译码器设计
必 须 采 用 差 错 控 制 编码 等信 道 编码 技 术 ，使 误 码
率 进 一步 降低 。 差错 控 制 编 码 的基 本 过 程 是 ：在 发 送 端 被 传
的标 准 中等 等 。当然 ， 可 以应用 在 有线 通 信 的数 也 字视 频 广播 （ Ｖ 系统 之 中 。在 欧 洲制 定 的 Ｄ Ｂ Ｄ Ｂ） Ｖ — Ｃ标准 中 ，采 取 了卷积 码 和 分组 码 级 联 的方 法 ， 即 以 约 束 长 度 为 ７的卷 积 码 作 为外 码 ， Ｒ （ ｅ ｄ 以 Ｓ Ｒ ｅ— Ｓ ｌ ｍ ｎ 码 作 为 内码 。 ｏｉ ｏ ） ｏ
１ 差错 控制编 码的概 述
数 字信息 在有 噪声 的信道 中传输 时 ，会受 到噪
声 干扰 的影响 ， 码总 是不可 避免 的 。 码率 的大小 误 误
差 错 控 制 编 码 所 要 解 决 的 问题 就是 探 索 各 种
Hale Waihona Puke 编码 和译 码 方 法 。其基 本 方 法有 两 种 ， 种 是 自动 一 重 发 请 求 （ Ｑ： ｕｏ ｔ ｅ ｅｔ Ｒ ｑ ｅｔ方 法 ， ＡＲ Ａ ｔｍａ ｃ Ｒ ｐ ａ ｅ ｕ ｓ） ｉ
即在 接 收端 能够 通 过 检验 约束 关 系来 发 现 错误 ， 然
后 通 知发 送 端重 新 发送 出错 的部 分 ； 另一 种 是前 向 纠错 （ Ｅ Ｆ ｒ ａｄ Ｅ ｒｒ Ｃ ｒ ｃｉ ） 法 ， 收 端 Ｆ Ｃ： ｏｗ ｒ ｒ ｏｒ ｔ ｎ 方 ｏ ｅ ｏ 接
与许 多 因素有关 ，最基 本 的就是 信道 中随机干扰 的 大 小相 对 于有 用信 号 的强 度 比 ， 即信 噪 比（ ｖ 。 Ｅ ０ ） 根 据 香 农 信 息 理 论 ， 要 使 只 足 够 大 ， 可 以 就
卷积码的维特比译码原理及仿真
卷积码的维特比译码原理及仿真摘 要 本课程设计主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab 软件进行设计与仿真，并进行误码率分析。
实验原理QPSK ：QPSK 是英文QuadraturePhaseShiftKeying 的缩略语简称，意为正交相移键控，是一种数字调制方式。
四相相移键控信号简称“QPSK ”。
它分为绝对相移和相对相移两种。
卷积码：又称连环码，是由伊莱亚斯(P.elias)于1955年提出来的一种非分组码。
积码将k 个信息比特编成n 个比特，但k 和n 通常很小，特别适合以串行形式进行传输，时延小。
卷积码是在一个滑动的数据比特序列上进行模2和操作，从而生成一个比特码流。
卷积码和分组码的根本区别在于，它不是把信息序列分组后再进行单独编码，而是由连续输入的信息序列得到连续输出的已编码序列。
卷积码具有误码纠错的能力，首先被引入卫星和太空的通信中。
NASA 标准（2，1，6）卷积码生成多项式为： 346134562()1()1g D D D D D g D D D D D=++++=++++其卷积编码器为：图1.1 K=7，码率为1/2的卷积码编码器维特比译码：采用概率译码的基本思想是：把已接收序列与所有可能的发送序列做比较，选择其中码距最小的一个序列作为发送序列。
如果接收到L 组信息比特，每个符号包括v 个比特。
接收到的Lv 比特序列与2L 条路径进行比较，汉明距离最近的那一条路径被选择为最有可能被传输的路劲。
当L 较大时，使得译码器难以实现。
维特比算法则对上述概率译码做了简化，以至成为了一种实用化的概率算法。
它并不是在网格图上一次比较所有可能的2kL 条路径(序列)，而是接收一段，计算和比较一段，选择一段最大似然可能的码段，从而达到整个码序列是一个最大似然值得序列。
下面以图2.1的(2，1，3)卷积码编码器所编出的码为例，来说明维特比解码的方法和运作过程。
卷积码的Viterbi译码设计设计
摘要在数字通信系统中，通常采用差错控制编码来提高系统的可靠性。
自P．Elias 首次提出卷积码编码以来，这一编码技术至今仍显示出强大的生命力。
目前，卷积码已广泛应用在无线通信标准中，如GSM，CDMA2000和IS-95等无线通信标准中。
针对N-CDMA数据传输过程中的误码问题,本文论述了旨在提高数据传输质量的维特比译码器的设计。
虽然Viterbi译码复杂度较大，实现较为困难，但效率高，速度快。
因此本文着重分析和讨论了1/2速率的（2,1,9）卷积码编码和其Viterbi译码算法。
深入研究卷积码编码原理和Viterbi算法原理后，提出了（2,1,9）卷积码编码以及Viterbi算法的初始化、加—比—选和回溯设计方案，运用查表的方法,避免了大量繁琐计算,使得译码简洁迅速,译码器的实时性能良好。
并充分利用TMS320C54X系列DSP芯片，用汇编语言完成了（2,1,9）卷积码编码和Viterbi 译码的程序。
关键词：差错控制编码、卷积码、Viterbi译码、TMS320C54X、DSPAbstractIn digital communication systems, error control coding is usually used to improve system reliability. Since P.Elias put forward the convolutional coding the first time, the coding is still showing strong vitality.,has become widely used in satellite communications, wireless communications and many other communication systemsas a kind of channel coding method. such as GSM, CDMA2000 and has been a wireless communication standards of IS-95.In view of the error problem in the process of N-CDMA data transmission, this paper discusses the aims to improve the quality of data transmission of victor design than the decoder.Although Viterbi decoding complexity is bigger, more difficult to achieve, but high efficiency and fast speed. So this article emphatically analyzed and discussed the 1/2 rate (2,1,9) convolution code coding and its Viterbi decoding algorithm. In-depth study on principle of convolution code coding and Viterbi algorithm, proposed the convolution code coding and Viterbi algorithm (2,1,9) initialization, add - than - choose and back design, using look-up table method, to avoid a large amount of tedious calculation, the decoding and quick, good real-time performance of the decoder. Make full use of the series of TMS320C54X DSP chip, using assembly language to complete the（2,1,9）convolution code coding and Viterbi decoding process.Keywords: error control coding, convolutional code, Viterbi decoding, TMS320C54X目录摘要 (1)Abstract (2)目录 (3)1.绪论 (1)1.1 移动通信及N-CDMA背景 (1)1.2 数字通信概述 (1)1.3 卷积编码与译码的发展 (3)1.4 主要研究工作 (3)2.DSP与CCS简介 (5)2.1 DSP概述 (5)2.1.1 DSP的主要特点 (5)2.1.2 CSSU单元概述 (7)2.2 CCS概述 (8)2.3 本章小结 (8)3.卷积码的理论基础 (9)3.1 卷积码的概述 (9)3.1.1 卷积码基本原理 (9)3.1.2 卷积码的纠错能力 (9)3.1.3 卷积码的表示方法 (10)3.2 Viterbi译码的概述 (11)3.3 本章小结 (14)4．卷积编码的实现 (15)4.1 (2,1,9)卷积码编码 (15)4.1.1 (2,1,9)卷积码编码设计方案 (15)4.1.2 (2,1,9)卷积码编码流程图 (16)4.1.3 (2,1,9)卷积编码程序实现 (16)4.1.4 (2,1,9)的程序仿真 (17)4.2 (2,1,9)卷积码状态转换表 (17)4.2.1 (2,1,9)卷积码状态转换表的设计算法 (18)4.2.2 (2,1,9)卷积码状态转换表的流程图 (18)4.2.3 (2,1,9)卷积码状态表 (18)4.2.4 (2,1,9)卷积码状态表的蝶形结构 (21)4.3 本章小结 (22)5. Viterbi译码的实现 (23)5.1 Viterbi译码基础 (23)5.2 Viterbi译码算法 (23)5.3 变量定义情况 (25)5.4 初始化 (26)5.4.1 初始化流程图 (27)5.4.2 初始化程序仿真 (27)5.5 加-比-选 (28)5.5.1加-比-选流程图 (29)5.5.2加-比-选程序仿真 (30)5.6 回溯 (31)5.6.1 回溯流程图 (32)5.6.2 回溯仿真图 (33)5.7 Viterbi纠错测试 (34)5.8 本章小结 (34)总结 (36)致谢 ............................................................................ 错误！未定义书签。
matlab卷积编码与viterbi译码的实现
matlab卷积编码与viterbi译码的实现MATLAB中viterbi译码算法讨论⼤家可以再评论区交流！！！MATLAB中实现viterbi译码的函数为：convenc其中：code = convenc（msg，trellis）vitdec其中：vitdec（code，trellis，tblen，opmode，dectype）code卷积编码，trellis⽹格表，tblen回溯长度，opmode：cont、term、trunc，dectype：unquant、hard、soft；本⼈最近在做⼀个关于viterbi译码算法，最终在FPGA中实现，在FPGA中最终的实现⽅案为xillinx IP核实现。
在此之前⽤MATLAB进⾏仿真验证。
matlab程序：Tre = poly2trellis（7，[133 171]）;通过poly2trellis⽣成逻辑关系图，如下图所⽰。
逻辑关系图%卷积编码：msg = [0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 0 0 1]；code = convenc（msg，Tre）；%code = [0,0,1,1,0,1,0,0,0,1,1,0,0,1,0,1,1,0,0,0,1,0,0,0,1,0,1,0,0,1,1,1,1,1,1,1,0,0,1,1,0,1,0,1,1,1,1,0]；%这是通过convenc函数⽣成的卷积码%vitdec译码：%在vitdec译码过程中采⽤硬判决，通过不同的tblen和opmode来找出其中关系。
%（1） opmode = conttblen = 12;msg_dat = vitdec(code,Tre,tblen,'cont','hard');%msg_dat =[ 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 ];%通过了解到cont模式中，vitdec译码会有延迟，延迟的长度为tblen长度，所以在此对vitdec进⾏修改code_temp = [code,zeros(1,24)];msg_temp = vitdec(code_temp ,T,12,'cont','hard')msg_dat = msg_temp(13:end);%msg_dat = [ 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 0 0 1];%此时vitdec译码出来的数据和信源⼀样tblen = 18;code_temp = [code,zeros(1,24)];msg_temp = vitdec(code_temp ,T,12,'cont','hard')msg_dat = msg_temp(13:end);%msg_dat = [ 0 0 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0];%此时vitdec译码出来的数据和信源在后⾯最后⼀位不⼀样%（2） opmode = termtblen = 12；msg_dat = vitdec(code,Tre,tblen,'term','hard');%msg_dat = [0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 1 0 0 0 0 0 0 0];%此时vitdec译码出来的数据和信源⼀样前16位和信源⼀样后⾯的就出错了tblen = 18；msg_dat = vitdec(code,Tre,tblen,'term','hard');%msg_dat = [0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 1 0 0 0 0 0 0 0];%此时vitdec译码出来的数据和信源⼀样前16位和信源⼀样后⾯的就出错了%（3）opmode = trunctblen = 12;msg_dat = vitdec(code,Tre,tblen,'trunc','hard');%msg_dat = [ 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 0 0 1];%此时vitdec译码出来的数据和信源⼀样tblen = 18;msg_dat = vitdec(code,Tre,tblen,'trunc','hard');%msg_dat = [ 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 0 0 1];%此时vitdec译码出来的数据和信源⼀样总结：以上通过⽐较tblen和opmode模式的不同对产⽣的结果，其中cont和trunc的模式总结起来就是cont有tblen延迟，但是trunc没有。
卷积码编码器及Viterbi译码器的设计
1.
卷积码是一种性能优越的信道编码。(n ,k ,N) 表示把 k 个信息比特编成 n 个比特，N 为编码约束长度,说明编码过程中互相约束的码段个数。卷积码编码后的 n 个码元不仅与当前组的 k 个信息比特有关,而且与前 N - 1 个输入组的信息比特有关。编码过程中相互关联的码元有 N ×n 个。R = k/ n 是卷积码 的码率,码率和约束长度是衡量卷积码的两个重要参数。 卷积码的编码描述方式有很多种：冲激响应描述法、生成矩阵描述法、多项式乘积描述法、状态图描述，树图描述，网格图描述等。卷积码的纠错能力随着 N 的增加而增大，而差错率随着 N 的增加而指数下降。在编码器复杂性相同的情况下，卷积码的性能优于分组码。分组码的译码算法可以由其代数特性得到。卷积码虽然可以采用适用于分组码的门限译码(即大数逻辑译码)，但性能不如维特比译码和序列译码[5]。
Abstract：This course design mainly resolves to a convolutional code sequence for Viterbi Viterbi decoding output, and through the Matlab software to carry on the design and simulation, and analysis of bit error rate. In curriculum design, system development platform for Windows Vista Ultimate, program design and simulation using Matlab R2007a(7.4), and finally the simulation list is consistent with theoretical analysis.
第9章Viterbi译码及其实现
第9章Viterbi译码及其实现Viterbi译码是一种使用动态规划算法来解码卷积码的方法，它通过寻找最有可能的路径来恢复被编码的数据。
在这篇文章中，我们将介绍Viterbi译码的基本原理以及如何实现它。
1. Viterbi译码原理：Viterbi译码是一种基于有向无环图（DAG）的动态规划算法。
它的基本思想是在每一个时刻，选取最有可能的路径来解码出当前的数据。
具体来说，它会使用一个状态转移图来表示每个时刻的状态以及状态之间的转移。
每个状态表示接收到的一串码元，其中可能包含错误。
在Viterbi译码中，我们需要确定的是在给定的时刻，以及所有之前的时刻，哪个状态是最有可能接收到当前的码元。
为了实现这一点，我们需要每个时刻的状态转移图以及每个状态接收到正确码元的概率。
通过比较不同路径的概率，我们可以选择最有可能的路径。
2. Viterbi译码实现：Viterbi译码可以通过以下步骤实现：1）初始化：在初始时刻，我们首先需要将所有状态的概率初始化为1，并将每个状态的前一个状态设置为初始状态。
这样做是为了确保在选择路径时考虑所有可能的路径。
2）递推计算：从初始时刻开始，我们根据每个状态接收到的码元和切换到下一个状态的概率，更新每个状态的概率以及前一个状态。
具体来说，我们可以使用以下公式进行计算：当前状态概率=当前状态接收到的码元概率*前一个状态概率*切换到当前状态的概率3）路径选择：一旦计算出所有状态的概率，我们可以比较不同路径的概率，选择最有可能的路径。
具体来说，我们可以从最后一个时刻的状态开始，根据每个状态的概率选择前一个状态，直到回到初始状态。
4）结果恢复：一旦选择了最有可能的路径，我们可以根据这条路径中每个状态接收到的码元恢复原始数据。
通过以上步骤，我们可以使用Viterbi译码来解码卷积码并恢复原始数据。
总结：Viterbi译码是一种有效的卷积码译码方法，它使用了动态规划算法来选择最有可能的路径。
动态规划：卷积码Viterbi译码算法
动态规划：卷积码的Viterbi译码算法学院：网研院姓名：xxx 学号：xxx 一、动态规划原理动态规划(dynamic programming)是运筹学的一个分支，是求解决策过程(decision process)最优化的数学方法。
动态规划算法通常用于求解具有某种最优性质的问题。
在这类问题中，可能会有许多可行解，每一个解都对应于一个值，我们希望找到具有最优值的解。
动态规划算法与分治法类似，其基本思想也是将待求解问题分解成若干个子问题，先求解子问题，然后从这些子问题的解得到原问题的解。
与分治法不同的是，适合于用动态规划求解的问题，经分解得到子问题往往不是互相独立的。
若用分治法来解这类问题，则分解得到的子问题数目太多，有些子问题被重复计算了很多次。
如果我们能够保存已解决的子问题的答案，而在需要时再找出已求得的答案，这样就可以避免大量的重复计算，节省时间。
动态规划程序设计是对解最优化问题的一种途径、一种方法，而不是一种特殊算法。
不象搜索或数值计算那样，具有一个标准的数学表达式和明确清晰的解题方法。
动态规划程序设计往往是针对一种最优化问题，由于各种问题的性质不同，确定最优解的条件也互不相同，因而动态规划的设计方法对不同的问题，有各具特色的解题方法，而不存在一种万能的动态规划算法，可以解决各类最优化问题。
二、卷积码的Viterbi译码算法简介在介绍维特比译码算法之前，首先了解一下卷积码编码，它常常与维特比译码结合使用。
（2,1,3）卷积码编码器是最常见的卷积码编码器，在本次实验中也使用了（2,1,3）卷积码编码器，下面介绍它的原理。
（2,1,3）卷积码是把信源输出的信息序列，以1个码元为一段，通过编码器输出长为2的一段码段。
该码段的值不仅与当前输入码元有关，而且也与其之前的2个输入码元有关。
如下图所示，输出out1是输入、第一个编码器存储的值和第二个编码器存储的值逻辑加操作的结果，输出out2是输入和第二个编码器存储的值逻辑加操作的结果。
一种Viterbi译码器的设计
一种Viterbi译码器的设计摘要卷积编码和Viterbi译码是广泛使用的信道编码技术。
本文阐述了卷积码和Viterbi译码的基本原理，并且采用VHDL硬件编程语言来进行编程，最后用Modelsim 对程序进行仿真和验证。
关键词Viterbi译码；VHDL；Modelsim仿真；验证卷积码及Viterbi译码是一种纠错性能好且硬件实现简单的信道编解码方案。
它在编码过程中，卷积码充分利用了各码字间的相关性，而且它的信息元和校验元也比分组码小，在与分组码同样的码率R和设备复杂的条件下，无论从理论上还是从实践上都证明卷积码的性能至少不比分组码差；而且卷积码在实现最佳译码也较分组码容易。
所以从信道编码定理来看，卷积码是一种非常有前途的码类。
1Viterbi译码器的基本结构Viterbi译码算法属于概率译码，根据后验概率计算方法的不同，Viterbi算法又可分为硬判决和软判决译码。
译码过程中采用汉明距离累加的方法称为硬判决，采用欧氏距离的方法称为软判决译码。
Viterbi算法是卷积码在AWGN（加性高斯白噪声）信道下的的最佳译码的算法，Viterbi译码算法的核心是ACS，按照最大似然概率准则向前不断延伸所有可能的最佳译码路径。
本文以（2，1，7）卷积码为例，说明Viterbi卷积译码原理。
1）分支度量计算模块。
分支度量模块计算进入当前状态的两条分支路径的度量值。
对于硬判决，分支度量是接受到的码字与分支值的汉明码距（即不同位的个数）；对于软判决，工程上常用均匀量化以二进制表示，计算的是接收到的码字与分支值的欧式距离，其中软判决接收到的111表示硬判决的1，000表示硬判决的0，其余表示1或0的强弱。
这样可以比硬判决获得2-3dB的软判决增益，而译码器的复杂度并没有增加。
对于n=2的卷积码所有的编码输出可能为4个，即：00，01，10，11。
这样每次就只需要计算接收软判决信息和这 4 种编码可能的距离即可。
卷积编码及基于DSP的Viterbi译码器设计
第 ０ｌ卷第 ５期 ２ ３年 ｌ 月 ０２ ０
信 息 与 控 制
Ｉ ｆ ｒ ａ ｉｎ ａ ｄ Ｃｏ ｔｏ ｎ ｏ ｍ ｔｏ ｎ ｎ ｒ ｌ
Ｖ ｏ ．３ Ｎ ｏ． １ １． ５
ＯＣ ．．２ ０ ｔ ０２
文 章 编 号 ：０ ２０ １ （０ ２ ０ — ７— ４ １ ０ — ４ １ ２ ０ ） ５４ ３０
ｃ ｎ ｒ ｌｃ ｄ ｎ ） ｏ ｔ ｏ ｏ ｉ ｇ
另 一 种 是 前 向纠 错 （ Ｅ 方 法 ， 收 端 能 根 据 接 收 Ｆ Ｃ） 接 序 列 的具 体 情 况 ， 测 出发 送 端 最 有 可 能 发 送 的 序 猜 列．Ｅ Ｆ Ｃ不 需 要 反 馈 信 道 ， 要 求 检 错 重 发 ， 而 延 不 因
卷 积 编 码 及 基 于 ＤＳ 的 Ｖｉｅ ｂ 译 码 器 设 计 Ｐ ｔｒ ｉ
赵 冰
（ 济大学 中德 学院信 号与信 息处 理专业 同 上海 ２ ０９ ） ０ ０ ２
摘
要 ： 积 编 码 是 前 向 纠 错 的 差 错 控 制 编 码 方 法 之 一 ， ｔｒｉ 码 是 卷 积 码 的 一 种 杰 出 的 译 码 算 法 ， 卷 Ｖｉ ｂ 译 ｅ
卷 积码 和 分 组 码 是 差 错 控 制 编 码 的两 种 主要 形 式 ， 积码 处 理 连 续 数 据 ， 次 处 理 １位 或 几 位 ， 卷 一 分 组 码 处 理 一 个 相 当 大 的 消 息 块 （ 般 可 以到 几 百 字 一 节 ） 在 编 码 器 复 杂 度 相 同 的 情 况 下 ， 积 码 的 性 能 ． 卷 优 于 分 组 码 ， 今 卷 积 码 被 使 用 于 几 乎 所 有 的无 线 如 通 信 标 准 中 ， ＧＳ 、Ｓ ９ 、 ＧＰ 和 Ｃ 如 Ｍ Ｉ 一５ ３ Ｐ ＤＭＡ２ ０ ００ 等 ， 可 以应用在 有线 的数字视频 广播 （ 也 ＤＶＢ） 统 系
可编程Viterbi译码器设计与实现
ｍａ ｄ ｅ ｔ ｈ ｅ ｂ ｅ ｎ ｅ ｉ ｆ ｃ ｉ ａ ｌ ａ ｔ ｔ ｅ ｍｐ ｔ ｆ ｏ ｒ ｔ ｈ ｅ ｃ ｏ ｍｍｕ ｎ ｉ ｃ ａ ｔ ｉ ｏ ｎ ｓ ｙ ｓ ｔ ｅ ｍ ｉ ｎ ｔ ｅ ｒ ｍｓ ｏ ｆ ｃ ｈ ａ ｎ ｎ ｅ ｌ ｔ ｒ ａ ｎ ｓ ｍｉ ｓ ｓ ｉ ｏ ｎ．Ｔ ｈ ｅ ｄ ｅ ｄ ｉ ｃ ａ ｔ ｅ ｄ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ｏ ｒ ａ ｒ ｃ ｈ ｉ ｔ ｅ ｃ ｔ ｕ ｒ ｅ ｉ ｓ
摘 要 ：卷 积编码 作 为 一种 优 秀 的信道 编码 方式 ， 已被 广泛 应 用在 卫 星通 信和 无 线通 信 系统 中。在
它所 对应 的译 码 方式 中， Ｖ ｉ ｔ ｅ ｒ ｂ ｉ 译 码 性 能较优 。 ， 不仅 译码 速 度快 ，
中 图 分 类 号 ：Ｔ Ｎ ４ ９ ２ 文 献 标 识 码 ：Ａ 文 章 编 号 ：０ ２ ５ ８ — ７ ９ ９ ８ ｆ ２ ０ １ ４ ） ０ ３ — ０ ０ ２ ９ — ０ ３
Ｄｅ ｓ ｉ ｇ ｎ ａ ｎ ｄ ｉ ｍｐ ｌ ｅ ｍｅ ｎ ｔ ａ ｔ ｉ ｏ ｎ ｆ ｏ ｒ ｐ ｒ ｏ ｇ ｒ ａ ｍｍａ ｂ ｌ ｅ Ｖｉ ｔ ｅ ｒ ｂ ｉ ｄ ｅ ｃ ｏ ｄ ｅ ｒ
ｄ ｅ ｓ ｉ ｇ ｎ ｅ ｄ ａ ｎ ｄ ｔ ｈ ｅ ｃ ｏ ｄ ｉ ｎ ｇ ｏ ｆ（ ２， １ ， ７ ）ｆ ｏ ｒ ｍ ａ ｔ ｉ ｓ ｉ ｍ ｐ ｌ ｅ ｍｅ ｎ ｔ ｅ ｄ ｂ ｙ Ａ Ｓ Ｉ Ｃ ．Ｃ ｏ ｍ ｐ ａ ｒ ｅ ｄ ｔ ｈ ｅ ｐ ｅ ｆ ｒ ｏ ｒ ｍａ ｎ ｃ ｅ ｏ ｆ ｔ ｈ ｅ ｔ ｗ ｏ ｄ ｅ ｓ ｉ ｇ ｎ， ｔ ｈ ｅ ｍａ ｘ ｉ ｍｕ ｍ
ｐ ａ ｐ ｅ ｒ ｐ ｒ ｏ ｐ ｏ ｓ ｅ ｓ ａ ｓ ｐ ｅ ｃ ｉ ｉ ｆ ｃ ｉ ｎ ｓ ｔ ｒ ｕ ｃ ｔ ｉ ｏ ｎ ｓ ｅ ｔ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ｏ ｒ ａ ｒ ｃ ｈ ｉ ｔ ｅ ｃ ｔ ｕ ｒ ｅ ， ｉ ｓ ａ ｂ ｌ ｅ ｔ ｏ ｓ ｕ ｐ ｐ ｏ ｒ ｔ ｍｕ ｌ ｔ ｉ ｐ ｌ ｅ ｃ ｏ ｎ ｓ ｔ ｒ ａ ｉ ｎ ｔ ｌ ｅ ｎ ｇ ｔ ｈ ｏ ｆ Ｖｉ ｔ ｅ ｒ ｂ ｉ ｄ ｅ ｃ ｏ ｄ ｉ ｎ ｇ ，ｈ ａ ｓ
卷积 维特比译码 c语言
卷积维特比译码c语言卷积码和维特比（Viterbi）译码是两种在通信系统中常用的编码和解码技术。
卷积码是一种线性分组码，它通过将输入信息序列与一组预定的约束条件进行卷积运算来生成编码序列。
而维特比译码是一种高效的解码算法，用于从接收到的信号中恢复出原始的编码序列。
下面是一个简单的C语言示例，演示了如何实现卷积编码和维特比译码。
请注意，这只是一个基本的示例，实际的实现可能会更复杂，并且需要更多的错误处理和优化。
c复制代码:#include <stdio.h>#include <stdlib.h>#define N 4#define K 2#define G 2// 卷积编码函数void convolutional_encode(int input[K], int code[N]) {int i, j;for (i = 0; i < N; i++) {code[i] = 0;}for (i = 0; i < K; i++) {code[i] = input[i];}for (i = K; i < N; i++) {code[i] = (code[i - 1] ^ code[i - 2]) & G;}}// 维特比译码函数void viterbi_decode(int received[N], int output[K]) {int branch_metric[N][2];int path_metric[N];int max_metric, new_max_metric;int max_path, new_max_path;int i, j, k;for (i = 0; i < N; i++) {path_metric[i] = abs(received[i] - 0); // 初始化路径度量branch_metric[i][0] = abs(received[i] - 0); // 初始化分支度量branch_metric[i][1] = abs(received[i] - G); // 初始化分支}for (i = 0; i < N; i++) {output[i] = 0; // 初始化输出序列}for (i = 0; i < N; i++) {if (branch_metric[i][0] > branch_metric[i][1]) {output[i] = 0; // 选择分支0作为当前的最优路径path_metric[i] = branch_metric[i][0]; // 更新路径度量} else {output[i] = 1; // 选择分支1作为当前的最优路径path_metric[i] = branch_metric[i][1]; // 更新路径度量}if (path_metric[i] > max_metric) {max_metric = path_metric[i]; // 记录最大路径度量max_path = i; // 记录最大路径度量对应的路径值} else if (path_metric[i] == max_metric) { // 如果当前路径度量与最大路径度量相等，则选择路径值较小的路径作为最优路径new_max_metric = path_metric[i]; // 记录新的最大路径度量new_max_path = i; // 记录新的最大路径度量对应的路} else if (path_metric[i] < max_metric && path_metric[i] > new_max_metric) { // 如果当前路径度量比新记录的最大路径度量要小，但是比之前的最大路径度量要大，则更新新的最大路径度量和对应的路径值new_max_metric = path_metric[i]; // 更新新的最大路径度量new_max_path = i; // 更新新的最大路径度量对应的路径值} else if (path_metric[i] < max_metric && path_metric[i] < new_max_metric) { // 如果当前路径度量比新记录的最大路径度量要小，但是比之前的最大路径度量要小，则更新新的最大路径度量和对应的路径值，同时更新最优路径为新记录的最大路径对应的路径值和对应的分支值new_max_metric = new_max_metric; // 更新新的最大路径度量不变new_max_path = i; // 更新新的最大路径度量对应的路径值为当前路径。
卷积编码及基于DSP的Viterbi译码器设计
卷积编码及基于DSP的Viterbi译码器设计卷积编码是一种在通信领域中常用的技术，它通过将输入序列与一组固定的卷积核进行卷积运算，将输入序列转换为更长的输出序列。
在传输过程中，由于信号受到噪声和其他干扰的影响，传输信号可能会出现错误。
为了提高传输的可靠性，需要对接收到的信号进行译码，以纠正传输中的错误。
Viterbi译码器是一种常用的译码器，它基于Viterbi算法进行工作。
Viterbi算法是一种动态规划算法，通过计算各个状态的最大路径度量值，来确定最可能的传输序列。
Viterbi译码器主要用于卷积编码的解码过程，可以有效地纠正传输中的错误。
在设计Viterbi译码器时，基于DSP（数字信号处理器）的实现方式可以提供更高的性能和灵活性。
DSP是一种专门用于数字信号处理的芯片或处理器，其高性能的并行计算能力和丰富的算法库使得它成为译码器设计的理想选择。
基于DSP的Viterbi译码器设计需要考虑以下几个关键因素：首先，需要确定卷积编码的参数，包括卷积核的个数、每个卷积核的长度和生成多项式的系数。
这些参数会直接影响译码器的性能和复杂度。
其次，需要对Viterbi算法进行实现和优化。
由于Viterbi算法涉及到大量的状态转移和度量计算，需要充分利用DSP的并行计算能力和高效的算法实现方式，以提高译码器的运行速度和效率。
此外，还需要考虑DSP的资源和功耗限制。
通过合理地分配DSP的计算和存储资源，可以在保证性能的同时，降低功耗和成本。
最后，还可以考虑引入其他的优化技术，如迭代译码和软信息反馈等。
这些技术可以进一步提高译码器的性能和抗干扰能力。
基于DSP的Viterbi译码器设计是一项复杂而关键的工作，它在提高通信系统可靠性和性能方面起着重要的作用。
通过合理的设计和优化，可以实现高效、可靠的译码功能，为通信系统的发展和应用提供有力的支持。
卷积编码及Viterbi 解码的FPGA 实现及应用
卷积编码及Viterbi 解码的FPGA 实现及应用
0 引言
在现代通信系统中，信道编码技术得到了广泛的应用。
卷积码结构简单，硬
件实现容易，同时有着较好的查错纠错能力，因此在无线通信中经常使用，而
其解码方式常用Viterbi 译码。
1 卷积编码
卷积码(Convolutional Coding)是由PgElias 于20 世纪50 年代提出的一种非分组码。
它实现非常简单，将要发送的信息序列经过一个特定的线性移位寄存器，即完成了编码。
卷积编码常用(n,k,m) 表示，一般n 和k 的值都比较小，其中m 为编码约束长度，它表示编码时相应的信息比特在编码器中停留的时间。
卷积编码是一
种前后相关联的编码过程，编码后的码元和当前的k 个比特位相关，同时也与
前m - 1 个输入比特相关，使得相互关联的码元达到m 乘以n 个。
衡量卷积码性能的两个重要参数是码率(k n)和约束长度。
2 卷积码的描述方法
卷积码的编码描述方法有很多，工程中最常用的是寄存器网络结构法、码多
项式法和状态图形表示法。
如本系统中使用的(2,1,7)卷积编码，它的寄存器网络结构法表示如图1 所示。
离散卷积法表示如下：
其中卷积运算用*表示，g1,g2 为脉冲冲激响应。
则如图1 中可以表示为：
3 卷积码的译码
由于卷积码自身没有严格的代数结构，其译码过程相对复杂。
目前常用的方。
通过Viterbi译码算法实现译码器优化实现方案
通过Viterbi译码算法实现译码器优化实现方案
1 引言
由于卷积码优良的性能，被广泛应用于深空通信、卫星通信和2G、3G移动通信中。
卷积码有三种译码方法：门限译码、概率译码和Viterbi算法，其中Viterbi算法是一种基于网格图的最大似然译码算法，是卷积码的最佳译码方式，具有效率高、速度快等优点。
从工程应用角度看，对Viterbi译码器的性能*价指标主要有译码速度、处理时延和资源占用等。
本文通过对Viterbi译码算法及卷积码编码网格图特点的分析，提出一种在FPGA设计中，采用全并行结构、判决信息比特与路径信息向量同步存储以及路径度量最小量化的译码器优化实现方案。
测试和试验结果表明，该方案与传统的译码算法相比，具有更高的速度、更低的时延和更简单的结构。
2 卷积编码网格图特点
图1所示为卷积编码网格图结构，图中每一状态有两条输入支路和两条输出支路。
2.1 输入支路的特点
任意一个状态节点Si都有两条输入支路，且这两条输入支路对应的源节点分别为：
此外，i为偶数时，两条输入支路的输入信息都为‘1’；i为奇数时，两条输入支路的输入信息都为‘0’。
2.2 输出支路的特点
任意一个状态节点Si都有两条输出支路，且两条输出支路对应的目的节点分别为：
此外，目的节点是Sj1的输出支路对应的输入信息都为‘0’；目的节点是Sj2的输出支路对应的输入信息都为‘1’。
3 Viterbi译码器的优化算法
3.1 判决信息比特与路径信息向量同步存储算法。
FPGA_ASIC-卷积码的Viterbi高速译码方案
投稿栏目：嵌入式与SOC——PLD CPLD FPGA应用卷积码的Viterbi高速译码方案A High-speed viterbi-decoding Scheme for Convolutional Code（1.南京师范大学分析测试中心，2.南京师范大学物理科学与技术学院）刘国锦1王济生2时斌1朱晓舒1（1. Analysis and Testing Center of Nanjing Normal University, 2. School of Physics and Technology of Nanjing Normal University） LIU Guo-jin1 WANG Ji-sheng2摘要：本文探讨了无线通信中广泛涉及的差错控制问题，介绍了卷积码的编译码原理。
提出了一种卷积码编码，及其高速Viterbi译码的实现方案，对译码的各个组成部分作了分析，并在FPGA中实现了该译码方案。
仿真结果表明，在纠正能力范围内，能够正确纠错并译码，且具有高速译码的优点，达到了预期的效果，该设计方案可以非常容易地应用到很多差错控制的通信系统中。
Abstract: This paper discusses the issue of error-control involved widely in wireless communications, and introduces the coding and endcoding principle of Convolutional Code. A scheme of encoding of Convolutional Code and its high-speed viterbi decoding is proposed, and the components of decoding are analysed, then the scheme is implemented in FPGA. The simulation result indicates that it can correct the error bits exactly within the range of capability error-correcting, and it has the advantage of high-speed decoding. Prospective effect is realized.This design scheme can be applied easily in many communication systems with error-control.关键词：差错控制；卷积码；Viterbi译码；寄存器交换Key words: error-control; Convolutional Code; viterbi decoding; register-exchange中图分类号：TN492 文献标识码：A0 引言在无线通信过程中，由于信道中噪声干扰的存在，会不可避免地造成发送端的码元经过有噪信道到达接收端后，接受的码元中发生了差错，从而影响了无线数据通信的可靠性。
卷积码Viterbi译码的FPGA实现
中国新通信2009.11卷积码及其Viterbi 算法的简介卷积码是1955年由Elias 提出，它与分组码不同，分组码是把k 个信息比特的序列编成n 个比特的码组，每个码组的n-k 个校验位仅与本码组k 个信息位有关，而与其他码组无关。
为了达到一定的纠错能力和编码效率，分组码的码组长度一般都比较大。
编译码时必须把整个信息码组存储起来，由此产生的译码延时随n 的增加而增加。
卷积码编码的一般结构如图1所示。
卷积码的概率译码最早始于1961年由Wozencraft 提出的序列译码，1963年由Fano 进行了改进，提出了Fano 算法。
1967年由Viterbi 提出了另外一种概率译码算法Viterbi 译码算法，它是一种最大似然译码算法，在码的约束度较小时，它比序列译码算法效率更高、速度更快，译码器也较简单。
因此，自Viterbi 译码算法提出以来，无论在理论上，还是在实践上都得到了极其迅速的发展。
Viterbi 算法并不等价于最大似然算法，但是，在一定的条件下，Viterbi 算法就是最大似然译码和最佳译码算法。
2Viterbi 算法的FPGA 实现2.1FPGA 的结构和特点随着半导体器件技术的快速发展，专用集成电陈健李广华（天津工业大学信息与通信工程学院天津300160）摘要本文根据卷积码编码的方式，和Viterbi 译码算法，认真分析了Viterbi 译码算法各部分的功能、特点。
采用硬件描述语言Verilog HDL ，编写了（2，1，7）卷积码的编译码程序，进行了Viterbi 译码器的FPGA 设计。
关键词卷积码Viterbi 算法现场可编程门阵列卷积码Vit e rb i 译码的FP GA 实现1k1n输出图1卷积码编码的一般结构图中国新通信经验与交流EXPERIENCE AND EXCHANGE53CHINA NEW TELECOMMUNICATIONS January 2009路（ASIC ）的设计技术也随之不断提高和进步，现场可编程门阵列（FPGA ）的出现使得系统级集成电路的设计开发成为可能，电子设计自动化（EDA ）技术正给整个电子设计领域带来一场新的革命。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
卷积码的V i t e r b i译码设计设计摘要在数字通信系统中，通常采用差错控制编码来提高系统的可靠性。
自P．Elias首次提出卷积码编码以来，这一编码技术至今仍显示出强大的生命力。
目前，卷积码已广泛应用在无线通信标准中，如GSM，CDMA2000和IS-95等无线通信标准中。
针对N-CDMA数据传输过程中的误码问题,本文论述了旨在提高数据传输质量的维特比译码器的设计。
虽然Viterbi译码复杂度较大，实现较为困难，但效率高，速度快。
因此本文着重分析和讨论了1/2速率的（2,1,9）卷积码编码和其Viterbi译码算法。
深入研究卷积码编码原理和Viterbi算法原理后，提出了（2,1,9）卷积码编码以及Viterbi算法的初始化、加—比—选和回溯设计方案，运用查表的方法,避免了大量繁琐计算,使得译码简洁迅速,译码器的实时性能良好。
并充分利用TMS320C54X系列DSP芯片，用汇编语言完成了（2,1,9）卷积码编码和Viterbi译码的程序。
关键词：差错控制编码、卷积码、Viterbi译码、TMS320C54X、DSPAbstractIn digital communication systems, error control coding is usually used to improve system reliability. Since P.Elias put forward the convolutional coding the first time, the coding is still showing strong vitality.,has become widely used in satellite communications, wireless communications and many other communication systemsas a kind of channel coding method. such as GSM, CDMA2000 and has been a wireless communication standards of IS-95.In view of the error problem in the process of N-CDMA data transmission, this paper discusses the aims to improve the quality of data transmission of victor design than the decoder.Although Viterbi decoding complexity is bigger, more difficult to achieve, but high efficiency and fast speed. So this article emphatically analyzed and discussed the 1/2 rate (2,1,9) convolution code coding and its Viterbi decoding algorithm. In-depth study on principle of convolution code coding and Viterbi algorithm, proposed the convolution code coding and Viterbi algorithm (2,1,9) initialization, add - than - choose and back design, using look-up table method, to avoid a large amount of tedious calculation, the decoding and quick, good real-time performance of the decoder. Make full use of the series of TMS320C54X DSP chip, using assembly language to complete the（2,1,9）convolution code coding and Viterbi decodingprocess.Keywords: error control coding, convolutional code, Viterbi decoding, TMS320C54X目录摘要 (1)Abstract (2)目录 (3)1.绪论 (1)1.1 移动通信及N-CDMA背景 (1)1.2 数字通信概述 (1)1.3 卷积编码与译码的发展 (3)1.4 主要研究工作 (3)2.DSP与CCS简介 (5)2.1 DSP概述 (5)2.1.1 DSP的主要特点 (5)2.1.2 CSSU单元概述 (7)2.2 CCS概述 (8)2.3 本章小结 (8)3.卷积码的理论基础 (9)3.1 卷积码的概述 (9)3.1.1 卷积码基本原理 (9)3.1.2 卷积码的纠错能力 (9)3.1.3 卷积码的表示方法 (9)3.2 Viterbi译码的概述 (11)3.3 本章小结 (14)4．卷积编码的实现 (15)4.1 (2,1,9)卷积码编码 (15)4.1.1 (2,1,9)卷积码编码设计方案 (15)4.1.2 (2,1,9)卷积码编码流程图 (16)4.1.3 (2,1,9)卷积编码程序实现 (16)4.1.4 (2,1,9)的程序仿真 (17)4.2 (2,1,9)卷积码状态转换表 (17)4.2.1 (2,1,9)卷积码状态转换表的设计算法 (17)4.2.2 (2,1,9)卷积码状态转换表的流程图 (18)4.2.3 (2,1,9)卷积码状态表 (18)4.2.4 (2,1,9)卷积码状态表的蝶形结构 (21)4.3 本章小结 (22)5. Viterbi译码的实现 (23)5.1 Viterbi译码基础 (23)5.2 Viterbi译码算法 (23)5.3 变量定义情况 (25)5.4 初始化 (26)5.4.1 初始化流程图 (26)5.4.2 初始化程序仿真 (27)5.5 加-比-选 (27)5.5.1加-比-选流程图 (29)5.5.2加-比-选程序仿真 (30)5.6 回溯 (31)5.6.1 回溯流程图 (32)5.6.2 回溯仿真图 (33)5.7 Viterbi纠错测试 (33)5.8 本章小结 (34)总结 (35)参考文献 (36)附录1：（2,1,9）卷积编码器原程序 (37)附录2：（2,1,9）Viterbi译码原程序 (39)1.绪论1.1 移动通信及N-CDMA背景人们希望在任何时候、在任何地方、与任何人都能及时沟通联系、交流信息。
而这就是移动通信所为人们提供的服务。
顾名思义，移动通信是指通信双方至少有一方在移动中(或者临时停留在一个非预定的位置上）进行信息传输和交换，这包括移动体（车辆、船舶、飞机或行人）和移动体之间的通信，移动体和固定点（固定无线电台或有线用户）之间的通信。
通信系统和网络经过数字化的进程后，目前主要的通信系统和网络都是数字化的系统和网络，移动通信也是如此。
通常，人们把模拟移动通信系统（包括模拟蜂窝网、模拟无绳电话与模拟集群调度系统等）称作第一代移动通信（1G），而把数字化的移动通信系统（包括数字蜂窝网、数字无绳电话与移动数据系统以及移动卫星通信系统等）称作第二代移动通信系统（2G）[9]。
第二代移动通信系统主要包括广泛使用的GSM公用移动通信网和窄带数字移动公用网（N-CDMA)。
N-CDMA与GSM的根本区别在于采用了不同的多址技术，GSM采用TDMA,而N-CDMA采用CDMA。
采用了CDMA技术的移动网有很多的优越性，比如，CDMA网络的抗干扰性能很强，瞬时发射功率比较小；CDMA网络中的用户可以以相同的频率同时通信（分配的码不同），相邻的基站可以使用相同的频率，频率利用率非常高；CDMA移动通信网的容量大，通话质量好，频率规划简单，手机电池寿命长，能够实现多种形式的分集（时间分集、空间分集和频率分集）和软切换[17]。
1.2 数字通信概述观察电的信号波形，我们可以发现如图1-1所示，模拟信号的波形是在自由选取电压的同时连续变化的，而在如图1-2中可见，数字信号从高电压或低电压这两个值中选择其一。
如果设高电压为“1”、低电压为“0”，数字信号就可以用“1”、“0”来表示。
语言、音乐、图像等的信号是模拟信号，计算机所处理的信号则是数字信号。
下面将从保密性和抗干扰能力两方面对模拟信号和数字信号进行比较。
（1）保密性模拟通信很容易被窃听。
只要收到了模拟信号，就容易得到通信的内容。
而在数字通信系统中，信号经过模/数（A/D）转换后可以进行加密处理，再进行传输，在接收端解密后经过数/模（D/A）转换还原出原始信号，其保密性好。
（2）抗干扰能力模拟信号沿线路的传输过程中会受到外界和通信系统内部的各种噪声干扰。
噪声和信号混合后难以分开，从而使得通信质量下降。
但是，对于数字通信，尽管数字信号在传输过程中混入杂音，但可以利用电子电路构成的门限电压（称为阈值）去衡量输入的信号电压，只有达到某一电压幅度，电路才会有输出值，并自动生成整齐的脉冲。
较小的杂音电压到达时，由于它低于门限电压而被滤掉，不会引起电路动作。
因此再生信号与原始信号完全相同，除非干扰信号大于原始信号才会产生误码[15]。
电压号处理都离不开数字信号。
从模拟信号转换到数字信号（称为模/数转换）一般要经过抽样、量化和编码三个过程，最终变成一连串由“0”和“1”代表的脉冲数字信号。
其中，抽样就是以相等的间隔时间来抽取模拟信号的样值，使连续的信号变成离散的信号。
量化是把抽取的样值变换为最接近数字值，表示抽取样值的大小。
编码则是量化的数值用一组二进制的数码来表示。
所有传输数字信号的数字通信系统都包括信源、信源编码、信道编码、调制、解调、信道译码、信源译码、信宿几个基本部分，可归结于如图1-3所示的模型。
电压1.3 卷积编码与译码的发展本文重点讨论的卷积码是Elias在1955年最早提出的，与分组码一样，编码后的码元序列n位分为一组，其中k位信息码元，r位附加的监督码元，r=n-k。
分组码中的监督码元仅与本码组的信息码元有关，而与其他码组的信息码元无关，而卷积码的监督码元不仅与本组信息码元有关，还与前面码组的信息码元有约束关系。
在编码器复杂性相同的情况下，卷积码性能优于分组码。