一种新的补偿硅电阻率／掺杂浓度模型
(整理)单晶硅材料补偿度的测量
单晶硅材料补偿度的测量摘要：本文叙述了N 型及P型硅材料杂质补偿度确定的方法,评述了方法的测试原理并说明了测试的具体方法。
关健词：单晶硅杂质补偿度一、前言通常的硅单晶由于n 型和p 型杂质同时存在, 而成为补偿型。
硅单晶的补偿度一般是指三族和四族元素在材料中的补偿程度。
由于补偿的存在影响硅单晶的质量, 从而也影响制得的器件质量。
一般补偿度严重的硅单晶制出的器件其参数稳定性差, 由于补偿度有举足轻重的作用, 各个国家都十分重视。
若是p型硅单晶有:式中, 为电阻率, 为电导率, 为空穴迁移率, 为p 型杂质浓度,为n 型杂质浓度为总杂质浓度P或为空穴浓度M为P型硅单晶之补偿度;C为控制杂质和反型杂质杂质浓度比。
只要越大补偿度就越低。
二、测量方法1、从低温迁移率测量材料补偿度1955 年Brooks-Herri【】提出了从低温迁移率计算电离杂质浓度的公式, 简称B·H公式（）式中, 为总电离杂质浓度, n为载流子浓度, 为硅的介电常数, 为载流子有效质量, 对空穴取;对电子取为电子有效质量。
测得利用关系：求得漂移迁移率产。
, 式中为Hall 因子。
在100k 以下p 型硅单晶的T=1 , 在77K 时，n型硅单的T也接近于1; 在100K以上N型硅和P 型硅分别用下列公式计算然后从下列公式求得杂质迁移率:式中为晶格迁移率。
室温下晶格迁移率对于P 型硅 ;对n型硅·。
这可以从晶格畸变势散射计算得到。
通常室温下测得的迁移率上限就是这个值。
室温下晶格散射起主要作用, 杂质散射可忽略, 所以由室温迁移率定出电离杂质浓度者应用B·H公式是困难的随着温度的下降, 晶格散射变小迁移率变大, 杂质散射变大:当后者占主要地位时, 至少是比较大时, 就可以用B ·H 公式计算电离杂质浓度了。
知道了某个温度下的电离杂质浓度, , 只要加上同一温度下的消电离度 就可得到总杂质浓度 （ ） ，把它和室温载流子浓度联立可求得补偿度。
半导体电阻率及其与杂质浓度和温度
nqn pq p
本征 i
1
ni (qn
qp )
（４－６５）
室温下，本征硅的约为2.3×105Ω·cm，本征锗
（禁宽小）约为47Ω·cm。
电阻率决定于载流子浓度和迁移率，与杂质浓度
和温度有关。
4.4.1 电阻率和杂质浓度的关系
图4-15是锗、硅和砷化镓（温度定）300K时随
杂质变化的曲线（非补偿或轻补偿）。
4.4 电阻率及其与杂质浓度和温度的关系
习惯用电阻率来讨论问题（四探针法）
n型 n
nqn
nq2 n
mn*
ｐ型
p
pq p
pq2 p
m*p
混合形
ቤተ መጻሕፍቲ ባይዱ
nqn
pq p
nq2 n
mn*
pq2 p
m*p
n型 n
1
nqn
（４－６２）
ｐ型
p
1
pq p
（４－６３）
混合型
1
（４－６４）
主要由电离杂质决定，迁移率也随温度升高而增
大，所以，电阻率随温度升高而下降。
C
q
1
A B
m*
AT
3/2
BNi T 3/2
0 硅与T关系
T
T
BC段 温度继续升高，杂质全部电离，本征激发 还不十分显著，载流子基本上不随温度变化，晶 格振动散射上升为主要矛盾，迁移率随温度升高 而降低，所以，电阻率随温度升高而增大。
A：轻掺（杂质浓度1016～1018cm-3），
迁移率随杂质浓度的变化较小
1
Ni
杂质浓度增高时，非线性曲线。原因： 一是杂质在室温下不能全部电离，重掺杂的简并 半导体中情况更加严重；
掺硼掺磷掺砷硅单晶电阻率与掺杂剂浓度换算规程
《掺硼、掺磷、掺砷硅单晶电阻率与掺杂剂浓度的换算规程》编制说明一工作简况：1.标准简况：本标准是对GB/T13389-1992《掺硼、掺磷、硅单晶电阻率与掺杂剂浓度的换算规程》的修订。
2.任务来源：根据全国半导体设备和材料标准化技术委员会材料分技术委员会半材标委字[]号文件,关于下达第批半导体材料国家标准(修)制订计划的通知,由有研半导体材料股份有限公司为主，四川新光硅业科技有限责任公司、中国计量科学研究院、万向硅峰电子股份有限公司、杭州海纳半导体有限公司、浙江金瑞泓科技股份有限公司等共同参加完成项目编号为20110432-T-469的国家标准《掺硼、掺磷、掺砷硅单晶电阻率与掺杂剂浓度的换算规程》简称（电阻率换算规程）的修定工作。
3.主要工作过程：3.1了解硅单晶的掺杂剂使用情况。
原国家标准修订于1992年，20年来随着重掺杂工艺的发展，越来越多的重掺单晶进入市场。
除了硼、磷之外，掺砷、掺梯甚至掺红磷的单晶工艺已经成熟。
3.2对 SEMI MF723的内容充分进行理解。
3.3编制《掺硼、掺磷、掺砷硅单晶电阻率与掺杂剂浓度的换算规程》的国家标准修订标准征求意见稿，广泛征求意见。
3.4并于2012年5月苏州会议上、2012年9月新疆会议上分别进行讨论和预审。
4. 本标准的主要起草人：孙燕高级工程师梁洪高级工程师高英高级工程师楼春兰高级工程师王飞尧高级工程师张静工程师曹孜高级工程师鲁进军工程师何良恩工程师张海英工程师张群社高级工程师二本标准的编制依据及编制原则：1.本标准按照GB/T1.1-2009和GB/T20000.2-2009的要求进行编制。
2.本标准是在对SEMI MF723《掺硼、掺磷、掺砷硅单晶电阻率与掺杂剂浓度的换算规程》国际先进标准的充分理解、消化吸收和实践的基础上，对原有的国家标准进行修订。
本标准内容完全涵盖SEMI MF723，标准采用了国标的格式。
3.与原标准相比，本次修订主要有如下变化：3.1增加了砷掺杂剂对电阻率的换算关系；3.2增加了掺硼硅单晶的电阻率换算空穴浓度和掺磷硅单晶电阻率换算电子浓度的关系式；3.3.明确了磷掺杂剂的换算可用于锑掺杂剂；3.4将原标准附录中的干扰因素移至标准中并重新整理、和添加了若干条；3.5增加了各种掺杂剂的电阻率与掺杂剂浓度换算的公式试验依据及说明、相应的参考文献见附录；3.6修订了精密度。
硅光电倍增器SiPM研究进展
硅光电倍增器(S i PM)研究进展殷登平、胡春周、胡小波、张l词青、梁琨、杨茹、韩德俊’ 北京师范大学核科学与技术学院，北京市辐射中心，北京，100875摘要：文章对当今弱光探测领域的一个研究热点，具有替代传统光电倍增管潜力的半导体探测器一硅光电倍增器(SiPM)进行了介绍，报道了一种利J}j衬底体电阻作为淬灭电阻的新结构SiPM的研制结果。
这种新结构SiPM的面积为0．5mmx0．5mm，APD单元密度104／mm2，单光子分辨本领良好，增益为105量级，在460nm波长处的最大探测效率达到25．6％，室温暗计数率为1．5MHz，光学串话4．2％。
实验结果显示，这种新结构SiPM能够较好地缓解现有SiPM存在的高探测效率与高动态范围不能兼得的矛盾，光学串话较小，且制作工艺较为简单。
关键字：硅光电倍增器，淬灭电阻，弱光探测，盖革模式APD弱光探测器技术在高能物理、天体物理及核医学成像等领域具有非常重要的应用。
目前应用最广泛的弱光探测器主要是光电倍增管(PMT)。
但PMT体积大、T作电压和功耗高、容易损坏、受光阴极限制探测效率较低、对磁场敏感以及不适合制作大规模阵列等缺点，限制了它在许多场合的应用。
上世纪九十年代俄罗斯从事核探测器研究的科学家提出了一个后来被称作硅光电倍增器(Si li co n pho to m u lt i p l ier-SiPM)的探测器概念受到弱光探测领域研究人员的高度关注，已经成为弱光探测器技术领域的一个研究热点u刈。
SiPM又被称为MPPC(Multi—Pixel Ph ot on Counter)或MAPO(Multi—Pixel A v a la n c he P ho t o n Detector)。
它由成百上千个工作在盖革模式下的雪崩光电二极管(APD)单元构成，每一个APD单元都串联一个约几百千欧姆的电阻用以控制APD单元的雪崩淬灭和电压恢复。
由于APD单元工作在反向击穿电压之上，当某一个A P D单元接收到一个光予时，所产生的光生载流子将触发雪崩击穿，光电转换增益可达l0 5一l O 6。
国家标准《掺硼、掺磷、掺砷硅单晶电阻率与掺杂剂浓度换算规程》编制说明
《掺硼、掺磷、掺砷硅单晶电阻率与掺杂剂浓度的换算规程》编制说明一工作简况：1.标准简况：本标准是对GB/T13389-1992《掺硼、掺磷、硅单晶电阻率与掺杂剂浓度的换算规程》的修订。
2.任务来源：根据全国半导体设备和材料标准化技术委员会材料分技术委员会半材标委字[]号文件,关于下达第批半导体材料国家标准(修)制订计划的通知,由有研半导体材料股份有限公司为主，四川新光硅业科技有限责任公司、中国计量科学研究院、万向硅峰电子股份有限公司、杭州海纳半导体有限公司、浙江金瑞泓科技股份有限公司等共同参加完成项目编号为20110432-T-469的国家标准《掺硼、掺磷、掺砷硅单晶电阻率与掺杂剂浓度的换算规程》简称（电阻率换算规程）的修定工作。
3.主要工作过程：3.1了解硅单晶的掺杂剂使用情况。
原国家标准修订于1992年，20年来随着重掺杂工艺的发展，越来越多的重掺单晶进入市场。
除了硼、磷之外，掺砷、掺梯甚至掺红磷的单晶工艺已经成熟。
3.2对 SEMI MF723的内容充分进行理解。
3.3编制《掺硼、掺磷、掺砷硅单晶电阻率与掺杂剂浓度的换算规程》的国家标准修订标准征求意见稿，广泛征求意见。
3.4并于2012年5月苏州会议上、2012年9月新疆会议上分别进行讨论和预审。
4. 本标准的主要起草人：孙燕高级工程师梁洪高级工程师高英高级工程师楼春兰高级工程师王飞尧高级工程师张静工程师曹孜高级工程师鲁进军工程师何良恩工程师张海英工程师张群社高级工程师二本标准的编制依据及编制原则：1.本标准按照GB/T1.1-2009和GB/T20000.2-2009的要求进行编制。
2.本标准是在对SEMI MF723《掺硼、掺磷、掺砷硅单晶电阻率与掺杂剂浓度的换算规程》国际先进标准的充分理解、消化吸收和实践的基础上，对原有的国家标准进行修订。
本标准内容完全涵盖SEMI MF723，标准采用了国标的格式。
3.与原标准相比，本次修订主要有如下变化：3.1增加了砷掺杂剂对电阻率的换算关系；3.2增加了掺硼硅单晶的电阻率换算空穴浓度和掺磷硅单晶电阻率换算电子浓度的关系式；3.3.明确了磷掺杂剂的换算可用于锑掺杂剂；3.4将原标准附录中的干扰因素移至标准中并重新整理、和添加了若干条；3.5增加了各种掺杂剂的电阻率与掺杂剂浓度换算的公式试验依据及说明、相应的参考文献见附录；3.6修订了精密度。
硅片径向电阻率变化测量方法-最新国标
1硅片径向电阻率变化测量方法1范围本文件描述了用直排四探针法测量硅单晶片径向电阻率变化的方法。
本文件适用于厚度小于探针平均间距、直径大于15mm 、室温电阻率在1×10-4—8×103Ω·cm 的P 型硅单晶片及室温电阻率在1×10-4—1.5×104Ω·cm 的N 型硅单晶片的径向电阻率变化的测量。
硅单晶其他范围电阻率的测试可参照本文件进行。
注1:如果芯片的厚度大于测量探针的平均间距，除了在芯片表面的中心测量外，没有几何校正因子可用。
2规范性引用文件下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。
凡是注日期的引用文件，仅注日期的版本适用于本文件；不注日期的引用文件，其最新版本（包括所有的修改单）适用于本文件。
GB/T1551—2021硅单晶电阻率的测定直排四探针法和直流两探针法GB/T 2828（所有部分）计数抽样检验程序GB/T 6618硅片厚度和总厚度变化测试方法GB/T 12965硅单晶切割片和研磨片GB/T 14264半导体材料术语GB/T 29507硅片平整度、厚度及总厚度变化测试自动非接触扫描法3术语和定义GB/T 14264界定的术语和定义适用于本文件。
4方法原理4.1直排四探针法排列成一直线的四根探针垂直地压在近似为半无穷大的平坦样品表面上,当直流电流由探针1、探针4流入半导体样品时,根据点源叠加原理,探针2、探针3位置的电位是探针1、探针4点电流源产生的电位的和,探针2、探针3之间的电势差即为电流源强度、样品电阻率和探针系数的函数。
将直流电流I 在探针1、探针4间通入样品,测试探针2、探针3间所产生的电势差V,根据测得的电流和电势差值,按公式(1)计算电阻率,测试示意图见图1。
对圆片样品还应根据其厚度、直径与平均探针间距的比例,利用修正因子进行修正。
ρ=2πSIV…………………………………………(1)式中:ρ———电阻率,单位为欧姆厘米(Ω·cm)；2S———探针间距,单位为厘米(cm)；V———测得的电势差,单位为毫伏(mV)；I———测得的电流,单位为毫安(mA)。
电阻率与载流子浓度掺杂浓度
半导体物理与器件
当电场比较强时，导带中的 电子将被电场加速并获得能量， 使得部分下能谷中的电子被散射 到E-k关系图中态密度有效质量 比较大的上能谷，mn*=0.55m0， 因此这部分电子的迁移率将会出 现下降的情形，这样就会导致导 带中电子的总迁移率随着电场的 增强而下降，从而引起负微分迁 移率和负微分电阻特性。
半导体物理与器件
问题：本征半导体的导电性（常温下）是 否一定比掺杂半导体更差？
p 1/ 2 n 1/ 2 n ni ( ) 和p ni ( ) n p
σSi-min≈0.86σSi-I;
mi导率，b=μ n/μ p σGaAs-min≈0.4σGaAs-I;
半导体物理与器件
1 , 又 E 1 1 C E E vd E C (常数)
速度饱和
半导体物理与器件
迁移率和电场的关系
右图所示为 锗、硅及砷 化镓单晶材 料中电子和 空穴的漂移 运动速度随 着外加电场 强度的变化 关系。
半导体物理与器件
从上述载流子漂移速度随外加电场的变化关系曲线中可 以看出，在弱场条件下，漂移速度与外加电场成线性变化关系， 曲线的斜率就是载流子的迁移率；而在高电场条件下，漂移速 度与电场之间的变化关系将逐渐偏离低电场条件下的线性变化 关系。以硅单晶材料中的电子为例，当外加电场增加到 30kV/cm时，其漂移速度将达到饱和值，即达到107cm/s； 当载流子的漂移速度出现饱和时，漂移电流密度也将出现饱和 特性，即漂移电流密度不再随着外加电场的进一步升高而增大。 对于砷化镓晶体材料来说，其载流子的漂移速度随外加 电场的变化关系要比硅和锗单晶材料中的情况复杂得多，这主 要是由砷化镓材料特殊的能带结构所决定的。
上述随机热运动能量对应于硅材料中电子的平均热运动速度为 107cm/s；如果我们假设在低掺杂浓度下硅材料中电子的迁移 率为μ n=1350cm2/V· s，则当外加电场为75V/cm时，对应的 载流子定向漂移运动速度仅为105cm/s，只有平均热运动速度 的百分之一。
硅掺杂浓度与电阻率换算表
硅掺杂浓度与电阻率换算表
硅（Si）是一种常见的半导体材料，掺杂浓度与电阻率之间的
关系可以通过一些基本的公式来进行换算。
首先，掺杂浓度通常以
每立方厘米（cm^3）中的杂质原子数来表示。
而电阻率则是材料的
电阻能力，通常用欧姆·厘米（Ω·cm）来表示。
在硅中，掺杂浓度与电阻率之间的关系可以通过以下公式进行
换算：
\[ \rho = \frac{1}{q \cdot n \cdot \mu_n + q \cdot p
\cdot \mu_p} \]
其中，ρ是电阻率，q是元电荷（1.6 x 10^-19库），n是电
子浓度，p是空穴浓度，μn是电子迁移率，μp是空穴迁移率。
如果已知硅中的掺杂浓度，可以通过上述公式计算出对应的电
阻率。
反之，如果已知电阻率，也可以通过该公式反推出掺杂浓度。
另外，硅的电阻率还可以通过以下公式计算得出：
\[ \rho = \frac{1}{\sigma} \]
其中，σ是硅的电导率，可以通过以下公式计算得出：
\[ \sigma = q \cdot (n \cdot \mu_n + p \cdot \mu_p) \]
以上是掺杂浓度与电阻率之间的基本换算原理和公式。
通过这些公式，可以在不同情况下进行掺杂浓度与电阻率的换算。
当然，在实际应用中，还需要考虑到温度、杂质类型等因素的影响，以获得更精确的结果。
单晶硅掺杂浓度和电阻率的关系
单晶硅掺杂浓度和电阻率的关系哎呀，这可是个有意思的话题啊！单晶硅掺杂浓度和电阻率的关系，你说说，这俩货到底啥关系呢？别急，让我慢慢给你讲。
咱们得知道单晶硅是什么吧？单晶硅就是指整个硅晶体都是一个整体，没有分裂成小块的那种硅。
而掺杂呢？掺杂就是给硅里头加点别的物质，让它变得更特别一点儿。
那么，掺杂浓度又是什么呢？简单来说，就是掺杂物质在硅里头占的比例。
好了，现在我们知道了这三个词儿，接下来就得说说它们之间的关系了。
咱们来看看电阻率。
电阻率是个啥玩意儿呢？简单来说，就是衡量导体对电流阻碍的大小。
那么，单晶硅的电阻率又是啥呢？它是指单位长度、单位横截面积的单晶硅导体在某一温度下产生的电阻。
明白了吧？现在我们知道了电阻率，再来看看单晶硅掺杂浓度和电阻率之间的关系。
咱们先来聊聊掺杂浓度对电阻率的影响。
你可能会觉得，掺杂浓度越高，电阻率越大，对吧？其实也不完全是这样。
咱们举个例子吧，假设你是个卖水果的小贩子，你手里头有一堆苹果，其中有一半是红富士，另一半是绿富士。
红富士的苹果比绿富士的苹果甜，但是绿富士的苹果比红富士的苹果脆。
你知道我的意思了吧？掺杂浓度就像红富士和绿富士的苹果一样，虽然高浓度的掺杂会让单晶硅变得更“甜”(即更纯净),但是也会让它变得更“脆”(即更容易产生电阻)。
所以，掺杂浓度越高，电阻率并不一定越大。
那么，掺杂浓度低的时候呢？这时候，单晶硅就会变得比较“甜”，电阻率相对较低。
当然啦，这也取决于掺杂的具体物质和浓度。
比如说，如果咱们把一些硼元素加到单晶硅里头，虽然硼元素很“甜”，但是它也会让你的苹果变得更“硬”(即产生更多的电阻)。
所以，掺杂浓度低的时候，电阻率也不一定越低。
那么，除了掺杂浓度之外，还有没有其他因素影响单晶硅的电阻率呢？答案是有的。
比如说，温度就是一个很重要的因素。
你可能会觉得奇怪，温度和电阻率有什么关系呢？其实很简单，温度的变化会影响单晶硅的结构变化，从而影响电阻率。
就好比夏天的时候，天气热了，你可能会觉得苹果变得更脆；冬天的时候，天气冷了，你可能会觉得苹果变得更甜。
电阻率和掺杂浓度的关系
电阻率和掺杂浓度的关系电阻率和掺杂浓度的关系，这听起来有点儿复杂对吧？但咱们可以把它想得简单一点。
电阻率是材料的一种特性，决定了电流通过材料的难易程度。
想象一下，电流就像一群小蚂蚁在路上爬，如果路很平坦，蚂蚁们就跑得飞快，反之，如果路坑坑洼洼，那可就得慢吞吞地走了。
掺杂浓度呢，就好比是路上加了些小石头，越多的石头，越会让这些蚂蚁走得慢。
掺杂浓度究竟是什么呢？简单来说，就是在半导体材料中添加一些特定的元素，这些元素会影响材料的电性。
比如说，硅这个小家伙，自己单独待着电性一般，但如果你给它加点儿磷或者硼，它的电性可就变得很不错了。
这就像给你家狗子加点儿好吃的，它立马变得活力四射，别提多兴奋了。
咱们说到掺杂浓度，其实是指这些添加的元素有多少，浓度越高，电流就能越顺畅地通过。
说到电阻率和掺杂浓度的关系，咱们得明白，掺杂的确是有极限的。
想象一下，你给小蚂蚁们放了太多石头，结果反而让它们根本没法爬了。
电阻率并不是一味降低的，过多的掺杂会导致电子之间的碰撞增多，这样电流反而变得困难，电阻率也就提升了。
听起来是不是有点儿反直觉？其实在科学中，这种“反向”现象可是常有的事儿。
掺杂浓度的增加还会改变材料的能带结构。
你可以把能带想象成一个楼梯，楼梯越高，爬上去就越费劲。
掺杂元素可以在能带中增加“台阶”，让电子们更容易跃过。
这种情况下，材料的导电性就大大增强了，电阻率自然也就降低了。
就像你要上楼时，有些台阶特别矮，你可以一口气飞跃过去，反之则得慢慢攀爬。
不过，所有事情都有两面性。
在某个点上，增加掺杂浓度并不会继续降低电阻率，反而可能导致“劣化”。
这就是为什么在电子产品制造中，掺杂浓度得恰到好处，不能过犹不及。
简直像做菜，放盐要适量，太多可就变咸了。
比如，光电二极管和太阳能电池等设备，都是在这个微妙的平衡中，追求最佳的性能。
有趣的是，这个电阻率和掺杂浓度的关系，不仅仅局限于半导体。
其实在很多材料中都能看到这种现象。
比如说金属材料，虽然它们本身的电阻率相对较低，但掺杂的某些元素同样会影响其电性表现。
半导体载流子迁移率及电阻率的计算模型
半导体载流子迁移率及电阻率的计算模型卫静婷;陈利伟【摘要】本文利用计算机求解平衡载流子的电中性条件，获得一般情况下杂质半导体载流子的统计分布。
综合考虑了晶格振动散射、杂质散射和载流子散射对载流子迁移率的影响，建立了一套载流子迁移率和电阻率的计算模型。
在此基础上，研究了不同的杂质浓度与温度对迁移率和电阻率的影响。
模型结果表明，在低温和室温附件，杂质散射是主要散射机制，而在高温区，晶格振动散射是主要机制；电阻率随着杂质浓度的增大基本呈线性减少，而室温下的电阻率随温度升高而增加，在低温和高温区随温度升高而减少。
%The carrier distribution from the universal condition of electrical neutrality of semiconductor is acquired by u-tilizing the computer solving method.Also,a model is developed here for the calculation of carrier mobility,which takes into account the main contribution of lattice,impurity and electron-hole scattering.Then,the influence of impurity concentration and temperature to the carrier mobility and material resistivity is investigated.Calculations of the model indicate that the major scattering mechanism is impurity scattering in low temperature and it is lattice scattering in high temperature.As the concen-tration of the impurity increases,resistivity undergoes a linear decrease.As the temperature increases,resistivity increases at the temperature of near 300K,it decreases with the rise of temperature in low and high temperature intervals.【期刊名称】《内江师范学院学报》【年(卷),期】2016(031)010【总页数】5页(P43-47)【关键词】载流子统计分布;载流子迁移率;电阻率【作者】卫静婷;陈利伟【作者单位】广东开放大学广东理工职业学院，广东广州 510091;广东开放大学广东理工职业学院，广东广州 510091【正文语种】中文【中图分类】O471.2半导体的电阻率是半导体材料重要的基本参数，它取决于载流子的迁移率和载流子的统计分布.载流子的迁移率反应了载流子在电场下的输运能力，它由载流子受到散射的概率所决定.在一定的温度下，半导体中载流子在自由运动的过程中不断地受到包括晶格振动散射、电离杂质散射、载流子散射、中性杂质散射和谷间散射等机制的影响.多种散射机制的同时存在，导致了迁移率的计算非常复杂.载流子的统计分布由系统的费米能级所决定，但一般情况下半导体电中性条件的推导很难得到费米能级的解析解.Masetti[1]和Klassen[2-3]等人提出了计算载流子迁移率的经验公式，可计算各种散射机制影响下的载流子的迁移率，但没有精确计算出载流子的浓度分布，无法获得材料电阻率的精确数值.另一方面，在高掺杂的情况下，杂质能级将会扩展成杂质能带，费米能级的位置和载流子的分布与低掺杂半导体的情况完全不同.鉴于上述原因，半导体电阻率的精确计算难以获得.本文考虑了杂质浓度对杂质电离能的影响，使用计算机处理的方法：二分法，并采用Fortran语言进行编程，来求解平衡载流子的电中性条件，获得载流子在整个温度范围的统计分布的清晰图像，并通过综合考虑多种主要散射机制对迁移率的影响，获得与实验数据相符合的载流子迁移率的经验公式.结合载流子迁移率和统计分布的影响，我们分析了不同的杂质浓度和不同的温度下，电阻率的变化规律.热平衡状态下，若杂质均匀分布，则空间电荷处处为零.半导体是电中性的，其空间任意一点处所有正电荷的浓度与所有负电荷的浓度相等.因此，一般情况下的非简并和简并半导体的电中性条件为[4]其中，(1)和(2)式左边第一项和第二项分别为价带中的空穴浓度p0和电离的施主杂质，右边第一和第二项分别为导带中的电子浓度n0和电离受主浓度.Nc和Nv 分别为导带和价带的有效状态密度，ND和NA分别为施主和受主的杂质浓度，gD和gA分别为施主和受主的简并因子，ED和EA分别为施主能级和受主能级，EF为费米能级，F1/2为费米积分.必须注意到，施主与受主的杂质电离能随着杂质浓度的增加而减少，分别满足以下关系[5-6]其中，ΔED0和ΔEA0为低杂质浓度时的杂质电离能.另一方面，随着温度的升高，禁带宽度会变窄，其变化的规律如下[4]:其中，Eg(0)为0 K时的禁带宽度，a和β为温度系数.在一定的温度和杂质浓度下，只要获得费米能级EF的位置，导带中的电子、价带中的空穴以及杂质能级上的电子和空穴的统计分布就可以完全确定.但是，(1)和(2)式是一个超越方程，要得到(1)、(2)式的EF解析解十分困难.通过计算机求解的方法可以找到确定温度和杂质浓度下的费米能级EF的位置，从而可得到导带电子浓度和价带空穴浓度.载流子的迁移率受到各种散射概率的影响，我们对各种散射的影响分别进行考虑. 首先考虑仅有晶格振动散射情况下的迁移率经验公式[1,3]:其中,i代表电子e或空穴h，μmax和θi为经验系数，可通过与实验数据的对比拟合得到，其数值列于表1中.在温度不是特别低但杂质浓度较低的时候，晶格振动散射是载流子的主要散射机制.在杂质浓度较高时，多数杂质的散射逐渐成为影响载流子输运的主要机制.考虑仅有多数杂质散射情况下的迁移率的经验公式[2-3]:其中,(i,I)代表电子(e,D)或空穴(h,A)，μmin、a和Nref均为经验系数，其数值同样列于表1中.在浓度高于1020cm-3的情况下，载流子并不是简单地受到浓度为NI的单独杂质的散射，而是受到一团电荷为Z、浓度为=NI/Z的杂质的散射，这种情况往往出现在简并半导体中，这时，我们要考虑到高浓度杂质的“团簇”效应.考虑到不同杂质浓度的影响，在迁移率的计算中，杂质的浓度应该用下面的公式代替[2]其中，I代表电子e或空穴h，cI和NZ_I为经验系数，其拟合数值列于表1.迁移率的计算模型还考虑了仅有少数杂质散射时的迁移率μi,I,min的经验公式，但在单一杂质或少数杂质的浓度较低时，少数杂质对载流子的散射相对可以忽略，因此在这里不再具体列出其经验公式.载流子之间的散射也会影响到载流子的迁移率，本模型也考虑了载流子之间的散射机制下的迁移率μi,eh，但在单一杂质或少数杂质的浓度较低时，常温下此机制的迁移率数值在1010～1025cm2/V.s，即使在1000℃高温下，其数值也在104 cm2/V.s量级上，对载流子迁移率的影响较小，这里也不具体列出其经验公式.考虑了晶格振动散射)，多数与少数杂质散射和)，载流子之间的散射)，载流子迁移率可通过下式求得.其中，i代表电子e或空穴h.结合计算机求解杂质半导体载流子统计分布，我们通过实验数据验证迁移率模型的计算结果.对于硅材料，杂质能级简并因子gD=2、gA=4，(4)式中的温度系数a=4.73×10-4eV/K、β=636 K.为简单起见，我们只考虑单一杂质的情况，对掺磷(ΔED0=0.044eV)的n型硅和掺硼(ΔEA0=0.045eV)的p型硅的迁移率分别计算.实验结果与模型计算结果的对比如图1和图2所示.为了与实验数据相吻合，我们对部分经验系数重新进行了拟合.由图1和图2可以看到，模型的计算结果与实验结果吻合也较好.在第一节，我们考虑了杂质浓度对杂质电离能的影响、温度对禁带宽度的影响，利用计算机求解的方法获得导带电子浓度n0和价带空穴浓度p0；在第二节，我们综合考虑了晶格振动散射、杂质散射和载流子散射对载流子迁移率的影响，得到了与实验结果相吻合的经验公式.半导体的电阻率与载流子浓度和载流子迁移率满足以下关系首先，我们研究室温下迁移率与电阻率随杂质浓度变化的规律.仍然选用掺磷的n 型硅材料，载流子浓度、迁移率和电阻率的变化如图3所示.由图3(a)可以看到，室温下，多数载流子电子n0的数量级远大于少数载流子空穴p0，因此，(9)式中空穴对电阻率的贡献可以忽略，电阻率主要由n0及μn的变化所决定.晶格的振动是温度的函数，在固定的温度下，晶格振动散射引起的迁移率保持恒定的数值.在室温下，μL不随着杂质浓度变化，保持在1414 cm2/V.s.由图3(b)可以看到，多子迁移率μn主要是由杂质散射引起的迁移率μI决定，即在室温下，杂质散射是载流子散射的主要机制.随着杂质原子数量的增大，载流子与杂质碰撞的机率也随之增大，因此，多子迁移率会随着杂质浓度的增大而减少.杂质浓度增大，导致了导带电子数目增大和多子迁移率下降，但两者对电阻率的贡献不一样，前者使电阻率减小，后者使电阻率增大.在轻掺杂时，室温下的半导体属于强电离区，电子浓度随杂质浓度线性增长，其增大的速度要大于迁移率减少的速度，因此，杂质浓度小的情况下，电阻率基本呈线性减少.重掺杂的情况下，室温下的杂质没有完全电离，导带电子浓度随杂质浓度增长速度变慢，导致了迁移率减小的影响逐渐明显，电阻率在5.9×1020cm-3附近略为上升.因此，在低杂质浓度下，电阻率随杂质浓度的增大基本呈线性减少，但在浓度大于5.9×1020cm-3后，电阻率稍微偏离线性关系.我们也研究了载流子迁移率和电阻率随温度变化的规律.选用磷掺杂浓度为5×1017cm-3的非简并硅半导体为研究对象，载流子浓度、迁移率和电阻率的变化如图4所示.由图4(a)可以看到，温度>900 K的高温下，本征激发载流子逐渐明显，这时空穴对电阻率的贡献不能忽略.由4(b)可以看到, 少子迁移率随温度升高而下降，它主要是由多数杂质散射和晶格振动散射来决定的，但在<900 K情况下，空穴浓度远低于电子，因此少子迁移率的变化对电阻率没有明显的影响，这里不详细讨论.而多子的迁移率随着温度的升高先上升后下降，这是因为它主要受到晶格振动散射和多数杂质散射的共同影响.晶格振动所决定的多子迁移率μL随温度升高而迅速下降，多数杂质散射所决定的多子迁移率μI随温度升高近似线性增大.在低温段，晶格振动较弱，主要散射机制是杂质散射，在高温段，晶格振动强烈，晶格振动散射是主要机制，两种散射机制相互作用的结果使得多子迁移率先增大后减少.由4(c)可以看到，电阻率呈现先减小后增大再减小的一个过程.低温段(<250 K)，多子迁移率增大，电子浓度呈指数增大，电阻率迅速下降；在随后很长的一段强电离(250 K<T<900 K)区内，电子浓度近似等于杂质浓度，迁移率缓慢下降，电阻率也因此缓慢升高；在过渡区或本征区(T>900 K)内，空穴浓度开始接近于电子浓度，大量空穴参与导电使得电阻率开始下降.由上面的分析可以看出，受载流子浓度和迁移率的影响，电阻率随杂质浓度和温度的影响较为复杂，必须结合载流子的统计分布和各种主要载流子散射机制的分析，才可以获得清晰的电阻率变化的物理图象.我们在半导体电中性方程的基础上，考虑了杂质浓度对杂质电离能、温度对禁带宽度的影响，利用计算机求解的方法获得一般情况下半导体的载流子统计分布.同时，我们综合考虑了晶格振动散射、杂质散射和载流子散射对载流子迁移率的影响，得到了与实验结果相吻合的载流子迁移率的经验公式.我们以掺磷的n型硅材料为例，研究了不同的杂质浓度和温度对迁移率和电阻率的影响.模型计算结果表明，在室温下，杂质散射是载流子散射的主要机制；低掺杂浓度下，电阻率随着杂质浓度的增大基本呈线性减少，在大于5.9×1020cm-3的高掺杂浓度下，电阻率随着杂质浓度的变化稍微偏离线性关系.对于非简并半导体，在低温区，杂质散射是主要散射机制，在高温区，晶格振动散射是主要机制；在低温区，电阻率随着温度升高而迅速下降，在属于强电离的一大段温度区域内，电阻率随温度升高逐渐上升，进入高温本征激发区后，电阻率随温度升高而下降.我们通过建立半导体载流子迁移率和电阻率计算模型，获得了半导体材料在不同的杂质浓度和温度下电学性能的清晰的物理图像.【相关文献】[1] Masetti G, Severi M, Solmi S. Modeling of carrier mobility against carrier concentration in arsenic-, phosphorus-, and boron-doped silicon [J]. Electron Devices IEEE Transactions on, 1983, 30(7):764-769.[2] Klassen D B M, A Unified Moblity Model for Device Simulaton I. Model Equations and Concentration Dependence [J]. Solit-State Electronics, 1992, 35: 953-959.[3] Klassen D B M, A Unified Moblity Model for Device Simulaton II. Temperature Dependence of Carrier Mobility and Lifetime [J]. Solit-State Electronics, 1992, 35: 961-967.[4] 刘恩科，朱秉生，罗晋升. 半导体物理学 [M]. 北京：电子工业出版社，2008.[5] Shaheed M R, Maziar C M. A Physically Based Model for Carrier Freeze-out in Si- and SiGe- Base Bipolar Transistors Suitable for Implementation in Device Simulators [J]. Bipolar/BICMOS Circuits & Technology Meeting, 1994, Proceedings of the 1994: 191-194.[6] Sze S M. Physics of Semiconductor Devices [M]. New York：Wiley, 1969.[7] Masetti G and Solmi S. Relationship Between Carrier Mobility and Electron Concentration in Silicon Heavily Doped with Phosphorus [J]. Solit-State Electronics, 1979, 3: 65-68.[8] Thurber W R, Mattis R L, Liu Y M ，et al. The Relationship Between Resistivity and Dopant Density for Phosphorus-and Boron-doped Silicon [J]. NBS Special Publication, 1981, 400: 64.。
电阻率问题
问题1：请问片子的体电阻与其硼的掺杂量有什么关系呢而且为什么电阻率越高的片子他的开路电压越低呢？杂质浓度与体电阻是反向相关的但不是线性相关的关系因为掺杂浓度到一定量后，载流子的迁移率会下降杂质浓度与体电阻是反向相关的我来说一下，不知道正不正确电阻率=1/（q*u*NA），q是单位电荷，u是载流子迁移率，NA是掺杂浓度，基区的掺杂浓度对短路电流和开路电压的影响是相反的，掺杂浓度越大，载流子的迁移率越低，因而少子的扩散系数越低，少子的寿命也降低，因此，掺杂浓度越大，短路电流越小；而对开路电压而言，有一个公式表明掺杂浓度越高，反向饱和电流越小，从而开路电压越大补充下：VOC和半导体的Eg呈正比关系。
掺杂质越多，体内复合越大。
低电阻率有助于提高开压，高电阻率又有助于提高短路电流，两者最好匹配大概为电阻率在1—-3！电阻率的范围越窄越好，高电阻和低电阻都可以把效率做高，主要是稳定均匀，在扩散时容易做出较平整的PN结，电阻高了少子在通过结区时会少一些复合，但PN结会比较很难做的完好，电阻低了少子寿命会短一些，但PN结会做的很平整，电阻率的高低不是主要的，主要是有相应的工艺去与之配套，想有稳定的工艺就的有稳定的电阻率。
一般电池片硅片电阻率是以10为分界线小于10 越小,V oc,FF越大,短路电流会有所下降.但不明显,所以总功率是变大的.理论计算得出在0.3--0.5电池片的效率是最佳.当小于0.3进一步减小,Isc迅速下降,是因为少子变小的原因.当电阻率大于10进一步加大V oc,FF下降,短路电流不变.问题2：最近出来几个锭，电阻率都大于10了，同时寿命也高的离奇，顶部反型。
谁知道这是什么原因吗？请不吝赐教，谢谢了。
这个问题我想我可以回答。
1、顶部反型，可以说明料里面基磷多、原料电阻率应该是比较低的。
即使掺入合金什么的，由于和硼的相互补偿，多余的电子和空穴进行复合，形成载流子的电子就少了，所以显示电阻率高。
SiGe薄膜材料电阻率与掺杂浓度的关系研究
1145×1017 cm - 3, N D 为施主掺杂浓度。 212 P 型应变 S i1- xGex 材料空穴迁移率模型
Λp =
(
Λp 1+
,
m ax (N A
Λp
N
,
m0 )inΒ+
Λ ) p , m in
(1+ a1x + a2x 2+ a3x 3) x ≤0. 6
(4)
(4) 式 中, Λ = p ,m ax 625 cm 2 (V · s) , Λ = p,m in 40
其值为 116×10- 19库仑。
对于 N 型半导体, n > > p , 空穴对电流的贡献 可以忽略, 电导率近似为
Ρ= nq Λn
(6)
图 1 建立应变 Si1- x Gex 薄膜电阻率和掺杂浓度的 关系曲线
本文 采 用 M a tlab 语 言 编 程, 分 别 求 解 ( 10)、
x= 0
x (1- x ) exp (- 7. 68x ) 160 0< x ≤0. 2 (3)
exp (- 3. 86x ) 2151
0. 2< x ≤0. 6
( 2) 式中, Λ = n,m ax 1320 cm 2 (V · s) , Λ = n,m in 68
cm 2 (V ·s) , Α1 = 4131, Α2 = - 2128, Β= 0188, N 0 =
© 1994-2007 China Academic Journal Electronic Publishing House. All rights reserved.
252
戴显英等: SiGe 薄膜材料电阻率与掺杂浓度的关系研究
p型多晶硅薄膜应变因子与掺杂浓度关系理论研究
p型多晶硅薄膜应变因子与掺杂浓度关系理论研究王健;揣荣岩【摘要】多晶硅薄膜具有良好的压阻特性,晶粒结构和掺杂浓度决定其压阻特性.一般通过调节掺杂浓度改变压阻参数,但现有的多晶硅薄膜压阻系数与掺杂浓度的理论关系和适用范围不够全面.为了完善多晶硅薄膜压阻理论,基于多晶硅纳米薄膜隧道压阻模型,以及硅价带和空穴电导质量随应力改变的机理,提出了一种p型多晶硅薄膜压阻系数算法.该算法分别求取了晶粒中性区和复合晶界区的压阻系数π11,π12和π44的理论公式,据此可以计算任意择优晶向排列多晶硅的纵向和横向压阻系数.根据材料的结构特性,求取了p型多晶硅纳米薄膜和普通多晶硅薄膜应变因子,绘制了应变因子与掺杂浓度的关系曲线,与测试结果比较,具有较好的一致性.因此,该算法全面和准确,对多晶硅薄膜的压阻特性的改进和应用具有重要意义.%The polysilicon thin film piezoresistors are widely used in semiconductor pressure sensors. The polysilicon thin film has good piezoresistance properties, which are determined by the grain structure and doping concentration. The gauge factor of the polysilicon thin film is usually modified according to the relationship between gauge factor and doping concentration. The polysilicon thin films are classified into common polysilicon thin films and polysilicon nanofilms ac-cording to their thickness. The common polysilicon thin film thickness is more than 0.3 μm, which has good temperature characteristic, but its piezoresistance coefficient is small. However, the polysilicon nanofilm thickness is less than 0.1 μm, which has good temperature characteristic and high piezoresistance coefficient. The existing piezoresistance theory of thecommon polysilicon thin film cannot explain reasonably the experimental result of polysilicon nanofilm piezoresistance. Therefore, the tunneling piezoresistance model and an algorithm for the p-type polysilicon nanofilm piezoresistance coef-ficient were established in 2006. However, this algorithm presents an incomplete fundamental piezoresistance coefficient. In order to improve the polysilicon thin film piezoresistance theory, based on the tunneling piezoresistance model and the mechanism of silicon and the valence band hole conductivity mass with the change of stress, a novel algorithm for the piezoresistance coefficient of the p-type polysilicon thin film is presented. The theoretical formulas for three fundamental piezoresistance coefficientsπ11,π12 andπ44 of the grain neutral and grain boundary regions, are presented respectively. With these formulas for the coefficients, the longitudinal and transverse piezoresistance coefficients for arbitrary crystal direction texture polysilicon can be obtained. According to the structure characteristics, the gauge factors of the p-type polysilicon nanofilm and the common polysilicon thin film are calculated, and then the longitudinal and transverse gauge factors are plotted each as a function of doping concentration, which are compared with the experimental results. Ac-cording to the experimental results of the polysilicon nanofilm, the grain size is L=30 nm, the grain crystal directions are randomly distributed. The trap density in grain boundary region is Nt=1013 cm-2, the Young's modulus of elastic diaphragm is Y = 1.69 × 1011 Pa, the Poisson ratio of elastic diaphragm i s ν = 0.062, the grain boundary width isδ=1 nm, andthe thickness is 80 nm. The comparison indicates that the gauge factor average error between calculation and experiment is 0.5 times less than the average experimental difference between the maximum and the minimum for each doping concentration. For the common polysilicon thin film, according to the experimental results, its grain size L is 135 nm, thickness is 400 nm, the orientations of crystal grain neutral region are [311], [111] and [110] in the ratio of 49:31:20, i.e., 〈311〉:〈111〉:〈110〉=49:31:20, and the gauge factor calculated result is also good agreement with the experimental result. Therefore, the proposed algorithm is comprehensive and accurate, which is applicable to the p-type common polysilicon film and the polysilicon nanofilm.【期刊名称】《物理学报》【年(卷),期】2017(066)024【总页数】8页(P213-220)【关键词】多晶硅薄膜;应变因子;压阻系数【作者】王健;揣荣岩【作者单位】沈阳化工大学信息工程学院,沈阳 110142;沈阳工业大学信息科学与工程学院,沈阳 110870【正文语种】中文1 引言多晶硅薄膜作为力敏电阻在半导体压力传感器上应用较多[1−8].与单晶硅比较,应用和工作温度范围广,但压阻系数小.为了提高多晶硅薄膜的性能,人们在薄膜的制备方法和压阻理论上探索研究.制备方法上主要是设计晶粒结构和掺杂浓度,压阻理论主要是求取基础压阻系数和应变因子理论公式[9−14].多晶硅薄膜按膜厚分为普通多晶硅薄膜和多晶硅纳米薄膜两种.普通多晶硅薄膜(薄膜厚度≥0.3µm)温度特性好但压阻系数小,而多晶硅纳米薄膜(薄膜厚度≤0.1µm)不仅温度特性好,而且压阻系数高[15].20世纪末期,提出了普通多晶硅薄膜压阻理论,并在实验和应用中得到了验证[16,17].但是,p型多晶硅纳米薄膜在掺杂浓度高于1020cm−3时,应变因子随掺杂浓度的增加而增大,而且应变因子随晶粒减小而增大[15].普通多晶硅薄膜压阻理论无法解释该现象.2006年多晶硅隧道压阻模型[15,18−20]被提出,给出了薄膜的纵向应变因子表达式,与测试数据比较一致.由于该方法计算的晶粒中性区(单晶硅)的π44比测试结果低,故采用p型单晶硅与掺杂浓度测试数据拟合曲线,而且只给出了压阻系数π44理论公式,而没有π11和π12.在T=4 K时,p型单晶硅多数空穴在波矢k=0处且价带简并,在应力作用下,简并的重空穴和轻空穴能级分裂,导致空穴重新分布,产生压阻效应[21,22].基于该机理推导的压阻系数π44在重掺杂时比测试结果低,原因是在典型压力传感器的工作条件(温度:73–373 K,压力＜100 MPa)下,多数空穴不在k=0处,且能带没有完全去简并[23].在2002年,Toriyama和Sugiyama[23]提出了一种近似的价带方程,基于该方程,在典型压力传感器工作条件,应力作用下,空穴在价带中分布和电导质量改变,产生压阻效应.基于该机理计算的压阻系数π44与掺杂浓度关系曲线与测试结果一致性好.本文基于多晶硅隧道压阻模型,依据Toriyama和Sugiyama[23]提出的p型单晶硅压阻效应机理,建立了一种p型多晶硅薄膜压阻系数算法,给出了基础压阻系数π11,π12和π44,并依此求取择优晶向排列的多晶硅应变因子.2 理论多晶硅是由许多小晶粒构成,图1为p型多晶硅结构图.晶粒中性区是一块单晶体,各自具有不同的晶向,连接各个小单晶体颗粒的为晶粒边际(边界),它的原子呈无序排列,其厚度通常有几个原子层[15].w是耗尽区宽度,L是晶粒长度,δ是晶粒边界宽度. 图1 p型多晶硅结构[15]Fig.1.p-type polysilicon structure[15].多晶硅隧道压阻模型认为应力的作用使价带顶简并能带分裂,各能带空穴浓度改变,导致晶粒中性区的电导率、耗尽区(势垒区)的热发射载流子电流和晶粒边界(晶界)隧道电流改变,产生压阻效应[15,18−20].在一般工作温度下,多晶硅应变因子Gp的表达式为[15]式中,Rb为复合晶界电阻,Rb=Rd+Rδ,其中Rd是热发射电流决定的发射电阻,Rδ是隧道电流决定的隧道电阻;Rg是晶粒中性区的电阻;Gg和Gb为Rb和Rg的应变因子,分别由对应区的压阻系数和弹性参数决定.该模型只考虑应力作用下价带中空穴浓度的变化,忽略了电导质量的改变,导致计算的π44与测试数据偏差大.为此,本文采用Toriyama和Sugiyama[23]给出的p型硅价带能级和电导质量与应力的关系表(下面简记为关系表),对p型多晶硅纳米薄膜的压阻系数进行推导,并应用于普通多晶硅薄膜.2.1 晶粒中性区压阻系数p型多晶硅薄膜每个晶粒中性区是由一定晶向的单晶硅构成,因此,晶粒中性区压阻系数就是p型单晶硅的压阻系数[15].由于Toriyama和Sugiyama[23]没有给出完整压阻系数理论公式,本文给出p型单晶硅压阻系数.空穴电导率σ表达式为[23]式中,τ为弛豫时间;mi为空穴电导质量;i=1,2分别对应重空穴和轻空穴;pi为空穴浓度;q为单位电荷电量.空穴浓度pi表达式为式中,Nvi为价带的有效状态密度,Fj[(Evi−EF)/(k0T)]为j阶费米积分,k0是玻尔兹曼常数,T为绝对温度,Evi是价带顶能量,EF是费米能级.假设弛豫时间τ各向同性且不随应力作用而变化,并受自旋-轨道耦合能带影响很小,则应力X作用下,p型单晶硅压阻系数πg为[23]式中,πg为晶粒中性区电阻率,Δ为应力作用下参数变化量.将关系表[23]代入(4)式中,得到在X‖[001]且J‖[001],X‖[001]且J‖[010]和X‖[110]且J‖[110]三种情况下的压阻系数πl[001],πt[001]和πl[110].这里,X是应力,J为电流密度.根据得晶粒中性区基础压阻系数πg11,πg12和πg44分别为式中,π11,π12和π44为基础压阻系数.从(3)式计算不同掺杂浓度下的费米积分,代入(8),(9)和(10)式可得掺杂浓度与压阻系数关系曲线.2.2 晶界势垒区的压阻系数当晶界势垒区和晶粒中性区受到应力作用时,晶粒中性区价带顶不再简并,重空穴和轻空穴能带中空穴重新分布,而且空穴电导质量也变化,因此改变了晶界势垒区的热发射电流.设Vgb是晶界上的偏压,VL和VR分别为晶界左侧和右侧势垒区上的偏压,则外加电压V0的表达式为[15]在外电压V0作用下势垒区热发射电流Jd的表达式为[15]式中,Vb为势垒电势,为空穴有效质量.为了等效价带中能带相互作用,将(12)式的空穴浓度表达式中有效质量设为状态密度有效质量,其他有效质量设为电导质量,则重空穴热发射电流密度Jd1表达式为式中,p10为无应力时重空穴浓度,Δp1为有应力时重空穴浓度改变量,Jd10为势垒区无应力时一个重空穴热发射电流密度,ΔJd1为势垒区有应力时一个重空穴热发射电流密度改变量.同理,可以求得轻空穴热发射电流密度Jd2.由欧姆定律,晶界势垒区电阻率ρd的表达式为[15]晶界势垒区压阻系数πd为式中,Δp2为有应力时轻空穴浓度改变量,Jd20为无应力时一个轻空穴热发射电流密度,ΔJd2为有应力时一个轻空穴热发射电流密度改变量.采用晶粒中性区相同方法得到晶界势垒区基础压阻系数πd11,πd12和πd44的表达式为2.3 等效隧道电阻的压阻系数为了等效价带中能带相互作用,有效质量设置同2.2节.应力作用下,能带改变使空穴浓度重新分布,并且电导质量的改变也使空穴的电流密度改变,则总隧道电流密度Jδ和一个空穴隧道电流密度Jδ0分别为式中,ϕ是晶粒边界势垒高度.实际上Jδ是由价带顶的两个简并能带中的空穴形成的,重空穴和轻空穴能带的隧道电流密度分别用J1δ和J2δ表示,则隧道压阻系数πδ的表达式为式中,ρδ为晶粒边界区电阻率,Jδ10和Jδ20为晶粒边界区无应力时一个重空穴和轻空穴隧道电流密度,ΔJδ1和ΔJδ2为有应力时一个重空穴和轻空穴隧道电流密度改变量.采用晶粒中性区相同的计算方法得晶粒边界区等效隧道基础电阻压阻系数πδ11,πδ12和πδ44为2.4 复合晶界的压阻系数多晶硅的复合晶界是晶粒边界与其两侧势垒区共同构成的区域.通常其压阻特性由等效发射电阻和等效隧道电阻共同决定.复合晶界的压阻系数πb的表达式为[15]式中,NA是掺杂浓度,Nt是晶粒边界陷阱密度.多晶硅薄膜的应变因子可表示为[15]式中,Y为弹性膜片的杨氏弹性模量,ν为弹性膜片的泊松比,ρg为单晶硅电阻率,ρp 为多晶硅电阻率.3 结果与讨论3.1 多晶硅纳米薄膜应变因子多晶硅应变因子测量通常为悬臂梁和压力传感器两种方法[15,24,25],本文采用悬臂梁法[15].根据多晶硅纳米薄膜测试结果,取晶粒度L=30 nm,多晶硅薄膜的晶粒取向呈随机分布状态.晶粒边界势垒宽度δ=1 nm,qϕ−qVb=0.66 eV,晶界陷阱密度Nt=1013cm−2[15],取泊松比ν=0.062和杨氏弹性模量Y=1.69×1011Pa,对于80 nm厚的多晶硅纳米薄膜,给出室温时多晶硅电阻率ρp与掺杂浓度的关系为[15]根据p型单晶硅电阻率与掺杂浓度关系曲线[26],给出室温下单晶硅电阻率ρg与掺杂浓度关系为由于膜厚小于100 nm的多晶硅薄膜的晶粒取向呈随机分布状态,纵向和横向压阻系数为[27]将晶粒中性区和复合晶界区压阻系数代入(33)式得到纵向和横向压阻系数,再与(31)和(32)式一起代入(30)式中,获得多晶硅纳米薄膜纵向和横向应变因子与掺杂浓度的关系式,并与测试结果比较,如图2所示.应变因子计算与测试均值的误差小于相同掺杂浓度下的测试数据的最大和最小差值的1/2,因此,测试与计算结果一致性较好.图2 多晶硅纳米薄膜应变因子与掺杂浓度关系的计算值与测试值比较parion of calculated results with experimental values of the polysilicon nano fi lm gauge factors as a function of doping concentration.3.2 普通多晶硅薄膜应变因子采用该算法计算普通多晶硅薄膜应变因子与掺杂浓度的关系曲线,并与French和Evans[28]测试数据对比.其中,晶粒度L=135 nm,薄膜厚度为0.4 µm,晶粒中性区取向为:〈311〉:〈111〉:〈110〉=49:31:20[28],其他参数与上述多晶硅纳米薄膜相同.普通多晶硅薄膜电阻率与浓度关系为[28]采用与多晶硅纳米薄膜相同方法,获得普通多晶硅薄膜的纵向和横向应变因子与掺杂浓度关系式,普通多晶硅薄膜应变因子的计算结果与测试结果对比如图3所示.从结果可以看出一致性很好.说明该算法也适用于普通多晶硅薄膜.图3 普通多晶硅薄膜应变因子与掺杂浓度关系的计算值与测试值比较parison of calculated values with experimental values of the common polysilicon fi lms gauge factors as a function of doping concentration.4 结论基于多晶硅隧道压阻模型,采用应力作用下p型单晶硅的价带和电导质量改变的压阻效应机理,提出了p型多晶硅薄膜压阻系数算法.该算法给出了基础压阻系数π11,π12和π44的表达式,从而可以依此求取任意比例晶向排列的多晶硅压阻系数.提出了p型多晶硅薄膜的横向和纵向应变因子的理论公式.本文给出了p型多晶硅纳米薄膜和普通多晶硅薄膜应变因子与掺杂浓度理论曲线,与测试数据对比,计算与测试结果一致性较好,表明本文提出的压阻系数算法合理地解释了p型多晶硅纳米薄膜和普通多晶硅薄膜压阻特性.参考文献[1]Niu D F,Wen W P,Ma L Z 1994 Inst.Tech.Sens.6 13(in Chinese)[牛德芳,闫卫平,马灵芝1994仪表技术与传感器6 13][2]Zhang W X,Mao G R,Yao S Y,Qu H W 1996 J.Tianjin Univ.29 466(inChinese)[张维新,毛赣如,姚素英,曲宏伟1996天津大学学报29 466][3]Mao G R,Yao S Y,Qu H W,Li Y S 1997 J.Tianjin Univ.30 767(in Chinese)[毛赣如,姚素英,曲宏伟,李永生1997天津大学学报30 767][4]Zao X F,Wen D Z 2008 Chin.J.Semicond.29 45(in Chinese)[赵晓锋,温殿忠2008半导体学报 29 45][5]Zhang D Z,Hu G Q,Chen C W 2009 Inst.Tech.Sens.11 55(in Chinese)[张冬至,胡国清,陈昌伟 2009仪表技术与传感器11 55][6]Wang J,Chuai R Y,Yang L J,Dai Q 2015 Sens.Actuators A:Phys.228 75[7]Chuai R Y,Wang J,Yi C,Dai Q,Yang L J 2015 IEEE Sens.J.15 1414[8]Wu Z Z,Ahn C H 2017 19th International Conference on Solid-State Sensors,Actuators and Microsystems(TRANSDUCERS)Kaohsiung Taiwan,China,June 18–22,2017 p256[9]Smith C S 1954 Phys.Rev.94 42[10]Erskine J C 1983 IEEE Trans.Magn.30 796[11]French P J,Evens A G R 1984 Electron.Lett.20 999[12]Schubert D,Jenschke W,Uhlig T,Schmidt F M 1987 Sens.ActuatorsA:Phys.11 145[13]Gridchin V A,Lubimsky V M,Sarina M P 1995 Sens.Actuators A:Phys.49 67[14]French P J,Evens A G R 1985 Sens.Actuators A:Phys.8 219[15]Chuai R Y 2007 Ph.D.Dissertation(Harbin:Harbin Institute Technology)(in Chinese)[揣荣岩 2007博士学位论文(哈尔滨:哈尔滨工业大学)][16]Suzuki K,Hasegawa H,Kanda Y 1984 Jpn.J.Appl.Phys.23 L871[17]Kleimann P,Semmache B,Le Berre M,Barbier D 1998 Phys.Rev.B 57 8966[18]Chuai R Y,Wang J,Wu M L,Liu X W,Jin X S,Yang L J 2012Chin.J.Semicond.33 092003(in Chinese)[揣荣岩,王健,吴美乐,刘晓为,靳晓诗,杨理践 2012半导体学报33 092003][19]Chuai R Y,Liu X W,Huo M X,Song M H,Wang X L,Pan H Y 2006 Chin.J.Semicond.27 1230(in Chinese)[揣荣岩,刘晓为,霍明学,宋明浩,王喜莲,潘慧艳2006半导体学报27 1230][20]Chuai R Y,Liu B,Liu X W 2010 Chin.J.Semicond.31 032002(in Chinese)[揣荣岩,刘斌,刘晓为 2010半导体学报31 032002][21]Pikus G E,Bir G L 1974 Symmetry and Strain-Induced Effects in Semiconductors(New York:John Wiley&Son,Inc.)pp110–150[22]Ma J L,Zhang H M,Song J J,Wang G Y,Wang X Y 2011 Acta Phys.Sin.60 027101(in Chinese)[马建立,张鹤鸣,宋建军,王冠宇,王晓艳2011物理学报60 027101][23]Toriyama T,Sugiyama S 2002 J.Microelectromech.S.11 598[24]Hong Y P,Liang T,Ge B E,Wang W,Zheng T L,Li S N,Xiong J J 2014 Chin.J.Semicond.35 054009(in Chinese)[洪应平,梁庭,葛冰儿,王伟,郑庭丽,李赛男,熊继军2014半导体学报35 054009][25]Li S N,Liang T,Wang W,Hong Y P,Zheng T L,Xiong J J 2015Chin.J.Semicond.36 014014(in Chinese)[李赛男,梁庭,王伟,洪应平,郑庭丽,熊继军 2015半导体学报36 014014][26]Warner R M,Grung B L(translated by Lü C Z,Feng S W,Zhang W R)2005 Semiconductor-Device Electronics(Beijing:Publishing House of Electronics Industry)p141(in Chinese)[沃纳R M,格兰B L著 (吕长志,冯士维,张万荣译)2005半导体器件电子学(北京:电子工业出版社)第141页][27]Shun Y C,Liu Y L,Meng Q H 2000 Design and Manufacture of Pressure Sensor and its Application(Beijing:Metallurgical Industry Press)p62(in Chinese)[孙以材,刘玉岭,孟庆浩 2000压力传感器的设计制造与应用(北京:冶金工业出版社)第62页][28]French P J,Evans A G R 1989 Solid-State Electron.32 1。
多晶硅的基磷电阻率和杂质补偿
多晶硅的基磷电阻率及杂质补偿魏文昌(陕西天宏硅材料有限责任公司，陕西咸阳712038)摘要：伴随着半导体和光伏产业的快速发展，多晶硅作为生产原料的使用量日益增多，基磷电阻率作为多晶硅检测一个重要电学参数，一直以来也在不断的研究和发展，本文就目前计算基磷电阻率常用的两种方法以及硅单晶中III、V族杂质的补偿做一个简单的介绍。
关键词：多晶硅；电学参数；基磷电阻率；杂质补偿一．引言1947年美国贝尔实验室发明了半导体点接触晶体管，从而开创了人类的硅文明时代。
伴随着半导体集成电路（IC）技术的不断发展，集成电路的规模由最初的小规模集成发展到现在的特大规模集成时代，IC技术的发展程度也成了国家实力的的体现。
现在全世界的半导体器件中有95%以上是用硅材料制成的，其中85%的集成电路是由硅材料制成的，于此同时硅材料的提纯技术也取得了重大突破，其纯度越来越高，可以达到9~11个“9”，是目前人类制造的最纯净的单质。
近年来，随着光伏产业的迅猛发展，硅材料又被用来制作太阳能电池，太阳能电池板在阳光的照射下能将光能转化为电能，可以连续工作20年，成为发展前景光明没有污染的绿色能源。
多晶硅作为最基础的硅材料它是有大量的小晶粒组成，也就是说在一块不大的多晶中就存在数量中的晶界和势垒，载流子要在多晶中运动就非常困难，往往是晶粒的电阻率并不高，而晶界电阻却要高出几十倍甚至几千倍。
因此不消除晶界的影响就无法准确测量电阻率、导电型号、少子寿命等一些电学参数，因此国内和国外评价多晶硅质量的标准方法都要求先把多晶硅用区熔法生长成单晶后才能测量。
二．相关术语区熔：区域熔化熔区：熔化区域的长度，这是由区熔设备的功率以及线圈大小形状等综合因素决定的。
电阻率：是用来表示各种物质电阻特性的物理量。
它是导体材料本身的电学性质，由导体材料决定，且与温度有关。
杂质补偿：目前生产的多晶硅虽然纯度很高，但是里面仍含有一些杂质元素，特别是III、V族杂质，III族杂质在硅单晶中形成受主接受电子，V族杂质在硅单晶中形成施主给予电子，由于它当它们同时存在时就会存在互相抵消的作用即产生补偿。
多晶硅薄膜电学输运理论的研究进展
多晶硅薄膜电学输运理论的研究进展邓幼俊;艾斌【摘要】多晶硅薄膜已广泛应用于平板显示、微机电系统和集成电路等领域,在太阳电池和平板系统领域也有着巨大的应用前景.由于多晶硅薄膜存在晶界,晶界内的晶体缺陷和悬挂键会向带隙中引入界面态,界面态一方面会束缚载流子并形成势垒阻碍载流子的传输,另一方面会作为有效复合中心加重载流子的复合,因此,多晶硅薄膜上制备的器件的性能要低于与之对应的单晶硅薄膜器件的性能.为了从理论上阐明暗场和光照条件下多晶硅薄膜的电学性质,人们已发展了各种理论模型.此外,为了确定晶界界面态在带隙中的分布,人们已发展出分析法和计算机模拟两种方法.本文将简要概述人们在多晶硅薄膜电学输运理论和晶界界面态分布确定方法等方面的主要研究进展,以期对从事多晶硅薄膜或多晶半导体输运性质研究的科研工作者有所参考和启发.%Polycrystalline silicon (poly-Si) thin films have been widely used in flat panel displays,MEMS(micro-electro-mechanical system) and integrated circuits,and also have great application prospects in other areas such as solar cells and SOP (system on panel).Since there exist grain boundaries (GBs) in poly-Si thin films,the crystal defects and dangling bonds in GB regions would introduce interface states in the band gap.On the one hand,the interface states would trap carriers thus creating barriers against carrier transportation,on the other hand,they could act as effective recombination centers to strengthen the recombination.Therefore,the performance of devices fabricated on poly-Si thin films is generally worse than that on single-crystal silicon thin films.To give a theoretical explanation on the electrical properties of poly-Si thin films under the darkand illumination conditions,various theoretical models have been proposed.In addition,two kinds of ways including analytical method and computer simulation have been developed to determine the energy distribution of interface states in the band gap.This article will briefly review the major research progress in electrical transport theory of poly-Si films and methods for determining the distribution of the interface states,so that researchers engaging in investigation on transport properties of poly-Si thin films or polycrystalline semiconductors could get some reference and inspiration.【期刊名称】《中山大学学报（自然科学版）》【年(卷),期】2017(056)004【总页数】8页(P38-45)【关键词】多晶硅薄膜;晶界;界面态;电学性质【作者】邓幼俊;艾斌【作者单位】中山大学物理学院,广东广州 510006;广东省光伏技术重点实验室,广东广州 510006;广东省光伏技术重点实验室,广东广州 510006;中山大学材料科学与工程学院,广东广州 510006【正文语种】中文【中图分类】O472+.4由于可以在多种衬底上大面积制备器件级多晶硅薄膜，而且能够制成高质量n沟道或p沟道薄膜晶体管(TFTs)，所以多晶硅薄膜在平板显示(FPDs)、微机电系统(MEMS)和集成电路(ICs)等领域已获得了广泛的应用[1-5]，此外，多晶硅薄膜在太阳电池和平板系统(SOP: system on panel)等领域也有着巨大的应用前景[6-8]。
硅电阻率随掺杂影响
一、电阻率和杂质浓度的关系
二、电阻率随温度的变化
电阻率：物质的电阻与横截面积的乘积与长度的比值 国际制单位是欧姆米，常用单位是“欧姆· 厘米”
电阻率是导体材料本身的电学性质，与温度有关。 1.载流子浓度 即电流载体的浓度， 半导体中有两种载流子： 电子和空穴。 2.迁移率 指单位电场强度下所产生的 载流子平均飘逸速度； 代表载流子导电能力的大小。
2个 决定性因素
电阻率
杂质浓度
载流子浓度 载流子迁移率
2个 有关因素
温度
①杂质浓度较低时 1016~10 18 cm-3
电阻率与杂质浓度成反比关系， 即杂质浓度越高，电阻率越小。
1.电阻率和杂质 浓度的关系
②杂质浓度较高时
杂质在室温下不能全部电离， 在重掺杂的简并半导体中情况 更加严重； 迁移率随着杂质浓度的增加明 显下降
二、实现只填充最低子带的条件
为提供量子霍尔实验的条件，首先应保证电子只限于最低子带。 假使电子过多，进入较高的子带，将使实验结果是几个子带的 叠加，造成分析困难。 故在制备样品时要控制载流子数目。
利用态密度公式 m*/ π h ，可知在最低子带 ε 0 与上一个子带 ε 1 之间的状态数为 m* （ ε 1 - ε0 ） / π h2 ，那么单位界面上 电子数目为
量子霍尔效应
一、调制掺杂异质结和二维电子气 二、实现只填充最低子带的条件 三、朗道能级和实现量子霍尔效应的条件 四、二维电磁输运和量子霍尔效应
一、调制掺杂异质结和二维电子气
异质结：两种不同半导体相接触所形成的界面区域。 半导体异质结是许多微电子器件和光电子器件的工作基 础如果异质结的两边掺杂情况不同，则异质结的性质也 将不同。 调制掺杂异质结是指在一边掺杂、另一边不掺杂的异质 结。