低功耗高精度逐次逼近型模数转换器的设计
低功耗逐次逼近型CMOS模数转换器的研究
低功耗逐次逼近型CMOS模数转换器的研究低功耗逐次逼近型CMOS模数转换器的研究摘要：随着科技的迅猛发展，模数转换器在数字信号处理领域扮演着重要的角色。
然而，传统的模数转换器存在功耗高、面积大等问题。
因此，本文提出了一种低功耗的逐次逼近型CMOS模数转换器的研究，通过对电路设计和参数优化进行深入探讨，实现了在保持较高转换精度的同时降低功耗和面积的目标。
1. 引言模数转换器广泛应用于通信、图像处理、声音处理等领域，能够将模拟信号转换为数字信号。
然而，传统的模数转换器由于采用了大量的功耗高的电子元件，导致整体性能受限。
因此，降低功耗是当前研究的热点之一。
2. 逐次逼近型CMOS模数转换器原理逐次逼近型CMOS模数转换器是一种常用的模数转换器结构，其原理主要包括采样保持、比较器、数字逼近单元等。
其中，逼近单元是模数转换器的关键，是实现高精度转换的核心。
3. 设计细节和参数优化在设计过程中，需要考虑到功耗、转换精度和面积之间的权衡。
通过采用CMOS工艺和精确的电路布局，可以降低功耗并提高系统性能。
4. 降低功耗的方法及优化为了降低功耗，本文采用了多种方法进行优化，包括电源管理、核心电路设计和优化等。
通过减少功耗峰值和压缩电路面积，达到了降低功耗的目标。
5. 实验结果与分析经过实验验证，本文所提出的低功耗逐次逼近型CMOS模数转换器在不同数据信号输入情况下，均能够保持高转换精度的同时降低功耗。
实验结果显示，相比传统模数转换器，本文所设计的模数转换器在功耗和面积上都有明显的减少。
6. 结论本文通过对低功耗逐次逼近型CMOS模数转换器的研究，有效地解决了传统模数转换器功耗高、面积大等问题。
通过合理的电路设计和参数优化，成功地实现了在保持较高转换精度的同时降低功耗和面积的目标。
该研究成果对于模数转换器的进一步发展和应用具有重要意义。
7.综上所述，本文通过研究低功耗逐次逼近型CMOS模数转换器，成功地解决了传统模数转换器功耗高、面积大等问题。
高速低功耗CMOS逐次逼近型模数转换器研究
高速低功耗CMOS逐次逼近型模数转换器研究高速低功耗CMOS逐次逼近型模数转换器研究摘要：随着科技的进步，数字信号处理在许多领域中起着至关重要的作用。
模数转换器 (ADC) 是连接模拟与数字领域的重要桥梁，因此对于 ADC 的研究和改进一直是一个热门的课题。
本文研究了一种高速低功耗的 CMOS 逐次逼近型模数转换器，使用CMOS工艺制造的 ADC 可以在低功耗的同时实现较高的采样速率和较高的精度。
实验结果表明，所提出的 ADC 在满足高速和低功耗要求的同时，仍可以保持较高的性能。
关键词：模数转换器，ADC，CMOS，逐次逼近，功耗，高速1. 引言随着现代通信技术和信息处理技术的迅猛发展，对于高速、低功耗的模数转换器 (ADC) 的需求越来越迫切。
传统的逐次逼近型模数转换器虽然具有较高的精度，但其采样速率和功耗存在较大的限制。
为了克服这些限制，我们提出了一种基于CMOS 工艺的高速低功耗逐次逼近型模数转换器的设计。
2. CMOS逐次逼近型模数转换器原理逐次逼近型模数转换器是一种常用的 ADC 设计方法。
它通过逐次近似的方式将模拟信号转换为数字信号。
具体来说，逐次逼近型模数转换器从最高有效位 (MSB) 开始，依次比较模拟信号与参考电压的大小，作出 0 或 1 的判断。
每次比较完成后，逐次逼近型模数转换器会根据判断结果调整下一位的比较参考值，直到所有位数都比较完成，得到最终的数字信号。
3. 高速低功耗CMOS逐次逼近型模数转换器设计为了实现高速和低功耗的要求，我们采用了 CMOS 工艺制造ADC。
CMOS 技术可以在较低的功耗下实现较高的集成度和电路性能。
在逐次逼近型模数转换器的设计中，我们采用了平行处理的方式，即同时比较多个位的信号，以加快 ADC 的转换速度。
为了降低功耗，我们使用了多级放大器和比较器设计。
多级放大器可以增加输入信号的幅度，提高 ADC 对小信号的灵敏度，从而提高精度。
而多级比较器可以有效减小功耗，并提升ADC的速度。
高速混合结构逐次逼近型模数转换器
高速混合结构逐次逼近型模数转换器高速混合结构逐次逼近型模数转换器摘要：本文介绍了一种高速混合结构逐次逼近型模数转换器。
模数转换器是一种关键的电子器件，用于将模拟信号转换为数字信号。
逐次逼近型模数转换器具有高转换速度和低功耗的优点，被广泛应用于通信、图像处理和音频处理等领域。
然而，传统的逐次逼近型模数转换器存在速度慢和精度损失等问题。
为了解决这些问题，本文提出了一种高速混合结构逐次逼近型模数转换器，该结构能够在保持高转换速度的同时提高转换精度。
实验结果表明，该模数转换器具有优异的性能，适用于高速信号处理系统。
1. 引言随着科技的发展，数字信号处理在通信、图像处理和音频处理等领域发挥着越来越重要的作用。
而模数转换器作为模拟信号转换为数字信号的关键设备，其性能对整个系统的性能有很大影响。
逐次逼近型模数转换器是目前应用最广泛的模数转换器之一。
它通过逐步逼近的方式将模拟信号转换为数字信号。
以二进制逐次逼近型模数转换器为例，它将模拟信号与阈值进行比较，并根据比较结果确定二进制位的值。
逐次逼近型模数转换器具有转换速度快、精度高和功耗低的优点。
然而，传统的逐次逼近型模数转换器在高速处理信号时存在一些问题。
首先，由于逐步逼近的方式，转换速度受到限制。
其次，由于多级比较器的使用，转换精度可能会有损失。
因此，如何提高逐次逼近型模数转换器的转换速度和精度成为一个挑战。
2. 高速混合结构逐次逼近型模数转换器的设计为了解决传统逐次逼近型模数转换器的问题，本文提出了一种高速混合结构逐次逼近型模数转换器。
该转换器结合了逐次逼近型模数转换器和并行处理的思想，旨在提高转换速度和转换精度。
2.1 结构设计高速混合结构逐次逼近型模数转换器的结构如图1所示。
它包括输入模块、比较器模块、控制单元和数字输出模块。
输入模块用于接收模拟信号并进行预处理。
比较器模块由多个比较器组成，每个比较器用于比较输入信号与阈值之间的关系。
控制单元根据比较结果决定逐次逼近的次数以及比较器的输入信号。
sar adc典型电路结构
sar adc典型电路结构SAR ADC（逐次逼近型模数转换器）是一种常用的模数转换器电路，具有高精度和低功耗的特点。
它通过逐次逼近的方式，将模拟信号转换为数字信号。
SAR ADC的典型电路结构如下：1. 采样保持电路（Sample and Hold Circuit）：用于将输入的模拟信号进行采样并保持，在转换过程中保持信号的稳定性。
采样过程发生在采样脉冲的上升沿，保持脉冲的高电平期间，采样保持电路将输入信号模拟值保持不变。
2. 比较器（Comparator）：将采样保持电路输出的模拟信号与DAC（数字模拟转换器）输出的数字信号进行比较。
比较器的输出为高电平或低电平，表示采样信号与参考信号的大小关系。
3. 逐次逼近寄存器（Successive Approximation Register）：用于存储和逐位逼近计算最佳数字输出。
它通过串行输出控制信号，逐步逼近模拟信号的数字表示，以最终获得转换结果。
4. DAC（数字模拟转换器）：将逐次逼近寄存器的输出数字信号转换为模拟信号，用于与输入的模拟信号进行比较。
5. 控制逻辑电路（Control Logic）：用于控制ADC电路的整个工作过程。
它根据比较器的输出信号，调整逐次逼近寄存器的状态，并控制采样保持电路和DAC的工作时序。
以上是SAR ADC的典型电路结构。
在转换过程中，采样保持电路获取输入的模拟信号，比较器和DAC进行模拟信号与数字信号的比较和转换，逐次逼近寄存器完成数字信号的逐位逼近，最终得到模拟信号的数字表示。
SAR ADC的优点是功耗低、转换速度快、精度高，适用于对功耗和转换速度有严格要求的场景。
然而，它的缺点是整体电路较为复杂，需要较大的面积和更多的控制逻辑电路，因此在一些应用中可能不适用。
12位高精度低功耗SAR ADC设计
12位高精度低功耗SAR ADC设计李晓兴;杨丽娟;杨靖文【摘要】本文基于华润上华0.18um CMOS工艺，设计了一款200kS/s、12bit 高精度低功耗逐次逼近型模数转换器(Successive Approximation Register ADC,SAR ADC)。
本文采用线性度高的栅压自举开关提高精度；采用改进型分段电容结构，并提出非单调开关切换方案，减小了面积和功耗；采用动态比较器减小功耗；采用改进异步时序，减小关键路径延时。
前仿结果表明：在200kS/s采样速率下有效位数为11.1bit，信号噪声失真比为68.5dB，平均电流11.7uA。
%A 200kS/s, 12bit high precision low power SAR ADC is designed in this paper using CSMC 0.18um process. Bootstrapped switch with high linearity is adopted to improve the accuracy; Improved segmented capacitive structures and non-monotonic switching scheme are proposed in order to reduce the area and power consumption; Dynamic comparator is used to lower the static power consumption; Improved asynchronous timing can reduce the delay of the critical path. The simulation results show that: when sampling speed is 200kS/s, the effective number of bits is 11.1bit, signal to noise and distortion is 68.5dB and the average current is 11.7uA.【期刊名称】《电子世界》【年(卷),期】2016(000)024【总页数】3页(P15-16,18)【关键词】逐次逼近型模数转换器;改进分段电容结构;非单调开关切换;改进异步时序【作者】李晓兴;杨丽娟;杨靖文【作者单位】东南大学信息科学与工程学院;东南大学信息科学与工程学院;东南大学信息科学与工程学院【正文语种】中文逐次逼近型模数转换器（SAR ADC）以其低功耗、小面积、结构简单等优点被广泛应用于现代超大规模集成电路与片上系统中，此外，SAR ADC功耗随采样速率而改变，这对于低功耗应用或者不需要连续采集数据的应用非常有利[1]，因而，开展高精度低功耗SAR ADC的研究与设计，对低功耗的系统设计和应用具有重要意义。
一种高精度逐次逼近模数转换器的研究与设计_(优选.)
第三章 高精度逐次逼近ADC 设计分析第二章已经简单介绍了逐次逼近ADC 的原理，尽管其工作原理比较简单，但是具体的实现结构多种多样。
其中按照内部DAC 的实现方式大概可以分为电压定标、电流定标和电荷定标三种结构。
电压定标DAC 是指基于开关树电阻串分压结构，这种结构在实现较高精度时总的电阻阻值很大，会占用很大面积，所以通常很少用来实现高精度的数模转换。
电流定标DAC 是指在Bipolar 工艺中比较常用的R-2R 结构，这种结构避免了电阻比值范围大的缺点。
但由于CMOS 工艺中电阻占用面积较大，而且电阻的阻值精确性较双极性工艺低，电阻网络还存在较大的静态功耗，所以在高精度逐次逼近ADC 中也已经很少采用R-2R 结构。
电荷定标DAC 是目前最常用的一种结构，它是基于电容阵列电荷再分配实现数模转换。
由于CMOS 工艺中电容之间的匹配高于电阻匹配，所以这种结构可以实现较高的精度。
另外，由于这种结构是基于开关电容方式，因此不存在静态功耗，所以已经成为目前SAR ADC 的主流结构。
因此，本文从电荷再分配DAC 结构讲起，也分析了电阻电容混合结构DAC 结构，并重点介绍了带失调消除技术的高精度比较器的设计以及误差自动校准算法。
最后，还对其它影响A/D 转换器的因素如噪声、开关非理想效应作了分析。
3.1 SAR ADC 中的高精度DAC 模块1975年James L. McCREARY 首次提出将电荷再分配技术[23]应用到逐次逼近ADC 的设计当中，该技术是基于二进制加权电容阵列，利用电容的电荷再分配完成二进制搜索算法，由于该结构功耗小，而且不需要额外的采样保持电路，因而成为了目前逐次逼近ADC 中最常用的一种结构。
然而由于在高精度应用中，最低位电容和最高位电容之间存在很大的比值，例如对于12位精度，最大电容和最小电容的比值2048：1，这必然将占用很大的芯片面积。
解决这个问题的方法主要有两种，一种是采用分段电容阵列结构，另外一种是采用电阻电容混合结构。
低功耗逐次逼近模数转换器的研究与设计共3篇
低功耗逐次逼近模数转换器的研究与设计共3篇低功耗逐次逼近模数转换器的研究与设计1低功耗逐次逼近模数转换器的研究与设计随着电子技术的发展和普及，模数转换器在数字信号处理中扮演着越来越重要的角色。
随之而来的是对低功耗、高精度的需求的提高。
因此本文将介绍一种低功耗逐次逼近模数转换器的研究与设计。
首先，介绍一下逐次逼近调制（SAR）模数转换器并且说明其优点。
在SAR模数转换器中，采用逐步逼近方式来逼近模拟信号，它很容易实现具有高解析度的模数转换器。
SAR模数转换器的优点是它的低功耗。
与传统的flash模数转换器相比，SAR模数转换器的功耗要低得多，这是它被广泛应用的重要原因之一。
然后，讲解一下如何设计低功耗的逐次逼近模数转换器。
其步骤如下：第一步，挑选合适的比较器。
比较器的作用是将模拟信号与逐步逼近的电压进行比较，从而得出每一位的二进制代码。
合适的比较器应该能够在低功耗的情况下实现高速转换。
此外，比较器的噪声电平应该非常低，确保转换的精度。
第二步，确定参考电压。
参考电压是指用于逐步逼近的电压值。
当参考电压低于模拟信号电压时，SAR模数转换器会将该位二进制代码值置为“1”，反之，则置为“0”。
通常情况下，参考电压的值等于模数转换器的工作电压的一半，以保证模数转换器的稳定性。
第三步，选择合适的DAC。
DAC是模数转换器中的数字模拟转换器，将逐步逼近的电压转换成模拟信号的电压。
在选择DAC 时，我们需要考虑它的分辨率、误差、导通电阻等关键参数，以确保它能够实现高精度转换并具有低功耗。
最后，需要注意的是，SAR模数转换器设计中一个重要的考虑因素是选取适当的时钟频率。
要保证SAR模数转换器能够完成高速的逼近过程，同时，时钟频率不能过高，否则会增加功耗和噪声。
因此，选取适当的时钟频率非常关键。
总之，本文介绍了低功耗逐次逼近模数转换器的研究与设计，详细讲解了如何设计低功耗的SAR模数转换器。
相信随着电子技术的不断进步，SAR模数转换器必将在各个领域中发挥更大的作用本文详细介绍了低功耗逐次逼近模数转换器的设计原理和关键技术，包括比较器、参考电压、DAC和时钟频率的选择。
纳米级高精度流水线-逐次逼近型模数转换器研究
纳米级高精度流水线-逐次逼近型模数转换器研究纳米级高精度流水线-逐次逼近型模数转换器研究近年来，模数转换器（ADC）作为电子设备中重要的数据转换技术之一，受到了广泛的关注和研究。
ADC的性能直接影响到信号的采集、传输和处理，因此高精度的ADC是实现高性能电子系统的关键。
随着科技的发展，纳米级制程技术的应用使得先进的ADC设计成为可能。
本篇文章致力于探究纳米级高精度流水线-逐次逼近型模数转换器的研究进展与发展趋势。
首先，我们简要介绍了流水线-逐次逼近型模数转换器的基本原理。
流水线-逐次逼近型模数转换器是一种结合流水线和逐次逼近的工作模式，它能够将输入信号分为多个子段进行逐步逼近，从而提高转换速度和精度。
这种模数转换器结构由多个级别组成，每个级别都包含子ADC和数字校正逻辑，以实现高速、高精度的转换。
接下来，我们讨论了纳米级制程技术对高精度流水线-逐次逼近型模数转换器的影响。
纳米级制程技术在芯片设计中具有更高的集成度和更小的尺寸，能够实现更高的转换速度和更低的功耗。
同时，纳米级制程技术还可以提供更高的信号精度和更低的噪声水平，有助于提高ADC的精度和稳定性。
我们还阐述了纳米级高精度流水线-逐次逼近型模数转换器在实际应用中的优势。
首先，高精度的模数转换能够提高信号的采集和处理精度，有助于提高整个系统的性能。
其次，纳米级制程技术使得ADC的体积更小，适用于集成在高密度电子设备中。
此外，高精度的ADC还可以应用于医疗设备、通信系统、雷达系统等领域，提高系统的工作可靠性和精度。
进一步，我们探索了纳米级高精度流水线-逐次逼近型模数转换器研究的发展趋势。
首先，随着制程技术的进一步发展，纳米级芯片设计将会更加普遍。
其次，研究人员将会继续探索新的流水线-逐次逼近型模数转换器结构和算法，以提高ADC的速度和精度。
此外，随着人工智能和机器学习的兴起，纳米级高精度流水线-逐次逼近型模数转换器将有更广泛的应用前景。
最后，我们总结了纳米级高精度流水线-逐次逼近型模数转换器研究的关键问题和研究方向。
低功耗高精度逐次逼近型模数转换器的设计
低功耗高精度逐次逼近型模数转换器的设计袁小龙;赵梦恋;吴晓波;严晓浪【期刊名称】《浙江大学学报（工学版）》【年(卷),期】2006(040)012【摘要】为解决现代数字和数模混合系统中动态模数转换器高精度、低功耗与低成本之间的矛盾,提出一种10位和200×103 /s采样数的逐次逼近式模数转换器(SAR-ADC).对电容式数模转换器电容阵列的导通时序进行了优化,在采样保持电路中加入消失调功能,在比较器设计中引入预增益级和锁存级.该模数转换器已在标准数字互补性金属氧化物半导体工艺下实现.测试结果表明,该转换器积分非线性度小于1个最低有效位(LSB),差分非线性度小于0.5 LSB.在200 kHz采样率和191 Hz 输入信号频率下信噪比为59 dB,并且在5 V供电电压下功耗为2.5 mW,芯片面积为1.3 mm2,其性能已达到ADC高线性度和低功耗的设计要求.【总页数】5页(P2153-2157)【作者】袁小龙;赵梦恋;吴晓波;严晓浪【作者单位】浙江大学,超大规模集成电路设计研究所,浙江,杭州,310027;浙江大学,超大规模集成电路设计研究所,浙江,杭州,310027;浙江大学,超大规模集成电路设计研究所,浙江,杭州,310027;浙江大学,超大规模集成电路设计研究所,浙江,杭州,310027【正文语种】中文【中图分类】TP6【相关文献】1.多通道逐次逼近型10 bit 40 Ms/s模数转换器的设计 [J], 殷勤;戚韬;吴光林;吴建辉2.一种低功耗高精度模数转换器的设计 [J], 李福乐;王志华;王红梅3.10位低功耗逐次逼近型模数转换器的设计 [J], 杨臻4.一种采用时域比较器的低功耗逐次逼近型模数转换器的设计 [J], 张蕾;杨晨晨;王兴华5.甚低功耗15Ms/s逐次逼近型ADC的设计实现 [J], 贺炜因版权原因，仅展示原文概要，查看原文内容请购买。
低功耗逐次逼近模数转换器的研究与设计
低功耗逐次逼近模数转换器的研究与设计Study and Design of Low-power Successive Approximation Analog-to-digital Converter(申请清华大学工学硕士学位论文)电子工程系培养单位：电子科学与技术学科：研究生：指导教师:两低功耗逐次逼近模数转换器的研究与设计孙彤毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。
尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。
对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。
作者签名：日期：指导教师签名：日期：使用授权说明本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。
作者签名：日期：摘要逐次逼近模数转换器（ADC）具有中等转换精度和中等转换速度，采用CMOS工艺实现可以保证较小的芯片面积和低功耗，而且易于实现多路转换，在精度、速度、功耗和成本方面具有综合优势，被广泛应用于工业控制、医疗仪器以及微处理器辅助模数转换接口等领域。
论文工作设计了一个电源电压为2.5V，精度为12位，速度为500kS/s的低功耗逐次逼近ADC。
电路采用单端轨到轨输入，并具有省电模式。
研究工作主要分为三个部分：①研究设计了一个分段电容式数模转换器（DAC），高端低端各6位，共有128个单位电容，减小了芯片面积，降低了动态功耗，而且高3位采用温度计编码，保证了DAC高位的单调性；分段电容阵列的版图采用共中心的对称布局，以提高电容的匹配精度。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
和锁存=采样所得输 入 电 压 依 次 与 相 应 于 各 二 进 制
数据位通 过 ?FN 转 化 后 的 标 准 电 压 进 行 比 较"得
到每一位的二进制码元H&" 或 #!"最 后 由 逐 次 逼 近
寄存器存 储 并 输 出 到 控 制 逻 辑 来 控 制 ?FN 中"产
第 !" 卷 第 #$ 期 $""% 年 #$ 月
浙! 江 ! 大 ! 学 ! 学 ! 报 !工 学 版 "
&’()*+,’-./012+*3 4*250)6278!9*32*00)2*3:;20*;0"
<’,=!" >’=#$ ?0;=$""%
低功耗高精度逐次逼近型模数转换器的设计
袁小龙!赵梦恋!吴晓波!严晓浪
比较器 功 能"此 时 电 容 两 端 存 贮 的 电 压 为 4;M L 4’6 L&42*a L42*L !"如图H&;!所 示=图 H&D!为 采 样 保持结束 后 子 ?FN 电 容 阵 列 的 开 关 状 态=电 容 阵
列 中 的 各 开 关 根 据 比 较 器 输 出H 来 确 定 各 码 元 电 容
T)@3)@0&6-.63&02-9-)49/22099-70+33&)a-=+,-)4&0.-9,0& +4+:).,);-.-,+:2)470&,0&
c4F> T2+’I,’*3#.VFQ O0*3I,2+*#[4 T2+’IY’#cF> T2+’I,+*3
"9’0$%$:$*&6 4*1.G#1-*5+#(*9’$*-1#$*2%1+:%$I*0%-’#=,*>%#’-?’%@*10%$.#8#’-A,&:H#""$K#2,%’#$
!!在现代数字系统中常需进行模拟与数字信号的 转换#因 此#模 数 转 换 器 "+*+,’3I7’ID2327+,;’*50)7I 0)#F?N$是系统构成中的重要模 块#往 往 对 系 统 的 性能 产 生 重 要 影 响=与 流 水 级#:23M+I?0,7+等 类 型 的模数转换器相比较#逐次 逼近式模 数 转换 器"6(;I
;066250+XX)’b2M+72’* )032670)+*+,’3ID2327+,;’*I 50)70)#:FZIF?N$具 有 功 耗 低#面 积 小 等 优 点#尤 其因制造工艺与现代数字 NOQ: 工 艺的兼 容性 好# 易于在较低的工艺 成 本 下 实 现#可 广 泛 应 用 于 现 代 超大 规 模 集 成 电 路 与 片 上 系 统 "68670MI’*I;/2X#
>59,&+2,%R’+;/2050/23/X)0;262’*#,’BX’B0)D2662X+72’*+*D,’B;’67’-D8*+M2;+*+,’3ID2327+,;’*50)7I 0)62*M’D0)*D2327+,+*D+*+,’3IM2b0D623*+,68670M#+6(;;066250+XX)’b2M+72’*)032670)+*+,’3I7’ID2327+, ;’*50)70)":FZIF?N$’-#"Y276+*D$""j#"H 6+MX,06!6B+6X)’X’60D=R/06B27;/2*360\(0*;0’-7/0 6B27;/0D;+X+;27’)D2327+,I7’I+*+,’3;’*50)70)(6;+X+;27’)+))+8B+6’X72M2C0D#7/0’--607;+*;0,,+72’*70;/I *2\(0B+6+D’X70D2*7/06+MX,0I+*DI/’,D;2);(27#+*D7/0X)0I3+2*+*D,+7;/67+306B0)02*7)’D(;0D2*7/0 ;’MX+)+7’)D0623*=R/0;/2XB+6-+Y)2;+70D2*67+*D+)DD2327+,;’MX,0M0*7+)8 M07+,I’b2D0I60M2;’*D(;7’) X)’;066=R0672*3)06(,766/’B7/+72*703)+,*’*,2*0+)278’-7/0;’*50)70)26,0667/+*#,0+67I623*2-2;+*7IY27 "W:E$#D2--0)0*72+,*’*,2*0+)27826,0667/+*"=@W:E=F*D7/+7623*+,7’*’260)+72’’-@ADEB27/#A# VC 2*X(7623*+,+*D$""dVC;,’;d-)0\(0*;826+;/2050D=R/0X’B0)D2662X+72’*’-7/0F?N26$=@ M[ +7@< 6(XX,85’,7+30+*D7/0D20+)0+26+Y’(7#=HMM$=R/0X)’X’60D;’*50)70)M00767/0)0\(2)0M0*76’-/23/ ,2*0+)278+*D,’B F?NX’B0)D2662X+72’*= ?0<@)&;9%:FZIF?N’;’MX+)+7’)’6B27;/2*360\(0*;0’2*703)+,*’*,2*0+)278’,’BX’B0)
式中!9+5为平均 充 放 电 电 流"4;/为 电 容 的 平 均 充 电 电压"2;/为电容 阵 列 的 电 容 平 均 值"$4#$$ 为 电 容 上的电压 变 化!式$#%中"电 压 参 数 由 参 考 电 压4Z9U 决定"电容 2;/通常根据工艺匹配参数和精度设计确 定!如为了达到#" 位 的 精 度"计 算 克 服 采 样 热 噪 声 $D)#2%所需 最 小 的 电 容 值&以 及 为 使 积 分 非 线 性 $2*703)+,*’*,2*0+)278"J>W%和 微 分 非 线 性 $D2--0)I 0*72+,*’*,2*0+)278"?>W%小 于 # 个 W:E 所 需 电 容 匹 配 度 "通 常 增 加 电 容 值 可 以 提 高 相 对 匹 配 度 "从 而 获得较好的J>W 值!然 而 这 样 意 味 着 功 耗 的 增 加! 本文采用开关时序 优 化 技 术"降 低 了 对 电 容 匹 配 的 要求"从 而 降 低 了 功 耗’%(!对 于 采 用 电 荷 分 布 式 ?FN 的 F?N"之 所 以 36 主 要 消 耗 在 比 较 器 上"是 因为这是系统主要 的 模 拟 部 分"需 要 较 大 的 静 态 偏 置 电 流 !采 用 动 态 比 较 器 结 构 "可 以 获 得 较 好 的 性 能 功耗比!关 于 此 F?N 中 比 较 器 的 设 计"在 文 献 ’K( 中作了详细阐述!
#!数据转换器的系统设计
!"!!R>X1>G% 的结构 图#为 :FZIF?N 的基本原理框图=由图 可 知"
:FZIF?N 主要由采样保持 电 路%比 较 器%逐 次 逼 近 数 据 寄 存 器 和 数 模 转 换 器 &D2327+,I7’I+*+,’3"?FN! 四 部 分 组 成"其 中 :##:! 为 采 样 开 关=为 提 高 :FZIF?N 的精度"系统使 用 差 分 结 构"输 入 电 压 被 采样并保持到电容阵列&;+X+))+8"NF!上=?FN 由 电容和电阻阵列组 成"采 样 电 容 阵 列 同 时 可 以 作 子 ?FN 中 @ 位 最 高 有 效 位 &M’67623*2-2;+*7 Y27" O:E!的主 结 构’@ 位 最 低 有 效 位 &,0+67623*2-2;+*7 Y27"W:E!子 ?FN 由电阻阵列组成#@$=4NO 为比较器 输入端的共模参考 电 平"由 一 个 负 反 馈 放 大 器 作 缓 冲器产生并维持=42*L 可以为 另 一 个 电 平"也 可 以 为 参 考 电 压 4Z9U =比 较 器 模 块 一 般 有 前 后 两 级 (预 放 大
接"实现虚地功能=电 容 上 极 板 接 输 入 端"下 极 板 接
共模电位=在一个 周 期 之 后"如 图 H&Y!":H 关 断"下
极板电位变为4;M L4’6"其 中 4’6为 预 放 大 运 放 的 输入 失 调 电 压=再 过 半 个 周 期":#):$ 关 断":! 导
通 "预 放 大 器 负 反 馈 断 开 "它 与 锁 存 器 一 起 工 作 实 现