一种采用数字修调技术的低温漂带隙基准设计

一种采用数字修调技术的低温漂带隙基准设计曹璐;刘宏;田彤【摘要】基于tsmc0.25μm CMOS工艺,设计了一个采用数字修调技术的低温漂高PSRR带隙基准源.针对带隙基准结构中不可避免的由于工艺偏差而导致输出基准电压温度特性较差的问题,通过引入额外的PTAT电流来改变流过PNP的电流,进而补偿由于工艺角变化引起的带隙基准温度系数的改变,实现低温漂基准电压源.仿真结果表明,5 V电源电压下,在-50~+150℃,基准电压温度系数为3ppm/℃,与无数字修调的带隙基准相比,温度系数减小了5 ppm/℃.低频时电源抑制比为-90 dB,整体功耗电流约为60μA.%In this paper, a bandgap reference with low temperature-drift and high PSRR used digital trimming technology is designed based on tsmc0.25 μm CMOS process. Aiming at the problem that it is inevitable to cause bad temperature activity because of process deviation in the bandgap architecture , an extra PTAT current is introduced into the PNP to compensate for the deviation of TC of VBE in different corners, thus achieving bandgap voltage reference with good TC behavior. Simulation results show that the bandgap has a temperature coefficient of 3ppm/℃ from -50~150 ℃ in 5 V supply, PSRR is -90 dB in low frequency and quiescent current is 60μA.【期刊名称】《电子设计工程》【年(卷),期】2017(025)005【总页数】5页(P150-153,157)【关键词】微电子学;带隙基准;数字修调;低温漂;温度系数【作者】曹璐;刘宏;田彤【作者单位】中科院上海微系统与信息技术研究所,上海 200050;上海科技大学信息学院,上海 200050;中科院上海微系统与信息技术研究所,上海 200050;中科院上海微系统与信息技术研究所,上海 200050【正文语种】中文【中图分类】TN402基准源广泛应用于模拟和混合集成电路设计中，例如数据转换器、PWM控制器、振荡器、运放和PLL等。

随着电路越来越复杂、性能要求越来越高，高精度基准源已经成为很多模块的关键部分。

传统的带隙基准由具有负温度系数的PN结二极管的正向电压VBE和具有正温度系数的热电压VT实现，工艺偏差、温度变化等因素都会影响带隙基准电压的精确性，加上对低压、低功耗、低失调的各种实际应用需求，在此基础上出现了很多改进电路[1-4]。

文中针对工艺偏差的影响，避开了复杂的高阶补偿技术[3，5-8]，也避开了传统的采用电阻trimming的较为复杂的电路基准源技术[9-10]，设计了一种采用数字修调技术的低温漂带隙基准，结构框图如图1所示。

左端是传统带隙基准电路[1]，右端是数字修调电路。

数字修调电路由传统PTAT 电流电路镜像产生4路 PTAT电流 I1、I2、I3、I4，镜像电流比例分别为。

通过对4路电流的断开和闭合来引入合适的修调电流，注入带隙核心电路的PNP管，进而改变其电流IC、改变VBE的温度系数，调节输出电压基准的温度系数。

传统带隙基准如图2的电路所示，由两个发射极面积为1：N的双极管、一个运放和若干电阻构成。

在标准CMOS工艺中，双极管采用寄生的纵向PNP管。

根据电流电压公式[12-15]，近似有：其中，IS为饱和电流，VBE是PNP管的基级-发射极电压，，q是电子电荷量，k 是玻尔兹曼常数，T是绝对温度。

根据式（1），有当IC1=IC2=IC，IS2=NIS1=NIS时，联立有流过R1的电流当R1存在偏差ε时，即R1′=R1（1+ε），有不论IC1、IC2怎么变化，只要式子IC1=IC2成立，则式（5）成立。

对于上述结构，输出基准电压为由于电阻比例随工艺变化很小，所以可以认为正温度项系数不随工艺变化。

根据（2）式，考虑当集电极电流变为IC+ΔIC、反向饱和电流由于工艺偏差变为IS+ΔIS时，有引入修调系数k后，集电极电流变为其中ΔIC=kIR′。

将（5）、（8）代入（7）式有其中，第一项为未经修调、ss工艺角下的理想值；第二项Δk为修调项，其中k＞0，所以第二项为正值；第三项Δε为电阻偏差引入的误差项，由于ss工艺角下电阻值最大，所以当以ss阻值为基准，有ε＜0，所以此项为正；第四项Δpnp为双极管pnp工艺偏差引入的误差项，通过仿真可知，此项为负值。

同时根据经验和仿真，Δε+Δpnp项整体为负值，因此，可以通过调整k值来补偿Δε+Δpnp引入的偏差，来改善输出基准由于工艺偏差变坏的温度特性。

2.1 数字修调设计图3是数字修调带隙电压基准的主体电路。

带隙基准部分采用的是传统的带隙基准电压结构，由Q1、Q2和3个电阻、M1～M4以及运放组成。

双极管Q1、Q2采用的纵向寄生PNP管，发射极面积为1:8。

带隙基准部分采用的电阻为温度系数极低的Nonsilicide P-Poly HRI电阻，温度系数低至2%，电阻比值约为11。

MOS管M1和M2栅源电压相等、M3和M4接成电流镜形式，他们共同作用使R1和R2的电流相等；高增益运放是同相端反相端电压近似相等，等式VREF=VBE1+IRR2成立，N倍的发射极面积使该电流等于，运放增益越高，钳位特性越好，同时也能提高带隙基准的电源抑制。

数字修调部分为4对镜像管M5和M6、M8和M9、M11和M12、M14和M15以及4个开关管M7、M10、M13和M16，按的比例将主电路产生的PTAT电流（主电路MOS管宽长比为）镜像出来，通过S1、S2、S3、S4的电平高低来控制4路电流的打开和闭合。

电流求和后流入M23，M23将求和之后的电流镜像产生两路1:1的电流，流入Q1和Q2的发射极，影响VBE的温度系数。

根据仿真数据，无修调情况下，温度系数偏差最差为10-5数量级，最大需修调系数k=0.12。

设置4路修调电路，修调系数分别为0.01、0.02、0.04、0.08，修调之后，最大的温度系数偏差为（其中，step=k1-k2=0.01，k1和k2为相邻两阶之间的修调系数），当k=0时得到最大值0.5× 10-6，即修调精度为0.5×10-6/℃。

在ss工艺角、室温下，本电路产生本PTAT静态电流为5 μA，对应的4路镜像电流为50 nA、100 nA、200 nA、400 nA。

实际电路中，可以测试无修调电路的温度特性曲线，得到37℃下的基准电压对温度求导的数值，令即可解出修调系数k。

2.2 运放电路设计图4是带隙基准电路中采用的高增益运放[11]。

左边是运放的偏置结构，由M1～M6和电阻R构成。

中间是运放的放大级，采用折叠式共源共栅结构，由M7～M17组成，目的是提高运放的增益。

后接一个补偿电容，由于放大级输出端阻抗足够大，所以无须米勒补偿形式，确定了主极点，保证使用该运放之后的带隙基准的相位裕度。

最后一级是运放的输出级，由PMOS管M18和M19组成，M18采用的是PMOS管射随器，目的是不引入额外的极点，并将输出电压提高了一个阈值电压；M19采用二极管形式连接，使运放整个输出基本跟随电源电压变化，提高带隙基准电路的PSRR。

仿真结果如图5所示。

从（b）和（c）、（d）和（e）的对比中可以直观地发现修调后比修调前基准电压的温度特性明显要好。

tt下修调前输出电压1.223 V，TC为8.2 ppm/℃；修调后输出1.226 V，TC为3 ppm/℃。

ff下修调前输出电压1.229 V，TC为6.5 ppm/℃；修调后输出1.232 V，TC为2.4 ppm/℃。

ss下输出1.22 V，TC为3.2 ppm/℃。

如此低的温度系数，得益于电阻的选型为高精度低温度系数的P-poly电阻，同时也依赖于改进的数字校准电路的采用。

运放的PSRR仿真如图6所示。

低频时PSRR达到-102 dB，在2.6 MHz时为最差-32 dB。

电路采用tsmc0.25 μm CMOS工艺，使用Spectre仿真工具，在典型工艺模型下，电路工作电压为5 V，27℃时输出1.226 V，工作电流小于60 μA。

5 V电源电压下，在37℃左右取得零温度系数。

在-50～+150℃，基准电压温度系数可低至3 ppm/℃，与无数字修调的带隙基准相比，温度系数减小了3～5ppm/℃。

室温下，低频时电源抑制比为-90 dB，电路静态电流约为60 μA。

【相关文献】[1]Mok P K T，Leung K N.Design considerations of recent advanced low-voltage low-temperaturecoefficient CMOS bandgap voltage reference[C]// Proceeding-s of the Custom Integrated Circuits Conference，2004:635.[2]Tom K，Alvandpour A.Curvature compensated CMOS bandgap with sub 1Vsupply[C]//null.IEEE，2006:93-96.[3]Andreou C M，Koudounas S，Georgiou J.A novel wide-temperature-range， 3.9ppm/C CMOS bandgap reference circuit[J].Solid-State Circuits，IEEE Journal of，2012，47（2）:574-581.[4]Koushaeian L，Skafidas S.A 65nm CMOS lowpower，low-voltage bandgap reference with using self-biased composite cascodeopamp [C]//Low-Power Electronics and Design（ISLPED），2010 ACM/IEEE International Symposium on.IEEE，2010:95-98.[5]张红南，曾健平，田涛.分段线性补偿型CMOS带隙基准电压源设计[J].计测技术，2006，26（1）:35-38.[6]王红义，来新泉，李玉山，等.采用二次曲线校正的CMOS带隙基准[J].电子器件，2007，30（4）:1155-1158.[7]杨鹏，吴志明，吕坚，等.一种二阶补偿的低压CMOS带隙基准电压源[J].微电子学，2007，37（6）:891-894.[8]Ge G，Zhang C，Hoogzaad G，et al.A single-trim CMOS bandgap reference with a inaccuracy of 0.15%from 40 C to 125 C[J].Solid-State Circuits，IEEE Journal of，2011，46（11）:2693-2701.[9]朱波.带数字自校正的 CMOS带隙基准电压源设计[D].成都：电子科技大学，2013.[10]李永红.电源芯片中CMOS带隙基准源与微调的设计与实现[D].成都：电子科技大学，2005.[11]Li W，Yao R，Guo L.A low power CMOS bandgap voltage reference with enhanced power supply rejection [C]//ASIC，2009.ASICON'09.IEEE 8th International Conference on.IEEE，2009:300-304.[12]Razavi B，罗扎.Design of analog CMOS integrated circuits[M].北京：清华大学出版社有限公司，2001.[13]Palumbo G.Voltage references:from diodes to precision high-orderbandgap circuits [Book Review][J].Circuits and Devices Magazine，IEEE，2002，18（5）:45-45.[14]Tsividis Y P.Accurate analysis of temperature effects in i/sub c/v/sub be/characteristics with application to bandgap reference sources[J].Solid-State Circuits，IEEEJournalof，1980，15（6）:1076-1084.[15]Meijer G，Schmale P C，Van Zalinge K.A new curvature-corrected bandgap reference[J].Solid-StateCircuits，IEEEJournalof，1982，17（6）:1139-1143.。