像素级数字长波制冷红外焦平面探测器研究进展

像素级数字长波制冷红外焦平面探测器研究进展
白丕绩;姚立斌;陈楠;毛文彪;韩庆林;周连军;姬玉龙
【摘要】介绍了美国、法国等西方红外强国在像素级数字化制冷长波红外焦平面探测器方面的研究现状及发展趋势.基于像素级ADC(模数转换)数字读出电路(ROIC)的不同实现架构,阐述了美国MIT实验室、法国Sofradir及CEA-Leti公司开发的像素级ADC数字读出电路原理及像素级数字化长波制冷红外焦平面探测器的最新研究成果.最后介绍了昆明物理研究所在像素级数字化制冷长波红外焦平面探测器研究方面取得的最新进展.昆明物理研究所突破像素级ADC设计等关键技术后,研制出320×256(30μm中心距)像素级数字读出电路,并与相同规格的长波制冷红外焦平面探测器互连,主要性能参数与国外同类像素级数字化长波焦平面探测器相当.
【期刊名称】《红外技术》
【年(卷),期】2018(040)004
【总页数】9页(P301-308,331)
【关键词】像素级ADC;像素级数字读出电路;像素级数字长波探测器
【作者】白丕绩;姚立斌;陈楠;毛文彪;韩庆林;周连军;姬玉龙
【作者单位】昆明物理研究所,云南昆明 650223;昆明物理研究所,云南昆明650223;昆明物理研究所,云南昆明 650223;昆明物理研究所,云南昆明 650223;昆明物理研究所,云南昆明 650223;昆明物理研究所,云南昆明 650223;昆明物理研究所,云南昆明 650223
【正文语种】中文
【中图分类】TN386.5
0 引言
经过最近十几年的发展，红外探测器材料、器件工艺研制均取得长足进步，焦平面探测器的性能得到极大提升，已经接近或达到背景限水平。

作为红外焦平面探测器的关键部分，读出电路（ROIC）对像素面积的利用也已经达到极限。

对于当前主
流的长波320×256红外焦平面探测器，其匹配的传统ROIC通常采用0.35 μm （3.3 V/5 V）标准CMOS工艺进行设计和制造。

在30 μm×30 μm像素面积内，如果采用最简单的直接注入（DI）结构和 CMOS电容作为积分电容，实现的最大积分电荷量约为36 Me－（5 V电源电压/满势阱）；如果采用独特的“多层电容
叠加技术”方式，可实现的最大积分电荷量约为60 Me－（5 V电源电压/满势阱），这只能达到 NETD（噪声等效温差）为～ 1mK的中波探测器所需积分电荷量（～103 Me－）的约1/20、长波探测器所需积分电荷量（～104 Me－）的约
1/200[1]。

即使采用更先进的加工工艺，可以得到更大的单位面积积分电容，但电源电压随之下降，导致输出电压摆幅也随着下降，无法显著地提高积分电荷存储量；S. Horn
等人提出采用几个读出电路芯片垂直叠加的加工工艺方案[2]，能实现积分电容
2～3倍的增长，但无法实现积分电容 1～2个数量级的增长，亦不能满足NETD 为～1 mK的红外焦平面探测器所需积分电荷量要求。

提高热灵敏度的另外一条路径是降低红外探测器读出电路芯片组的噪声。

目前的ROIC的工作电压为3.3 V或5 V，如果按照探测器-读出电路芯片组的系统噪声为0.3 mV或0.5 mV左右，即使最大输出电压摆幅（SR）达到3 V，动态范围也只
能达到80 dB，无法满足第三代长波红外探测器所需动态范围（95 dB）要求[3]。

总之，无论是传统的模拟读出电路，还是列级或芯片级ADC数字读出电路，都涉及在“电压域”对红外探测器的光敏电流进行“模拟积分”。

在探测器-读出电路
芯片组的噪声性能没有显著改善的条件下，读出电路加工工艺进步导致的电压摆幅下降，并不能改善红外探测器的动态范围，也就无法满足 NETD为～1 mK量级的长波探测器需要。

像素级ADC数字读出电路，采用“光电流-脉冲”调制工作模式，通过在“时间域”对探测器光敏电流进行“数字积分”，使积分电荷量和动态范围不再取决于传统读出电路所依赖的电源电压和积分电容，而是取决于数字脉冲累加次数，因此可以突破传统读出电路的积分电荷量和动态范围限制，实现数字读出电路的积分电荷量达到1 Ge－以上，动态范围超过95 dB，可以满足NETD 为～1 mK量级的第三代长波红外探测器需要[4-5]。

1 像素级ADC数字化长波红外焦平面探测器发展现状
1.1 美国MIT林肯实验室
自2006年以来，美国MIT林肯实验室一直致力于开发数字像素焦平面阵列（DFPA）读出电路[6]。

基于IBM 90 nm CMOS工艺，MIT林肯实验室开发了4款256×256规格、30 μm×30 μm 中心距的像素级ADC数字读出电路芯片，型号分别为2006A、2007A、2008A、2008B，具体技术指标如表1所示。

其中2006A、2007A、2008A等3种像素级ADC读出电路基于电荷包计数原理设计，动态范围为17～19 bits，功耗从800 mW下降到60 mW；其中2008A是业界
第一款双色像素级数字读出电路。

DFPA读出电路的工作原理如图1所示[6]，采用脉冲频率调制（PFM）计数器进
行“数字积分”，以及“逐行”（Ripple）读出的工作模式。

DFPA读出电路采用电荷扣减工作模式来实现更小的LSB（最低有效位），使红外探测器可以得到更低的NETD值，其最大数字积分电荷量取决于计数器位数。

表1 MIT实验室的数字读出电路的技术指标Table 1 Specification of digital read out integrated circuit at MIT labFPA parameter 2006A 2007A 2008A 2008B Array f ormat 256×256 256×256 256×256 256×256 Pixel pitch/μm 30×30 30×30 30×30 30×30 Colors supported 1 1 2 2 Detector polarity P-on-N P-on-N Selectable Selectable Bit depth 12 16 16（or 2×8） 16（or 2×8）Least significant bit 5000 e－～700 e
－（tunable）Dynamic range ～17 bits ～19 bits* ～19 bits* ～19
bits*Max frame rate - 5 kHz 10 kHz 10 kHz Net power @100Hz frame rate 5000 e－ 12000 e－～1500 e－（tunable）5000 e－～1000 e－（tunable）～800 mW ～75 mW 60 mW 30 mW CMOS scale 90 nm 90 nm 90 nm 90 nm
（续表1）*Notes： With on-chip background subtractionFPA parameter 2006A 2007A 2008A 2008B Functionality supported Background Subtraction Orthogonal Transfer Linear Filtering Spatiotemporal Filtering Background subtraction Bad pixel turn-off Orthogonal transfer Linear filtering Spatiotemporal filtering Time-delay integration Selectable BDI/DI input Charge balance ADC Background subtraction Bad pixel turn-off Orthogonal transfer Linear filtering Spatiotemporal filtering Time-delay integration Selectable BDI/DI input Photon time Corr. filter Two-kernel operations Background subtraction Bad pixel correction Orthogonal transfer Linear filtering Spatiotemporal filtering Time-delay integration Tunable DI input Charge balance ADC mode Pixel programmability Frame distort & bypass Real-time 2-point NUC Two-kernel operations
图1 美国MIT林肯实验室采用的像素ADC工作原理图Fig.1 The operation
theory of pixel-level ADC at MIT Lincoln Lab in USA
DFPA读出电路的每个像素单元集成了 12 bit SRAM（静态存储器）。

其中5 bit SRAM用于调整扣减电路的电荷数量，以达到调整LSB之目的。

DFPA的LSB取
决于积分电容和比较器的阈值电压，为了得到更低的NETD，使用积分节点的寄生电容作为积分电容。

对于大规模探测器阵列，各像素比较器的寄生电容的微小差别使得整个阵列的 LSB呈现较大的离散性。

各像素的光敏二极管灵敏度差异和LSB
离散性导致整个探测器阵列的响应率起伏较大。

DFPA读出电路具有片上数字 TDI（时间延迟积分）处理和非均匀性校正的功能[7]。

使用片上数字TDI技术来扫描256个像元并在数字域进行延迟积分，使数字红外探测器的 LSB离散度和响应率非均匀性大幅降低。

一个未进行数字TDI处理
的256×256长波数字探测器的响应信号分布如图2所示，原始图像的非均匀性为7.43%。

经过DFPA的片上数字TDI处理及行间增益校正后，256×256长波数字探测器的非均匀性大幅改进，达到0.055%，如图3所示[7]。

从测试结果对比图可以看出，使用数字TDI（时间延迟积分）技术及行间增益校正后，可以达到降低LSB加工
离散度、提高非均匀性之目的。

图4(a)为一个截止波长为11 μm的256×256长波DFPA探测器，对波士顿河岸
的轮廓进行数字TDI扫描，通过拼接得到的一幅256×5000原始红外图像；图
4(b)为采集红外图像地区的谷歌地图照片（可见光）；图4(c)为图4(a)中某处的局部放大256×256图像[8]。

1.2 法国CEA-Leti及SOFRADIR公司
1.2.1 异步复位计数型像素级ADC
2010年法国CEA-Leti及Sofradir公司报道了像素级ADC数字长波320×256焦平面探测器，其读出电路采用了异步复位计数（电压-频率调制计数）ADC及数字
积分技术，如图5所示[9]。

电压-频率调制计数ADC包括直接注入输入级电路、
电压-频率调制计数ADC及15 bit的数字积分器，达到的技术指标比未使用数字
积分技术的同类长波探测器的性能提高近一个数量级，具体技术指标如表2所示。

图2 未进行数字TDI处理的像素数字长波探测器响应分布图和直方图Fig.2 Map and histogram of DFPA spatial sensitivity variation without TDI applied
图3 经过数字TDI处理和行间增益校正的像素数字长波探测器响应信号分布图和
直方图Fig.3 Image and histogram of DFPA with TDI and a simple row by row gain correction applied
图4 使用DFPA长波红外探测器的成像效果Fig.4 The staring format of the DFPA used to collect the imagery(a) 采用数字TDI技术得到波士顿轮廓的一幅长波256×5000图像 (b)采集红外图像地区的谷歌地图照片(c)局部放大的
256×256图像.(a) 256×5000 raw format TDI imagery of the Boston skyline obtained using a pixel-level digital LWIR detector; (b) Google maps showing location from which the image was taken; (c) 256×256 zoomed window (indicated in A) of the raw image
图5 异步复位计数型ADC电路原理和工作波形Fig.5 Pixel principle：simplified scheme and associated waveforms
表2 法国CEA-Leti及Sofradir公司像素数字长波焦平面性能指标Table 2 Specification of pixel-level ADC digital long wave FPA detector at CEA-Leti & SofradirFPA parameter Performance Remarks Array format 320×256 -Pixel pitch/μm 25 ×25-Capacitor 14 fF -ADC resolution 15 bits -Full well capacity 3 Ge－ -LSB 9.1×104 e－ -Tint (max) 19 ms Fframe＝
50 Hz Pixel power 0.9～1.1 μW -Total power 150 mW -Process Standard CMOS 0.18 μm CMOS -Peak NETD 2 mK Tint＝22 ms
CEA-Leti及Sofradir公司采用像素级ADC数字化长波320×256焦平面探测器
进行了演示成像，成像时只采取了简单的两点校正及坏像元剔除算法。

在室温条件下，积分时间为16 ms时实验室景物的高对比度照片如图6所示[10]。

图6（左）为人体与高温烙铁、电灯泡对比图；图6（中）为高温背景下的灯丝成像照片；图6（右）为电灯泡背景下高温烙铁的细节成像照片。

1.2.2 扩展计数型像素级ADC
2012年法国CEA-LETI实验室报道了像素级ADC数字长波320×256焦平面探测器，其读出电路采用扩展计数型（亦称“2-step”型）像素级 ADC。

在 30
μm×30 μm的像素面积内设计了扩展计数器型像素 ADC，由一个计数型A/D转
换器和一个快闪（flash）型A/D转换器构成，具体技术指标如表3所示。

如图7所示[11]，首先在像素内使用异步复位计数型ADC得到11 bit的高有效位输出，然后在列级部分使用快闪（flash）型ADC得到5 bit的低有效位输出，最后在列级数字传输总线上合并得到16 bit的数字输出。

使用扩展计数（2-step）
像素级ADC数字读出电路的数字长波320×256焦平面探测器在满阱条件下信噪
比（SNR）达到88 dB。

单个像素ADC的静态电流为200～300 nA，功耗为
0.36～0.54 μW，整个数字读出电路的功耗约为72 mW。

图6 积分时间为16 ms时实验室演示成像效果 Fig.6 The imagery of the pixel digital FPA detector at CEA-Leti左：高背景条件下室温人体成像照片
（16 ms积分时间）；中：高背景条件下灰度等级适应电灯泡；右：高背景条件
下灰度等级适应烙铁头Left： high dynamic range IR scene Tint＝16 ms with a scale zoom in dark levels; Middle： same high dynamic range IR scene as in left but with a different scale zoom in bright levels, the grey scale adapted to the bulb; Right： gray scale adapted to the soldering iron
表3 法国CEA-Leti实验室像素数字长波焦平面性能指标Table 3 Specification
of pixel-level ADC digital long wave FPA detector at CEA-LetiFPA parameter Performance Remarks Array format 320×256 Pixel pitch/μm 30 ×30 ADC resolution 16 bits Full well capacity 3 Ge-Tint (max) 19 ms Fframe=50 Hz（IWR）Total power 72 mW Process 0.18 μm 标准 CMOS Peak SNR 88 dB
图7 扩展计数（2-step）型像素ADC电路原理 Fig.7 Extended counting（2-step）pixel-level ADC principal
由于在数字读出电路芯片上的像素阵列外还集成了320×256个16 bit SRAM阵列，片上数字信号处理功能得以实现。

通过在片上进行简单的两点非均匀性校正（Non Uniformity Correction，NUC），以及坏像元剔除等数字信号处理，像
素级 ADC数字长波320×256焦平面探测器实现高动态范围成像效果。

如图8所示[11]，当积分时间达到19 ms，调整灰度等级适应高温目标部分，其细节也可以看清楚，显示出像素数字长波红外焦平面探测器具有高动态范围的巨大优势。

图8 高动态范围成像效果 Fig.8 High dynamic range IR scene with a scale zoom左：高背景条件下灰度等级适应室温目标；右：高背景条件下灰度等级适应高温目标Left： in dark levels (adapted to the top of the lamp) ; right： in bright levels(adapted to the top of the lamp)
2 国内像素级数字长波探测器研究进展
昆明物理研究所从2014年开始进行像素级ADC数字化读出电路研究[12-13]。

2016年初突破像素级ADC设计等关键技术后，完成320×256规格的像素级ADC数字读出电路设计及版图数据输出。

像素级ADC数字化320×256读出电路采用0.18 μm 标准CMOS 6层金属工艺进行设计，在30 μm×30 μm的像素面积内实现16 bit模数转换及存储，且每个像元内都设计了模拟探测器工作用的测试二极管。

像素数字化320×256读出电路采用全局（Snapshot）“数字积分”
模式，边积分边读出（IWR）的工作模式。

图9（左）为单个像素ADC的版图，
数字部分占据了约85%的像元面积，图9（右）为320×256像素级ADC数字读出电路的全芯片版图。

流片成功后对像素数字读出电路进行了详细测试，像素级ADC转换位数为16 bit，有效转换位数达到14.5 bit以上；在帧频50 Hz条件下单个ADC的静态功耗约为0.36 μW，整个像素数字读出电路的功耗约为50 mW；一个LSB对应的处理电荷为55 ke－。

采用数字积分技术，“满阱”条件下的处理电荷达到3.6 Ge－。

像
素数字读出电路测试正确后与长波320×256焦平面探测器进行了互连，达到的性能指标如表4所示。

2017年初，采用像素数字化320×256长波红外焦平面探测器进行实验室演示成像，成像照片如图10所示。

演示成像选取的有效积分时间为 10 ms，采用简单的灰度拉伸和减背景处理。

图10为热水杯（约60℃）、烧红的烙铁头（约310℃）与手掌（约37℃）叠加后的成像效果，显示出像素数字长波320×256焦平面探
测器具有大动态范围（约95 dB）成像效果的优势。

图9 昆明物理研究所的像素数字读出电路像元和全芯片版图Fig.9 Layout of the input cell and the whole chip of the pixel ADC digital ROIC at KNIST左：30 μm×30 μm面积的像素ADC版图；右：320×256像素级ADC数字读出电路全芯片版图Left： Layo ut of 30 μm×30 μm pixel ADC; Right： Layout of 320×256 pixel-level ADC digital ROIC chip
3 结论
像素级ADC数字长波制冷型红外焦平面探测器采用“数字积分”工作模式，积分时间可以达到帧周期，从而大幅减少了噪声带宽，显著降低了探测器的噪声等效温差（NETD），大幅提高了动态范围；而且，采用像素级ADC数字读出电路，为
片上数字信号处理技术提供了实现途径，如应用于凝视型焦平面阵列的片上数字
TDI、片上数字非均匀性校正等技术，可以在像素级ADC数字读出电路芯片上实现，为智能化焦平面探测器的实现提供了可操作性[14-15]。

表4 昆明物理研究所像素数字长波焦平面性能指标Table 4 Specification of pixel-level ADC digital long wave FPA detector at KNISTFPA parameter Performance Remarks Array format 320×256 Pixel pitch/μm 30 μm×30 μm ADC resolu tion 16 bits Full well capacity 3.6 Ge－Tint (max) 25 ms Ffame＝30 Hz（IWR）Total power 50 mW Process 0.18 μm standard CMOS Peak NETD 4.3 mK
图10 像素ADC数字焦平面探测器大动态范围成像效果Fig.10 High dynamic range IR scene of pixel ADC digital FPA detector at Kunming institute of physics
随着长波红外焦平面探测器向小像元、双色甚至多色方向发展[16-17]，面积与功
耗的苛刻要求给像素级ADC数字读出电路设计带来极其严峻的挑战。

面对差异化极大的各种应用需求背景，需要对面积、帧频和功耗等关键技术指标进行非常细的设计，并恰当地进行折衷处理。

根据不同的应用背景，采用不同架构的像素ADC
来满足高端红外探测系统对像素数字化探测器组件的要求。

因此，像素级ADC数字探测器组件将是一系列全新的“定制化组件”，不同类型的像素ADC在数字化探测器组件应用中将大放异彩。

参考文献：
[1] 白丕绩, 姚立斌. 第三代红外焦平面探测器读出电路[J]. 红外技术,2015, 37(2)：89-96.BAI Piji, YAO Libin. Read out integrated circuit for third-generation infrared focal plane detector[J]. Infrared Technology, 2015, 37(2)： 89-96. [2] Horn S, Norton P, Carson K, et al. Vertically-integrated sensor arrays VISA[C]//Proc. of SPIE, 2004, 5406： 332-340.
[3] DonaldA Reago, Stuart Horn, James Campbell, et al. Third generation imaging sensor system concepts[C]//Proc. of SPIE, 1999, 3701： 108-117.
[4] Rogalski A, Antoszewski J, Faraone L. Third-generation infrared photo detector arrays[J]//Journal of Applied Physics, 2009, 105：0911011-091144.
[5] 陈楠, 姚立斌. 阵列型图像传感器模数转换技术[J]. 红外技术, 2014,36(10)：770-776.CHEN Nan, YAO Libin. Analog to digital conversion techniques in array image sensors[J]. Infrared Technology, 2014, 36(10)： 770-776. [6] Matthew G Brown, Justin Baker, Curtis Colonero, et al. Digital-pixel focal plane array development[C]//Proc. of SPIE on Solid-State Circuits Conference, 2010, 7608： 76082H.
[7] Alexandre Guilvard, Josep Segura, Pierre Magnan, et al. A digital high dynamic range CMOS image sensor with multi-integration and pixel readout request[C]//Proc. of SPIE on IS&T Electronic Imaging, 2007,6501：65010L.
[8] Brian Tyrrell, Kirk Anderson, Justin Baker, et al. Time delay integration and in-pixel spatiotemporal filtering using a nanoscale digital CMOS focal plane readout[J]. IEEE Transactions on Electron Devices, 2009, 56：2516-2523..
[9] Sylvette Bisotto, Eric de Borniol, Laurent Mollard, et al. A 25 μm pitch LWIR staring focal plane array with pixel-level 15-bit ADC ROIC achieving 2 mK NETD[C]//Proc. of SPIE in Electro-Optical and Infrared Systems：Technology and Applications VII, 2010, 7834：78340J.
[10] Guellec F, Peizerat A, Tchagaspanian M, et al. A 25 μm pitch LWIR
focal plane array with pixel-level 15-bit ADC providing high well capacity and targeting 2mK NETD[C]// Proc. of SPIE in Infrared Technology and Applications XXXVI, 2010, 7660： 76603T.
[11] Arnaud Peizerat, Jean-Pierre Rostaing, Noureddine Zitouni, et al. An 88 dB SNR, 30 μm pixel pitch Infrared image sensor with a 2-step 16 bit
A/D conversion[C]. IEEE Symposium on VLSI Circuits Digest of Technical Papers, 2012： DOI： 10.1109/VLSIC.2012.6243823.
[12] Dongwon Park, Jehyuk Rhee, Youngjoong Joo. A wide dynamic-range CMOS image sensor using self-reset technique[J]. IEEE Electron Device Letters, 2007, 28： 890-892.
[13] WANG X, WANG W, Hornsey R. A high dynamic range CMOS image sensor with in pixel light-to-frequency conversion[J]. IEEE Electron Device Letters, 2007, 28： 890-892.
[14] CHEN Y, YUAN F, Khan G. A Wide Dynamic Range CMOS pulse-frequency-modulation and in-pixel amplification[J]. Micro-Electonics Journal, 2009, 40(10)： 1496-1501.
[15] Michel Zécri, Patrick Maillart, Eric Sanson, et al. Adva nced ROICs design for cooled IR detectors[C]// Proceedings of SPIE on Infrared Technology and Applications XXXIV, 2008： 6940： 69402X.
[16] 白丕绩, 赵俊, 刘会平. 碲镉汞双色红外焦平面读出电路研究进展[J].红外技术, 2015, 37(10)： 807-813.BAI Piji, ZHAO Jun, LIU Huiping, et al. Review of ROIC for MCT dual-band infrared focal plane arrays[J]. Infrared Technology, 2015,37(10)： 807-813.
[17] Radford W A, Radford W A , Patten E A, et al. Third generation FPA
development status at Raytheon Vision Systems[C]// Proceedings of SPIE on Infrared Technology and Applications XXXI, 2005, 5783：331-339.。