数字逻辑与计算机组成原理：第三章 存储器系统(1)

A3 0
字线
地0 A2 0 址
译
A1
0码 器
A0 0
15
读 / 写选通
… …
…
0,0 … 0,7
16×8矩阵
15,0 … 15,7
0
…
7 位线
读/写控制电路
D0
… D7
(2) 重合法（双译码方式）
0 A4
0,00
…
0 A3
阵
A2
译
0码
31,0
…
A1
器 X 31
0 A0
… …
或低表示存储的是1或0。 T5和T6是两个门控管，读写操作时，两管需导通。
六管存储单元
保持
字驱动线处于低电位时，T5、T6 截止， 切断了两根位线与触发器之间的 联系。
六管存储单元
单译码方式
读出时: 字线接通 1)位线1和位线2上加高电平; 2)若存储元原存0，A点为低电
平，B点为高电平，位线2无电 流，读出0。
3)若存储元原存1，A点为高电 平，B点为低电平，位线2有电
流，读出1。
静态 RAM 基本电路的 读 操作（双译码方式）
位线A1
A T1 ~ T4 B
位线2
T5
行地址选择
T6
行选
T5、T6 开
列选
T7、T8 开
T7
T8
读选择有效
列地址选择 写放大器
写放大器
VA
T6
读放
读放
DOUT
T8 DOUT
DIN
1．主存与CPU的连接
是由总线支持的; 总线包括数据总线、地址总线和控制总线; CPU通过使用MAR（存储器地址寄存器）和MDR（存储
器数据寄存器）和主存进行数据传送; 如果MAR字长为k位，MDR的字长为n位，那么主存部
件能够包含2k个可寻址单元; CPU与主存之间一次可传送n位数据; 控制总线包括读、写(R/W)和存储器功能完成（MFC
3．按在计算机中的作用分类
(2)辅助存储器 不能与CPU直接交换信息
辅助存储器用来存放当前不需要立即使用的信息， 需要时，再和主存储器成批地交换数据或程序。
主要有磁表面存储器和光存储器两大类。
3．按在计算机中的作用分类
(3)高速缓冲存储器(Cache)
位于CPU内部，存放当前要执行的部分程序或数据 高速缓冲存储器速度较快，能与CPU相匹配 目前多采用SRAM实现 容量几十万到几百万Byte
第三章 存储器系统
主要内容
3.1 存储器概述 3.2 主存储器 3.3 并行主存系统 3.4 Cache存储器 3.5 虚拟存储器
3.1 存储器概述
计算机的存储部件，用于存放程序和数据。 计算机发展的重要问题之一，就是如何设
计容量大、速度快、价格低的存储器。
3.1 存储器概述
3.1.1 存储器的分类
若字长为 16 位 按 字 寻址
8M
若字长为 32 位 按 字 寻址
4M
3．主存储器的性能指标
（1）存储容量 （2）速度：存取时间与存储周期 （3）存储器带宽
3．主存储器的性能指标
（1）存储容量 主存 存放二进制代码的总位数
存储器容量越大，它存放的程序和数据就越多， 其解题和处理数据的功能也就越强。
4．按信息易失性分类
(1)易失性存储器
断电后信息将丢失的存储器称为易失性或非永久性 存储器，半导体RAM是易失性存储器。
(2)永久性存储器
断电后，信息不会丢失的存储器称为永久性存储器 或非易失性存储器。
磁存储器、光存储器、半导体ROM都属于非易失性存 储器。
存储器分类图
静态 RAM
RAM
动态 RAM
WE
CS
A9 A8
Intel 2114
…
A0
VCC
GND
I/O 1 I/O 2 I/O 3 I/O 4
存储容量
1K×4 位
存储容量=存储单元个数×存储字长。
3．主存储器的性能指标
（2）存取时间与存储周期
• 存取时间
读出时间
写入时间
• 存取周期
读周期 写周期
连续两次独立的存储器操作（读 或写）所需的 最小间隔时间
3．主存储器的性能指标
(3) 存储器的带宽
存储器带宽是指单位时间内存储器所存取的信息 量，是衡量存储器传输速率的重要指标。通常以 位/秒或字节/秒为度量单位。
如果在双译码方式下，实现4位字长，存储元矩阵连 接时要进行纵向分组，分成4组，每组配有一个读写 电路。每组称为一个位平面。
当列选择线选到第5列时，每组同时对当前行的第5 列的存储元进行读写，同时存取4位。
其字数字长表示为16字×4位，简写为16×4位。
半导体存储芯片的译码驱动方式 (1) 线选法（单译码方式）
3．按在计算机中的作用分类
(1)主存储器 (2)辅助存储器 (3)高速缓冲存储器(Cache)
3．按在计算机中的作用分类
(1)主存储器 与CPU直接交换信息
用来存储CPU正在使用的指令和数据，是CPU能 够直接访问的存储器。
存储容量大，一般在几亿到几十亿Byte 存取周期几个ns 目前主要采用DRAM实现。
速度接近CPU、容量小
主存（内存）
高的存取速度，较大容量
辅存（外存）
价格低、容量大、非易失
2. 缓存 主存层次和主存 辅存层次
10 ns
CPU
20 ns
缓存
200 ns
主存
ms
辅存
（速度）
（容量）
缓存 主存 主存 辅存
主存储器 实地址 物理地址
虚拟存储器 虚地址 逻辑地址
3.2 主存储器
3.2.1 概述
）的控制线。
2．主存中存储单元地址的分配
地址是存储单元的唯一标识 地址与存储单元是一一对应的 地址标明存储单元的物理位置或序号，不代
表其中存放的内容
2．主存中存储单元地址的分配
存储单元的编号称为存储单元地址，简称地址Addr 当CPU给定一个地址时，主存就会根据地址读出或写
入该单元内容。 对存储单元编排地址通常可按字节编址也可按字编
2．按存取方式分类
（3）顺序访问存储器(SAM)
分为完全的串行访问存储器和半顺序或直接存取存 储器(DAM) 。
◆ 信息以文件形式组织，一个文件包含若干个块，一 个块包含若干字节；
◆ 存储时以数据块为单位存储，数据的存储时间，与 数据物理位置关系极大；
◆ 速度慢，容量大，成本低； ◆ 磁带、电荷耦合器件CCD、VCD
0,31 31,31
Y0 Y 地址译码器 Y31 A 9 0A 8 0A 7 0A 6 0A 5 0
D I/O 读/写
3.2.3 SRAM的结构及工作原理
1．SRAM基本单元电路
一种比较常用的静态MOS六管存储元电路。
六管存储单元
T1和T3、T2和T4分别是两个 MOS反相器。
这两个反相器通过彼此交 叉反馈，构成一个双稳态触发器，A点的电平高
主存储器
与CPU直接
存
交换信息
ROM
ROM PROM EPROM
储 Flash Memory
EEPROM
器 高速缓冲存储器（Cache）
辅助存储器 磁盘、磁带、光盘
不能与CPU直接 交换信息
3.1.2 存储器的层次结构
速度 容量 价格／位
快小高
慢大低
3.1.2 存储器的层次结构
CPU CACHE
（1）随机访问存储器RAM
也称随机存取存储器，简称随机存储器。 RAM可分为静态随机存储器（SRAM (Static））和动
态随机存储器(DRAM (Dynamic) ）两种。 每个单元的读出和写入时间相同，与存储单元的位
置无关
2．按存取方式分类
（2）只读存储器(ROM )
属于主存储器的一部分 通常用来存放长期不需要改变的程序、数据等 只读存储器派生出了多种只读存储器。
主存的基本组成
读
存储体
写 电
路
…
驱动器
…
控制电路
译码器
…
MAR
读写
地址总线
… …
数据总线 MDR
MAR：地址寄存器 MDR：数据寄存器
3.2 主存储器
3.2.1 概述
1．主存与CPU的连接
CPU
字长k位 MAR
K位地址总线
字长n位 MDR
n位数据总线
控制线
R/W,MFC,等
存储器
最多2k个可 编址单元 字长＝n位
34H
0003H
cdH
12H
主存中存储单元地址的分配
高位字节 地址为字地址
字地址
字节地址
低位字节 地址为字地址
字地址 字节地址
0 0123 4 4567 8 8 9 10 11
0 10 2 32 4 54
IBM 370 (字长为32位)
PDP-11(字长为16位)
设地址线 24 根
按 字节 寻址 224 = 16 M
写选择 读选择
六管存储单元
写入时 1)写0，在位线1加低电平，
位线2加高电平，迫使A点保持低电平。 2)写1，在位线1加高电平，位线2加 低电平，迫使A点保持高电平。
静态 RAM 基本电路的 写 操作（双译码方式）
位线A
A
T1 ~ T4
B
T5
T6
行地址选择
T7
列地址选择 写放
T8
写放
位线B
行选 T5、T6 开
… …
地 址
A0 A1
线 Am-2
Am-1
译 码 驱
存储元 矩阵
动
CS
片选线
I/O0
读
I/O1 数
写
据
电
I/On-2 线
路
I/On-1
R/W 读/写控制线
（1）各种引线功能
地址线：如A7A6A5A4A3A2A1A0，简写为A7～A0; 数据线：又称输入输出线
简写为Dn-1～D0或I/On-1～I/O0; 片选线：芯片选择线（CS 或CE），低电平有效; 读写控制线：一般用R/W或WE来表示。
1表示读操作，0表示是写操作。
地址线和数据线确定了芯片的容量
地址线（单向） 数据线（双向） 芯片容量
10
4
1K×4位
14
1
16K×1位
13
8
8K×8位
（2）各部件功能
译码驱动电路（或称为地址译码器）：地址译码后 选中存储元矩阵中的某个存储单元。
对于64×64×4位的存储元矩阵，由64行64列的矩阵 组成，一次输出4位数据。
PowerPC处理器采用大端序存放格式。
存储字中字节的存放格式
例 如 ： 假 设 机 器 字 长 为 32 位 ， 如 果 将 32 位 数 据 1234abcdH写入到字地址为0000H的内存中，则结果 为：
字节地址 大端序存放
小端序存放
0000H
12H
cd H
0001H
34H
abH
0002H
abH
存储字中字节的存放格式
采用字节编址时，存储字中字节的存放格式有两种。
（1）大端序存放格式 ：高字节放在低地址单元中
（2）小端序存放格式 ：低字节放在低地址单元中
存储字中字节的存放格式
Intel公司的奔腾处理器采用小端序存放格式 IBM 、 Apple 和 Motorola 三 个 公 司 联 合 开 发 的
列选 T7、T8 开 写选择有效
DIN 读放
两个写放
DOUT
写选择
读选择
DIN （左） DIN
反相
T7 T5
A
（右） DIN
T8 T6 B
2．SRAM芯片举例
Intel 2114是一种曾被广泛使用的小容量SRAM芯片， 容量为1K×4位。
数据线：4位 地址线：10位
（1） Intel 2114 外特性
目前已不用
失
激光、磁光材料
可靠性高，保存时间长
2．按存取方式分类
（1）随机访问存储器RAM (Random Access Memory) （2）只读存储器ROM (Read Only Memory) （3）顺序访问存储器SAM (Sequential Access Memory)
2．按存取方式分类
址。
2．主存中存储单元地址的分配
例如一个容量为16MB的存储器，字长32位。那么字节 编址和字编址的寻址范围分别是：
按字节编址的地址范围为0～224-1，即有224（=16M ）个可寻址单元，通常称寻址范围是16M。
如果按字编址，即4个字节一个地址，地址范围为0 ～222-1，即有4M个寻址单元，称寻址范围是4M。
读/写电路：包括读出放大器和写入电路，用来完成 读/写功能。
（3）单译码和双译码
地址译码分单译码方 式和双译码方式。
单译码方式只有一个 地址译码器，适用于 小容量RAM芯片。
双译码方式:两个地 址译码器，适用于大 容量RAM芯片。
目前，主存芯片主要采用双译码方式。存储字的长 度有1位、4位、8位等。
带宽=每个存储周期可访问的位数/存储周期
(3) 存储器的带宽
存储器的带宽是衡量数据传输率的重要技术指标 决定了以存储器为中心的机器获得信息的传输速 度是改善机器瓶颈的关键因素
提高带宽的措施： ※缩短存取周期 ※增加存储器字长 ※增加存储体
3.2.2 主存储器基本结构
主存由MOS半导体存储器组成，分为RAM和ROM 主存一般是指RAM 1．RAM芯片的基本逻辑结构
1．按存储介质分类
（1）半导体存储器 （2）磁存储器 （3）光存储器
1．按存储介质分类
存储介质特点：①两种稳定状态；②方便检测；③容 易相互转换
(1) 半导体存储器 (2) 磁表面存储器 (3) 磁芯存储器 (4) 光盘存储器
TTL 、MOS
易失
速度快，用作内存
磁头、载磁体
容量大，用作外存
非
硬磁材料、环状元件 易