互连延迟的分析方法

互连延迟的分析方法
刘 昆 [1] 郑 赟[2] 黄道君[3] 候劲松[4]
[2][4]北京中电华大电子设计有限责任公司，[1][3]西安电子科技大学机电工程学院 摘要：
随着工艺技术到达深亚微米领域，互连线的延迟影响越来越大，已经超过门延迟，成为电路延迟的主要部分。

因此，互连线的延迟已成为集成电路设计中必须解决的问题。

目前人们已展开了全面、深入地研究，提出了许多方法。

本文将介绍各类互连延迟的评估分析方法，分析它们的原理，比较它们的优缺点，指出它们的适用范围。

1 介绍
随着芯片加工工艺技术向深亚微米领域发展，互连线的延迟影响越来越大，已超过门延迟，成为电路延迟的主要部分。

高速互连线的影响，如环绕、反射、串扰和扭曲等，已严重退化系统的性能。

因此互连线的延迟分析已成为集成电路设计中必须解决的问题。

Spice 和AS/X 电路模拟器是非常好的延迟分析工具[1-2]。

它们能非常准确地计算互连延迟，但是计算效率非常低下，特别是对于线性电路。

而互连线就是线性电路，因此一类降阶模型技术[3-5]，如AWE[3]，已用来计算互连延迟。

它们与模拟方法有相同的精度，却有更高的效率。

但是它们有稳定性和保守性的问题，并且在设计早期使用它们来计算延迟还是很昂贵。

因此既有效率又容易实现的延迟度量已成为许多研究者研究的热点，只要它们的精度和可信度比较合理。

Elmore[6]于1948年提出了一个计算瞬态阶跃响应（step response ）到达它最终值的50%时的时间计算表达式。

它的原理是用冲激响应（impulse response ）的平均值(也就是一阶瞬态)来近似单调阶跃响应波形到达它最终值的50%时的时间。

Elmore 延迟是冲激响应的一阶瞬态1m 。

它有时相当不准确，因为它忽略了顺流电容的漏电阻（resistive shielding ）。

为了取得更高的精确性，需要利用高阶瞬态2m ，Λ,m 3 。

Kahng 和Muddu[7]提出了三个延迟度量（metric ），所有的延迟度量都是采用前三个电路瞬态1m ，2m ，3m 。

第一个度量是从这三个瞬态出发，通过计算两个极点和余式，然后去掉次要极点来评估。

第二个度量是用这两个极点产生的传输函数来计算。

最后一个度量是把一阶瞬态加到冲激响应的标准误差上。

这些度量比较适合高感应传输线，而不适合RC 树。

Alpert[8]等近来提出了一个简单的二瞬态度量，叫做D2M 。

对于远端节点有比较高的精确性。

AWE 利用前q 2个瞬态来匹配传输函数的q 个极点和q 余式。

一旦极点和余式被计算出来，就可以构造时域公式，然后利用Newton-Raphson 等迭代技术就能得到50%点的时延。

这个方法比传统的类Spice 模拟器快很多，但与延迟度量相比仍然昂贵。

Tutuianu 等[9]提出的2-极点近似法就是基于这样一种思想。

Kay 和Pileggi[10]注意到了非负冲激响应与概率密度函数的相似性，提出了用概率密度函数来拟合冲激响应瞬态的计算方法，命名为PRIMO 。

Lin Tao 等[11]对PRIMO 方法进行了改进，提出了h-gamma 方法。

h-gamma 方法是目前互连延迟评估的好方法。

为了快速计算，它需要查找一个二维表。

Yang Xiaodong 等[12]利用了一类新的瞬态定义来做互连线的延迟评估。

他们对响应做傅立叶（Fourier ）变换，进而得到幅值和相位响应的瞬态，然后利用一阶或高阶瞬态来评估延迟，取得了比较好的结果。

这篇文章将按如下内容展开。

第二节介绍降阶方法的延迟计算原理。

第三节介绍常用的延迟评估方法，比较它们的优缺点，指出它们的适用范围。

第四节是总结。

2 降阶方法的延迟计算原理
在互连时延计算过程中，通常引入传输函数（transfer function ）的概念。

假设输入网络的激励是单一的独立电压源或电流源，网络零状态响应的象函数和激励的象函数之比就称为传输函数，用)
s (E )s (R )s (H =表示。

由于在一般情况下，)s (H 可以表示为电流或电压响应与电流或电压激励之比，所以)s (H 可能是阻抗、导纳或一个纯比值。

有时我们也把它叫做网络函数。

集总RLC 电路的传输函数总是一个有理多项式。

大部分降阶模型总是用另一个更低阶的有理多项式模型来近似原来的传输函数。

一个非常有用并且被广泛研究的降阶模型是Pade approximation 。

一个)s (H n ,m 的Pade approximation 就是用一个m 阶的多项式与一个n 阶的多项式的比值来近似原来的传输函数。

在给定的某点上，它的泰勒（Taylor ）展开式与原来函数的前1n m ++项是相同的。

第q Pade approximation 定义为：q ,1q q H H −=。

通过部分分式分解，可以得到：∑=−=N 1j j
'j q p s k H 。

设)s (V 为阶跃输入的电压响应的拉谱拉斯变换（Laplace transform ），即s )s (H )s (V =。

所以)s (V 的时域响应)t (v 的表达式为：
t p N '
N t p 2'
2t p 1
'1N 21e p k e p k e p k 1)t (v ++++=Λ （1） 令i '
i i p k k −=，则（1）式变为 t p N t p 2t p 1N 21e k e k e k 1)t (v −−−−=Λ （2）
对于第q Pade approximation ，这儿有q 个未知极点和q 个未知余式，因此需要求解下列方程组：其中dt t )t (h )1(!
i 1m 0i i i ∫∞−=，叫做第i 个瞬态。

=++=++=++=+++−−−−1
q 21q 2q q 1q 2221q 21
122q q 22221
11q q 22110q 21m p k p k p k m p k p k p k m p k p k p k m k k k ΛΜΛΛΛ （3） 对于阶跃输入激励，通过求解（2）式的非线性方程可以得到50%点的延迟。

对于非阶跃输入激励，求解非线性解之前，需要执行卷积操作。

利用这种思想，匹配更多的瞬态，当然能更加精确，但是计算比较复杂，并且在计算高阶瞬态时会产生不稳定极点，很多论文都进行了论述[3-5]。

我们将在下一篇文章中进行详细总结。

在计算互连时延时，常用的输入波形有阶跃输入（step input ）、脉冲输入（pulse input ）和冲激输入（impulse input ），并且有如下特点：零状态的阶跃输入激励)t (v 是冲激输入激励)t (δ的积分，零状态的阶跃响应)t (g 是冲激响应)t (h 的积分，即∫∞−δ=t
dt )t ()t (v ，
∫=t
0dt )t (h )t (g 。

3 常用的延迟评估方法
3.1 Elmore 延迟度量（一阶瞬态的延迟度量）
在二十世纪四十年代后期[6]，Elmore 利用线性放大器的冲激响应（impulse response ）的第一和第二瞬态（Moment ）来评估它的阶跃响应（step response ）。

他发现1m 是阶跃响应的%50点的时间的很好评估。

也就是说Elmore 延迟度量是通过)t (h 的平均值来近似)t (g 的中值，即)t (h T D =的平均值10m dt t )t (h −=⋅=∫∞。

Penfield 和Rubenstein[13]发现Elmore 延迟度量也是阶跃响应主要时间常数的很好近似。

他们应用Elmore 延迟度量作为主要时间常数来决定一个象征性延迟，即D T t e 1)t (v −−≈，可得：)2ln(m t 1D −=。

它就是Elmore 延迟度量乘以一个标量)2ln(。

对于RC tree ，Elmore 延迟度量也可以表示为：)C C (R ED ED dj j j )j (p j ++=，其中)j (p 为结点j 的祖先结点，∑∈=
)j (s k k dj C C ，)j (s 为结点j 的所有顺流结点集合。

利用Elmore
延迟度量，我们发现对于近端结点（靠近驱动源的结点），它的误差比较大。

因为它忽略了顺流电容的漏电阻。

一个改进的方法就是加一个有效电容，即：
)C C C (R ED ED eff dj j j )j (p j +++=，其中eff C 为有效电容。

eff C 的计算可以分为两步来计算，具体的计算过程可参见论文[15]。

这就是著名的ECM 延迟度量的原理。

3.2 高阶瞬态的延迟度量
Elmore 延迟度量有时是非常不准确。

为了提高准确性，研究者从各个方面来改进Elmore 延迟度量。

因为Elmore 延迟度量是冲激响应的一阶瞬态，最直接的改进就是采用更高阶瞬态来取得更高的精确度。

另一种改进思路是用概率密度函数的理论。

Kahng 和Muddu 利用前三个瞬态，提出了三个延迟度量。

)m 3m 4m 1ln()m 3m 4m (211DM 21
212121−−−+−=， )2ln(m m 22DM 212−=，
3DM 23m m −=)p p (p )p m 1(2ln(21121−−，其中321m m p =，)
m m m (m )m m (m m m p 223112123322−−=。

Alpert 等近来提出了一种新的简单的延迟度量。

他们发现标量化的Elmore 延迟在近端结点高估了延迟，而在远端结点低估了延迟。

通过经验，他们发现比率21m m r −=在近端是小于1，而在远端是大于1，对于单RC 电路，它等于1。

因此新的M 2D 延迟度量可以用
比率r 乘以标量化的Elmore 延迟来计算：)2ln(m m )2ln(m r M 2D 2
211=−=。

3.3 概率密度函数的延迟度量
Elmore 延迟度量是利用冲激响应的一阶瞬态来计算延迟,其实他利用了冲激响应)
t (h 与概率密度函数的相似性。

我们知道)t (h 满足 =∀≥∫∞0
1dt )t (h t ,0)t (h ，它与概率密度函数非常相似。

因此可以寻找一些分布的概率密度函数来近似冲激响应)t (h 。

Rony kay 和Lawrence Pileggi 利用gamma 分布的概率密度函数，提出了PRIMO 方法。

PRIMO 法利用了一个时间平移的不完备gamma 函数来建模RC 冲激响应，并且组合了瞬态匹配的降阶模型思想。

它非常好的利用了Elmore 延迟模型和降阶模型的优点。

Lin Tao 等扩展了PRIMO 法的思想。

他们利用gamma 函数来建模阶跃响应的归一化的齐次响应（homogeneous response ）部分。

基于概率密度函数来解释冲激响应是延迟计算很好的发展方向。

可以研究其他的概率分布函数，如威布尔分布，对数指数分布、瑞利分布等。

3.4 延迟评估方法的比较
作为一个例子，我们将考虑如下图所示的电路。

图 RC 树型电路
我们将比较spice 、Elmore 、标量化的Elmore 、DM1、DM2、DM3、ECM 、D2M 、PRIMO 和h-gamma 的延迟。

50%点的延迟结果总结在下表中：
表 不同延迟度量的比较 Reported Delay Node D2M ECM Elmore DM1 DM2 DM3 SPICE PRIMO
2 0.420 0.439 0.684 0.440 0.588 0.210 0.3750.355 0.376
3 0.51
4 0.468 0.804 0.527 0.649 0.467 0.4470.486 0.497 4 0.696 0.61
5 0.99
6 0.696 0.678 0.70
7 0.7000.701 0.699 5 0.830 0.737 1.12
8 0.83
9 0.688 0.851 0.8450.840 0.836 6 0.492 0.511 0.756 0.501 0.590 0.075 0.4520.431 0.450 7 0.905 0.1200 0.936 0.912 0.690 0.925 0.9190.912 0.909
从表中可以发现，Elmore 总是高估了延迟，并且在近端结点误差很大，DM1总是会优于Elmore 的结果，但是从理论分析：0m 3m 42
12>−不会总是满足，因此DM1不是一个稳健的方法。

DM2没有比Elmore 更好，在近端结点大大高估延迟，而在远端结点则大大低估延迟，不是一个好度量。

DM3在近端结点误差很大，但在远端结点误差比较小，是计算远端结点延迟的一种好方法。

ECM 、D2M 、PRIMO 和h-gamma 都得到了比较好的结果，而其中PRIMO 、h-gamma 表现得更好，只是时间平移太大时，PRIMO 误差会比较大。

这些方法都有一个共同的缺点：它们不能总是给出延迟的上限，有时会低估延迟，有时会高估延迟。

4 总结
在这篇文章中，我们总结了目前比较好的互连延迟度量。

这些度量都能非常简单容易地计算出互连线的延迟。

它们有着非常广泛的应用，例如时序驱动的布局规划，互连线的综合，全局布局布线等工具在优化循环中利用这些度量，会得到非常好的结果。

但是这些度量还有很多不足，有些还没有从理论上来解释，例如D2M ，有些也不能直接采用来计算扭曲率（Slew rate ）。

集成电路设计到了深亚微米时代，设计变成了以时序为中心的设计，研究更加精确的延迟度量非常必要，并且一定会有非常好的前景。

参考文献
1、 L. Nagel, “SPICE2, A computer program to simulation semiconductor circuits,” Univ.
California, Berkeley, CA,TR ERL-M520, May 1995
2、 The AS/X User’s Guide, IBM Corp., 1996
3、 L. T. Pillage and R. A. Rohrer, “Asymptotic waveform evaluation for timing analysis,” IEEE
Trans. Computer-Aided Design, vol. 9, pp. 352-366, Apr. 1990
4、P. Feldman and R. W. Freund, “Efficient Linear Circuit Analysis by Pade Approximation Via
the Lanczos Process”, IEEE Trans. Computer-Aided Design, vol. 14, no. 5, May 1995
5、K. J. Kerns, I. L. Wemple, A. T. Yang, “Stable and Efficient Reduction of Substrate Model
Networks using Congruence Transformation”, ICCAD, Nov. 1995
6、W. C. Elmore, “The Transient Response of Damped Linear Networks with Particular Regard
to Wideband Amplifiers”, J. Applied Physics, vol. 19, no. 1, Jan. 1948
7、A. B. Kahng and S. Muddu, “Accurate analytical delay models for VLSI interconnects,” Univ.
California, Los Angeles, CA, UCLA CS Dept. TR-950034, Sept. 1995
8、Charles J. Alpert, Anirudh Devagn, and Chandramouli V. Kashyap, “RC Delay Metrics for
Performance Optimization” in IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, VOL.20, NO.5, MAY 2001
9、B. Tutuianu, F. Dartu, and L. Pileggi, “Explicit RC-circuit delay approximation based on the
first three moments of the impulse response,” in Proc. IEEE/ACM Design Automation Conf., June 1996, pp. 611-616
10、R. Kay and L. Pileggi, “PRIMO: Probability interpretation of moments for delay
calculation,” in Proc. IEEE/ACM Design Automation Conference, June 1998, pp. 463-468 11、T. Lin, E. Acar, and L. Pileggi, “h-gamma: An RC delay metric based on a gamma
distribution approximation to the homogeneous response,” in Proc. IEEE/ACM Int. Conf.
Computer-Aided Design, Nov. 1998, pp. 19-25
12、X iaodong Yang, Walter H.Ku, Chung-Kuan Cheng,“RLC Interconnect delay estimation via
moments of Amplitude and Phase Response”in Proc. IEEE/ACM Int. Conf. Computer-Aided Design, Nov. 1999, pp. 208-303
13、J.Rubenstein, P.Penfield Jr., and M. A. Horowitz,“Signal delay in RC tree networks,”IEEE
Trans. Computer-Aided Design, vol, CAD-2, pp 202-211, July 1983
14、R. Gupta, B. Tutuianu, and L. T. Pileggi, “The Elmore delay as a bound for RC trees with
generalized input signals,” IEEE Trans. Computer-Aided Design, vol.16, pp. 95-104, Jan.
1997
15、J. Qian, S. Pulllela, and L. Pillage, “Modeling the ‘Effective capacitance’ for the RC
interconnect of CMOS gates,” IEEE Trans. Computer-Aided Design, vol. 13, pp. 1526-1535, Dec. 1994。