微机原理

微型计算机原理及其应用
——第八章：并行通信和并行接口8255A ——第八章：并行通信和并行接口8255A 第八章
合肥工业大学计算机与信息学院
1
第八章：并行通信和并行接口8255A 第八章：并行通信和并行接口8255A
1. 可编程接口芯片概述 2. 串行通信和并行通信 3. 可编程并行接口芯片8255A 可编程并行接口芯片8255A
D7 ~ D0
接口 芯片
RDY
STB
16
第八章：并行通信和并行接口8255A 第八章：并行通信和并行接口8255A
1. 可编程接口芯片概述 2. 串行通信和并行通信 3. 可编程并行接口芯片8255A 可编程并行接口芯片8255A
17
第八章：并行通信和并行接口8255A——串行通信和并行通信 第八章：并行通信和并行接口8255A——串行通信和并行通信 8255A—— 在计算机领域中有两种数据通信方式：串行传送和并行传送。 在计算机领域中有两种数据通信方式：串行传送和并行传送。 串行传送和并行传送
DB
M / IO
RD CE
源自文库
输 入 口
9
第八章：并行通信和并行接口8255A——可编程接口芯片概述 第八章：并行通信和并行接口8255A——可编程接口芯片概述 8255A——
读/写的概念
10
第八章：并行通信和并行接口8255A——可编程接口芯片概述 第八章：并行通信和并行接口8255A——可编程接口芯片概述 8255A——
数据线
接 口
STB
外 设
RDY
13
第八章：并行通信和并行接口8255A——可编程接口芯片概述 第八章：并行通信和并行接口8255A——可编程接口芯片概述 8255A——
联络的概念
外设把数据送上接口芯片端口后，用STB#信号有效打入接口芯 外设把数据送上接口芯片端口后，用STB#信号有效打入接口芯 STB# 片输入寄存器，在STB#的后沿，置RDY=0 STB#的后沿，置RDY=0， 片输入寄存器，在STB#的后沿，置RDY=0，表明输入寄存器已 有数据。外设接收RDY=0后暂不送新数，CPU RDY=0后暂不送新数，CPU发出读数指令，读 有数据。外设接收RDY=0后暂不送新数，CPU发出读数指令，读 入该数据，并使RDY=1。 RDY=1 入该数据，并使RDY=1。然后又开始新一轮的输入操作。
片选概念
同内存储器的读/ 同内存储器的读/写操作相仿，必须要有一个地址信号选中接口芯片 后，才能使该接口芯片进入电路工作状态，实现数据的输入输出。 CPU的 条地址线A CPU的8条地址线A7～A0形成地址，通过地址译码器输出到接口芯片 的选通端CE#(或片选端CS#) CE#端是控制接口芯片进入电路工作 CE#(或片选端CS#)。 的选通端CE#(或片选端CS#)。CE#端是控制接口芯片进入电路工作 状态的引脚端。片选究竟是高电平有效(标为CE)还是低电平有效( CE)还是低电平有效 状态的引脚端。片选究竟是高电平有效(标为CE)还是低电平有效(标 CE#)由接口芯片决定。只有CE#(或CE)被选中后，CPU才能通过 由接口芯片决定。只有CE#( 被选中后，CPU 为CE#)由接口芯片决定。只有CE#(或CE)被选中后，CPU才能通过 该芯片与对应的I/O I/O设备传送数据。 该芯片与对应的I/O设备传送数据。 接 口 芯 片
S0 总线 S1
通道0 通道1 ……
外设0 外设 外设1 外设
Sn
通道n
外设2 外设
12
第八章：并行通信和并行接口8255A——可编程接口芯片概述 第八章：并行通信和并行接口8255A——可编程接口芯片概述 8255A——
联络的概念
CPU通过接口芯片同外设交换信息时，接口芯片常常需要和外 CPU通过接口芯片同外设交换信息时，接口芯片常常需要和外 设间有一定的“联络” 设间有一定的“联络”信号，以保证信息的正常传送。 STB#：Strobe，选通，=0表示外设收到或发出数据 表示外设收到或发出数据。 STB#：Strobe，选通，=0表示外设收到或发出数据。 RDY：Ready，就绪，=1表示接口芯片中数据寄存器已空； RDY：Ready，就绪，=1表示接口芯片中数据寄存器已空； =0 表示接口芯片中数据寄存器已满。
A7 ~ A0
译 码 器
CE
8
第八章：并行通信和并行接口8255A——可编程接口芯片概述 第八章：并行通信和并行接口8255A——可编程接口芯片概述 8255A——
读/写的概念
使输入口信息由数据总线进入CPU，何时读入CPU， RD#控制。 使输入口信息由数据总线进入CPU，何时读入CPU，由RD#控制。 CPU CPU 输入指令：IN ;口地址 输入指令：IN AL(AX) ;口地址 指令执行过程：CPU CPU内的指令寄存器和译码器分析此指令代码后，知 指令执行过程：CPU内的指令寄存器和译码器分析此指令代码后，知 道是I/O设备的读操作，就将口地址(8 送上地址总线A I/O设备的读操作，就将口地址(8位 道是I/O设备的读操作，就将口地址(8位)送上地址总线A7～A0，经 CPU外的地址译码器译码后，产生片选信号，送输入口CE#端，同时 外的地址译码器译码后，产生片选信号，送输入口CE# CPU外的地址译码器译码后，产生片选信号，送输入口CE#端，同时 还将M/IO#=0 RD#=0信号送到输入口，输入口把输入设备的数据送 M/IO#=0和 还将M/IO#=0和RD#=0信号送到输入口，输入口把输入设备的数据送 上数据总线，由CPU读入AL AX。 CPU读入AL或 上数据总线，由CPU读入AL或AX。
数据线
输 出 接 口
CLK
STB
外 设
STB
RDY
WR
③ ① ② ④
RDY
15
第八章：并行通信和并行接口8255A——可编程接口芯片概述 第八章：并行通信和并行接口8255A——可编程接口芯片概述 8255A——
通用接口芯片的常用引脚
数据总线，与CPU CPU交换数据用； DB7～DB0: 数据总线，与CPU交换数据用； DB7 ~ DB0 WR#:写信号； WR#:写信号； RD#:读信号； RD#:读信号； WR AB:地址总线； AB:地址总线； AB CE#:片选信号； CE#:片选信号； RD INT#:可屏蔽中断请求信号； INT#:可屏蔽中断请求信号； CE D7～D0:数据线，与外设交换数据用； RDY:就绪信号,=1接口芯片中数据寄存器已空； 就绪信号,=1 RDY:就绪信号,=1接口芯片中数据寄存器已空； INT STB#:选通信号 表示外设收到或发出数据。 选通信号, STB#:选通信号,=0表示外设收到或发出数据。
用于微机输入输出的接口芯片种类极多，功能各异。 按功能选择的灵活性来分，可分为可编程接口芯片和不可编程的接口 芯片。 可编程：能通过指令指定接口的功能和运行控制参数等。 可编程：能通过指令指定接口的功能和运行控制参数等。 按接口的通用性来分，可分为通用接口芯片和专用接口芯片。
7
第八章：并行通信和并行接口8255A——可编程接口芯片概述 第八章：并行通信和并行接口8255A——可编程接口芯片概述 8255A——
5
第八章：并行通信和并行接口8255A——可编程接口芯片概述 第八章：并行通信和并行接口8255A——可编程接口芯片概述 8255A——
可编程接口芯片概述
6
第八章：并行通信和并行接口8255A——可编程接口芯片概述 第八章：并行通信和并行接口8255A——可编程接口芯片概述 8255A——
可编程接口芯片概述
可编程接口芯片概述
4
第八章：并行通信和并行接口8255A——可编程接口芯片概述 第八章：并行通信和并行接口8255A——可编程接口芯片概述 8255A——
可编程接口芯片概述
CPU要同外设交换信息，必需通过接口电路，一般在接口电 CPU要同外设交换信息，必需通过接口电路，一般在接口电 路中应具有如下电路单元： (1)输入 出数据锁存器和缓冲器：解决CPU与外设之间速度不匹 输入/ 解决CPU (1)输入/输出数据锁存器和缓冲器：解决CPU与外设之间速度不匹 配的矛盾，以及起隔离和缓冲的作用； (2)控制命令和状态寄存器：存放CPU 控制命令和状态寄存器：存放CPU对外设的控制命令，以及外 (2)控制命令和状态寄存器：存放CPU对外设的控制命令，以及外 设的状态信息； (3)地址译码器：用来选择接口电路中的不同端口(寄存器) 地址译码器：用来选择接口电路中的不同端口 (3)地址译码器：用来选择接口电路中的不同端口(寄存器)； (4)读写控制逻辑： 读写控制逻辑：产生内部读写控制命令； (4)读写控制逻辑：产生内部读写控制命令； (5)中断控制逻辑： 中断控制逻辑：产生可屏蔽中断请求信号。 (5)中断控制逻辑：产生可屏蔽中断请求信号。
DB
M / IO
WR CE
输 出 口
11
第八章：并行通信和并行接口8255A——可编程接口芯片概述 第八章：并行通信和并行接口8255A——可编程接口芯片概述 8255A——
可编程接口的概念
目前所用的接口芯片大部分是多通道、多功能的。 多通道：一个接口芯片一面与CPU CPU连接，另一面可接几个外设。 多通道：一个接口芯片一面与CPU连接，另一面可接几个外设。 多功能：一个接口芯片能实现多种接口功能。接口芯片中的各 硬件单元不是固定接死的，可编程控制。 编程控制： 编程控制：通过计算机指令选择通用接口中的不同通道和不同 功能。 功能。 可编程接口芯片：功能组态(电路的工作状态) 可编程接口芯片：功能组态(电路的工作状态)可由计算机指令 编程控制的芯片。 编程控制的芯片。
2
第八章：并行通信和并行接口8255A 第八章：并行通信和并行接口8255A
1. 可编程接口芯片概述 2. 串行通信和并行通信 3. 可编程并行接口芯片8255A 可编程并行接口芯片8255A
3
第八章：并行通信和并行接口8255A——可编程接口芯片概述 第八章：并行通信和并行接口8255A——可编程接口芯片概述 8255A——
读/写的概念
对于输出口，当地址信息稳定后，写信号WR*=0及M/IO*＝ 对于输出口，当地址信息稳定后，写信号WR*=0及M/IO*＝0，通知接 WR*=0 口芯片，片选信号CE*已稳定，输出口己与数据总线接通，CPU CE*已稳定，输出口己与数据总线接通，CPU可进 口芯片，片选信号CE*已稳定，输出口己与数据总线接通，CPU可进 I/O设备的写操作，发出WR*=0，M/IO*=0。这样，M IO*、WR*、 设备的写操作，发出WR*=0 行I/O设备的写操作，发出WR*=0，M/IO*=0。这样，M/IO*、WR*、 CE*以及数据总线DB构成输出口的必备引脚。 以及数据总线DB CE*以及数据总线DB构成输出口的必备引脚。 输出指令：OUT ;口地址 输出指令：OUT AL(AX) ;口地址 CPU内的指令寄存器和译码器分析此指令代码后，知道是I/O设备的写 内的指令寄存器和译码器分析此指令代码后，知道是I/O CPU内的指令寄存器和译码器分析此指令代码后，知道是I/O设备的写 操作，就将口地址(8 送上地址总线A (8位 CPU外的地址译码 操作，就将口地址(8位)送上地址总线A7～A0，经CPU外的地址译码 器译码后，产生片选信号，送输出口CE*端，同时还将M/IO*=0 CE*端，同时还将M/IO*=0和 器译码后，产生片选信号，送输出口CE*端，同时还将M/IO*=0和 WR*=0信号送到输出口，CPU把AL或AX中的数据送上数据总线，由 信号送到输出口，CPU WR*=0信号送到输出口，CPU把AL或AX中的数据送上数据总线，由 CPU写入输出口 写入输出口。 CPU写入输出口。
数据线
输 入 接 口
CLK
STB
外 设
STB
RDY
RD
RDY
14
第八章：并行通信和并行接口8255A——可编程接口芯片概述 第八章：并行通信和并行接口8255A——可编程接口芯片概述 8255A——
联络的概念
CPU发写命令，将数据写入输出接口中，然后将RDY=1，通知 CPU发写命令，将数据写入输出接口中，然后将RDY=1， 发写命令，将数据写入输出接口中，然后将RDY=1 I/O取数据，I/O取走数据后，将STB#=0，其后沿将RDY=0 取数据，I/O取走数据后，将STB#=0 RDY=0， I/O取数据，I/O取走数据后，将STB#=0，其后沿将RDY=0，开 始新一轮的数据输出过程。