2022年哈尔滨理工大学网络工程专业《计算机组成原理》科目期末试卷B(有答案)

2022年哈尔滨理工大学网络工程专业《计算机组成原理》科目期末试
卷B（有答案）
一、选择题
1、下面关于计算机Cache的论述中，正确的是（）。

A.Cache是一种介于主存和辅存之间的存储器，用于主存和辅存之间的缓冲存储
B.如果访问Cache不命中，则用从内存中取到的字节代替Cache中最近访问过的字节
C.Cache的命中率必须很高，一般要达到90%以上
D.Cache中的信息必须与主存中的信息时刻保持一致
2、存储器采用部分译码法片选时，（）。

A.不需要地址译码器
B.不能充分利用存储器空间
C.会产生地址重叠
D.CPU的地址线全参与译码
3、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。

现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的
1.5倍。

那么，机器B的时钟频率至少应为（）能运到所希望的要求。

A.800MHz
B.1.2 GHz
C.1.5GHz
D.1.8GHz
4、在计算机系统中，表明系统运行状态的部件是（）。

A.程序计数器
B.指令寄存器
C.程序状态字
D.累加寄存器
5、程序P在机器M上的执行时间是20s，编译优化后，P执行的指令数减少到原来的70%，而CPl增加到原来的1.2倍，则P在M上的执行时间是（）。

A.8.4s
B.11.7s
C.14s
D.16.8s
6、下列关于总线仲裁方式的说法中，正确的有（）。

I.独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的
II.计数器定时查询方式下，有，根总线请求（BR）线和一根设备地址线，若每次计数都从0开始，则设备号小的优先级高
III.链式查询方式对电路故障最敏感
IV.分布式仲裁控制逻辑分散在总线各部件中，不需要中央仲裁器
A.III，IV
B. I，III，IV
C. I，II，IV
D.II，III，IV
7、关于同步控制说法正确的是（）。

A.采用握手信号
B.由统一时序电路控制的方式
C.允许速度差别较大的设备一起接入工作
D.B和C
8、指令从流水线开始建立时执行，设指令由取指、分析、执行3个子部件完成，并且，每个子部件的时间均为At，若采用常规标量单流水线处理器（即处理器的度为1），连续执行12条指令，共需（）。

Α.12Δt B.14Δt C.16Δt D.18Δt
9、关于通用寄存器，下列说法正确的是（）。

A.可存放指令的寄存器
B.可存放程序状态字的寄存器
C.本身具有计数逻辑与移位逻辑的寄存器
D.可存放运算结果的寄存器
10、DMA方式的接口电路中有程序中断部件，其作用是（）。

A.实现数据传送
B.向CPU提出总线使用权
C.向CPU提出传输结束
D.发中断请求
11、在具有中断向量表的计算机中，中断向量地址是（）。

A.子程序入口地址
B.中断服务程序入口地址
C.中断服务程序入口地址的地址
D.例行程序入口地址
12、一个C语言程序在一台32位机器上运行，程序中定义了3个变量x、y、z，其中x 和z是int型，y为short型。

当x=127，y=-9时，执行赋值语句z=xty后，x、y、z的值分别是（）。

A.x=0000007FH，y=FFF9H，z=00000076H
B.x=0000007FH，y=FFF9H，z=FFFFO076H
C.X=0000007FH，y-FFF7H，z=FFFF0076H
D.X=0000007FH，y=FFF7H，z=00000076H
13、当满足下列（）时，x>-1/2成立。

A.x1必须为l，x2~x4至少有一个为1
B.x1必须为1，x2~x4任意
C.x1必须为0，x2~x4至少有一个为1
D.x1必须为0，X2~x4任意
14、某指令系统有200条指令，对操作码采用固定长度二进制编码时，最少需要用（）
A.4
B.8
C.16
D.32
15、零地址双操作数指令不需要指出操作数地址，这是因为（）。

A.操作数已在数据缓冲寄存器中
B.操作数隐含在累加器中
C.操作数地址隐含在堆栈指针中
D.利用上一条指令的运算结果进行操作
二、填空题
16、闪速存储器能提供高性能、低功耗、高可靠性以及_______能力，因此作为_______用于便携式电脑中。

17、RISC的中文含义是________，CISC的中文含义是________。

18、堆栈是一种特殊的数据寻址方式，它采用________原理。

按结构不同，分为________堆栈和________堆栈。

19、字节多路通道可允许多个设备进行_______型操作，数据传送单位是_______
20、由于存储器芯片的容量有限，所以往往需要在______和______两方面进行扩充才能满足实际需求。

21、汉字的_______、_______ 、_______是计算机用于汉字输入、内部处理、输出三种不同
用途的编码。

22、数组多路通道允许________个设备进行________型操作，数据传送单位是________
23、软磁盘和硬磁盘的_______记录方式基本相同，但在_______和_______上存在较大差别。

24、·计算机硬件包括_________、_________、_________适配器，输入/输出设备。

25、计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用______传送、
______传送、______传送。

三、名词解释题
26、DMA：
27、串行传输：
28、外围设备：
29、指令系统：
四、简答题
30、一个较完善的指令系统应包括哪几类？
31、试比较程序查询方式、程序中断方式和DMA方式对CPU工作效率的影响。

32、简要说明通用I/O标准接口SCSI的性能特点。

33、何谓中断方式？它主要应用在什么场合？请举二例。

五、计算题
34、某计算机的CPU主频为500MHz，所连接的某外设的最大数据传输率为
20KB/s，该外设接口中有一个16位的数据缓存器，相应的中断服务程序的执行时间为500个时钟周期。

请回答下列问题：
1）是否可用中断方式进行该外设的输入输出？若能，在该设备持续工作期间，CPU用于该设备进行输入/输出的时间占整个CPU时间的百分比大约为多少？
2）若该外设的最大数据传输率是2MB/s，则可否用中断方式进行输入输出？
35、设有主频24MHz的CPU，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟周期组成，试求：
1）机器的工作速度。

2）假如每个指令周期中有一个是访存周期，需插入两个时钟周期的等待时间，求机器的工作速度。

解：
36、假设硬盘传输数据以32位的字为单位，传输速率为1MB/s.CPU的时钟频率为50MHz。

1）采用程序查询的输入/输出方式，假设查询操作需要100个时钟周期，求CPU为I/O查询所花费的时间比率，假定进行足够的查询以避免数据丢失。

2）采用中断方式进行控制，每次传输的开销（包括中断处理）为100个时钟周期。

求CPU为传输硬盘数据花费的时间比率。

3）采用DMA控制器进行输入/输出操作，假定DMA的启动操作需要1000个时钟
周期，DMA完成时处理中断需要500个时钟周期。

如果平均传输的数据长度为
4KB，问在硬盘工作时处理器将用多少时间比率进行输入/输出操作，忽略DMA申请使用总线的影响。

六、综合题
37、假设指令流水线分为取指令（IF）、指令译码/读寄存器（ID）、执行/有效地址计算（EX）、存储器访问（MEM）、结果写回寄存器（WB）5个过程段。

现有下列指令序列进入该流水线。

① ADD R1，R2，R；
② SUB R4，R1，R5；
③ AND R6，R1，R7；
④ OR R8，R1，R9；
⑤ XOR R10，R1，R11；
请回答以下问题：
1）如果处理器不对指令之间的数据相关进行特殊处理，而允许这些指令进
入流水线，试问上述指令中哪些将从未准备好数据的R1寄存器中取到错误的数据？
2）假如采用将相关指令延迟到所需操作数被写回到寄存器后再执行的方式，以解决数据相关的问题，那么处理器执行该指令序列需占用多少个时钟周期？
38、1）指令中一般含有哪些字段？分别有什么作用？如何确定这些字段的位数？
2）某机器字长、指令字长和存储字长均为16位，指令系统共能完成50种操作，采用相对寻址、间接寻址、直接寻址。

试问：
①指令格式如何确定？各种寻址方式的有效地址如何形成？
②在①中设计的指令格式，能否增加其他寻址方式？试说明理由。

39、下图为由8片2114芯片构成的4K×8位的存储器，与8位的一个微处理器相连，2114芯片为lK×4位的静态RAM芯片。

试问：
1）每一组芯片组的地址范围和地址线数目。

2）4KB的RAM寻址范围是多少？
3）存储器有没有地址重叠？
参考答案
一、选择题
1、C
2、C
3、D
4、C
5、D
6、B
7、B
8、B
9、D
10、C
11、C
12、D
13、A
14、B
15、C
二、填空题
16、瞬时启动固态盘
17、精简指令系统计算机复杂指令系统计算机
18、先进后出寄存器存储器
19、传输字节
20、存取时间存储周期存储器带宽
21、输入编码（或输入码）内码（或机内码）字模码
22、1（单）传输数据块
23、存储原理结构性能
24、运算器存储器控制器
25、并行串行复用
三、名词解释题
26、DMA：
称为直接存储器访问，是指数据在主存与外设之间传输，不需要由CPU来对每个字的传输进行控制。

27、串行传输：
是指数据的传输在一条线路上按位进行。

（只需一条数据传输线，线路的成本低，适合于长距离的数据传输）
28、外围设备：
计算机的输入输出设备，包括输入设备，输出设备和外存储设备。

29、指令系统：
计算机中各种指令的集合
四、简答题
30、答：包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。

31、答：程序查询方式使CPU和I/0设备处于串行工作状态，CPU工作效率不高程序中
断方式CPU效率较高DMA方式进一步提高了CPU的资源利用率，
32、答：（1）SCSI接口总线有8条数据线、1条奇偶校验线、9条控制线组成。

使用
50芯电缆，规定了两种电气条件：单端驱动和差分驱动。

（2）总线时钟频率高。

（3）SCSI接口总线以菊花链形式最多可接8台设备。

（4）每个SCSI设备有自己唯一的设备
号ID=0-7。

ID=7的设备有最高优先权，ID=0的设备优先权最低。

采用分布式总线仲裁
策略。

（5）SCSI设备是指连接在SCSI总线上的智能设备，即除主适配器HBA外，其他SCSI设备实际是外设的适配器或控制器。

（6）SCSI设备是智能设备，对SCSI总线以至
主机屏蔽了实际外设的固有物理属性，设备间可用一套标准命令进行数据传送。

（7）SCSI设备间是一种对等关系，而不是主从关系。

33、答：A、中断方式指：CPU在接到随机产生的中断请求信号后，暂停原程序，转去执行相应的中断处理程序，以处理该随机事件，处理完毕后返回并继续执行原程序；B、主
要应用于处理复杂随机事件、控制中低速I/O；C、例：打印机控制，故障处理。

五、计算题
34、解析：
1）因为该外设接口中有一个16位数据缓存器，所以，若用中断方式进行输入/输出，可以每16位进行一次中断请求，因此，中断请求的时间间隔为
2B/20KB/s=100μs.
对应的中断服务程序的执行时间为：（1/500MHz）×500=1μs。

因为中断响应过
程就是执行条隐指令的过程，所用时间相对于中断处理时间（执行中断服务程序的时间）而言，几乎可以忽略不计，因而整个中断响应并处理的时间大约为1μs多一点，远远小于中断请求的间隔时间。

因此，可以用中断方式进行该外设的输入输出。

若用中断方式进行该设备的输入/输出，则该设备持续上作期间，CPU用于该设备
进行输入/输出的时间占整个CPU时间的百分比大约为1/100=1%。

2）若外设的最大传输率为2MB/s，则中断请求的时间间隔为106×2B/2MB=1μs。

而整个中断响应并处理的时间大约为1μs多一点，中断请求的间隔时间小于中断响
应和处理时间，即中断处理还未结束就会有该外设新的中断到来，因此不可以用中断方式进行该外设的输入输出
35、1）主频为24MHz的意思是每秒中包含24M个时钟周期，又因为执行一条指令需要4个时钟周期，故机器每秒可以执行的指令数为24M/4=6M条（600万条）。

2）插入两个时钟周期，即执行每条指令需要6个时钟周期，故机器每秒可以执行的指令数为24M/6=4M条，即400万条。

36、解析：
1）假设采用程序查询方式，则可算出硬盘每秒进行查询的次数为：
1MB/4B=250K次，而查询250K次需要的时钟周期数为250K×100=25000K，则可算出CPU为1/0查询所花费的时间比率为
25000×1000
×100%=50%
50×106
2）假设采用中断方法进行控制，每传送一个字需要的时间为4B
=4μs,而每次传
1MB/s
输
=0.02s。

所以，每次的开销为100个时钟周期，还得先计算出时钟周期，即1
50M Hz
×100%= 传输的50MHz开销为2μs，故CPU为传输硬盘数据花费的时间比率为2μs
4μs
50%.
3）：可算得每秒传输次数1MB/4KB=250次，所以CPU为传输硬盘数据花费的时间比率为
(1000+500)×250
×100%=75%
50×106
六、综合题
37、解析：
1）由题中指令序列可见，ADD指令后的所有指令都用到ADD指令的计算结果。

表列出了未采用特殊处理的流水线示意，表中ADD指令在WB段才将计算结果写入寄存器R，中，但SUB指令在其ID段就要从寄存器R1中读取该计算结果。

同样AND指令、OR指令也将受到这种相关关系的影响。

ADD指令只有到第5个时钟周期末尾才能结束对寄存器R的写操作，使XOR指令可以正常操作，因为它在第6个时钟周期才读寄存器R1的内容。

2）表是对上述指令进行延迟处理的流水线示意。

由表可见，从第一条指令进入流水线到最后一条指令流出流水线，共需12个时钟周期。

38、32.解析：
1）指令字中一般有3种字段：操作码字段、寻址特征字段和地址码字段。

操作码字段指出机器完成某种操作（加、减、乘、除等），其位数取决于指令系统有多少种操作类型；寻址特征字段指出该指令以何种方式寻找操作数的有效地址，其位数取决于寻址方式的种类；地址码字段和寻址特征字段共同指出操作数或指令的有效地址，其位数与寻址范围有关。

2）首先指令字由操作码字段、寻址特征字段和地址码字段组成。

由于此指令系统能完成50种操作，因此操作码需要6位（25<50<26）。

由于此机器采用了相对寻址、间接寻址和直接寻址3种寻址方式，因此需要两位来确定寻址方式，剩下8位（16-6-2=8）为指令的地址字段，故指令格式为
寻址方式位可以这样来定义：
当寻址方式位为00时，可作为直接寻址，EA=A。

当寻址方式位为01时，可作为相对寻址，EA=（PC）+A。

当寻址方式位为10时，可作为间接寻址，EA=（A）。

由于上述指令格式中寻址方式位为11时没有使用，因此可以增加一种寻址方式。

39、解析：先由两片2114芯片构成lK×8位的芯片组，再由4个芯片组构成4K×8位的存储器。

从图3-48可以看出，地址线A13~A10在图中没有出现，说明采用部分译码方式。

1）芯片组的容量为1024B，需要10根地址线（A9~A10），故地址范围为000H~3FFH。

2）根据图3-48所示的连线，各芯片组的片选端由地址线Ais、A1s进行译码。

芯片组内地址线为A9~A10，A13~A10空闲，即为任意态。

假设A13~A10为全0，
4KB RAM的寻址范围分别是：第0组为0000H~03FFH，第1组为4000H~43FFH，第2组为8000H~83FFH，第3组为C000H~C3FFH，可见这4KB存储器的地址空间是不连续的。

演示第2组的计算过程，其他类似。

第2组的片选信号应该是10（A15、A14），接下来A13~A10为全0，剩下的全1，即1000001l11111111，十六进制为83FFH。

3）由于A13~A10没有参与译码（部分译码），因此存储器存在地址重叠现象。