2021年淮阴工学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)

2021年淮阴工学院数据科学与大数据技术专业《计算机组成原理》科
目期末试卷A（有答案）
一、选择题
1、访问相联存储器时，（）
A.根据内容，不需要地址
B.不根据内容，只需要地址
C.既要内容，又要地址
D.不要内容也不要地址
2、下列存储器中，在工作期间需要周期性刷新的是（）。

A. SRAM
B. SDRAM
C.ROM
D. FLASH
3、设x为整数，[x]补=1.x1x2x3x4x5，若要x<-16，x1~ x5应满足的条件是（）。

A. x1~ x5至少有一个为1
B.x1必须为1，x2~x5至少有一个为1
C.x1必须为0，x2~x5至少有一个为1
D.x1必须为0，x2~x5任意
4、某字长为8位的计算机中，已知整型变量x、y的机器数分别为
[x]补=11110100，[y] 补=l0110000。

若整型变量z=2x+y/2，则z的机器数为（）。

A.11000000
B.00100100
C.10101010
D.溢出
5、某机器字长为8位，采用原码表示法（其中一位为符号位），则机器数所能表示的范围是（）。

A.-127~+127
B.-127~+128
C.-128~+127
D.-128~+128
6、下列关于总线说法中，正确的是（）
I.使用总线结构减少了信息传输量
II.使用总线的优点是数据信息和地址信息可以同时传送
III.使用总结结构可以提高信息的传输速度
IV.使用总线结构可以减少信息传输线的条数
A.I，II，III
B.II，III，IV
C.III，IV
D.只有I
7、按数据传送格式，总线常被划分为（）。

A.并行总线与串行总线
B.同步总线与异步总线
C.系统总线与外总线
D.存储总线与I /O总线
8、计算机硬件能够直接执行的是（）。

1.机器语言程序IⅡ.汇编语言程序Ⅲ.硬件描述语言程序入
A.仅I
B.仅I、Ⅱ
C.仅I、Ⅲ
D. I、Ⅱ 、Ⅲ
9、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。

现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的
1.5倍。

那么，机器B的时钟频率至少应为（）能运到所希望的要求。

A.800MHz
B.1.2 GHz
C.1.5GHz
D.1.8GHz
10、下列说法中正确的是（）。

A.微程序控制方式与硬布线控制方式相比较，前者可以使指令的执行速度更快
B.若采用微程序控制方式，则可用μPC取代PC
C.控制存储器可以用掩膜ROM，EPROM或闪速存储器实现，
D.指令周期也称为CPU周期
11、下列关于主存储器（MM）和控制存储器（CS）的叙述中，错误的是（）。

A.MM在CPU外，CS在CPU内
B.MM按地址访问.CS按内容访问
C.MM存储指令和数据，CS存储位置
D.MM用RAM和ROM实现，CS用ROM实现
12、假设相对寻址的转移指令占两个字节，第一个字节为操作码，第二个字节为位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（PC）+l-PC。

若当
前指令地址是3008H，要求转移到300FH，则该转移指令第二个字节的内容应为（）；
若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为（）。

A.05H，F2H
B.07H，F3 H
C.05H，F3H
D.07H，F2H
13、假定编译器对C源程序中的变量和MIPS中寄存器进行了以下对应：变量f、g、h、
i、i分别对应给寄存器$s0，$s1，$s2，$s3，$s4，并将一条C赋值语句编译后生成如下汇编代码序列：
add $s0,$s1,$s2，
add $t1,$s3,$s4
sub $s0,$t0,$t1
请问这条C赋值语句是（）。

A. f=（g+i）-（h+i）
B. f=（g+j）-（h+i）
C. f=（g+ h）-（j +i）
D. f=（j +i）-（g+ h）
14、下列关于多重中断系统的叙述中，错误的是（）
A.在一条指令执行结束时响应中断
B.中断处理期间CPU处于关中断状态
C.中断请求的产生与当前指令的执行无关
D.CPU通过采样中断请求信号检测中断请求
15、某计算机的IO设备采用异步串行传送方式传送字符信息，字符信息的格式为：1位
起始位、7位数据位、1位检验位、1位停止位。

若要求每秒传送480个字符，那么该
I/O设备的数据传输率应为（）bit/s.
A.1200
B.4800
C.9600
D.2400
二、填空题
16、CPU能直接访问_______和_______，但不能直接访问磁盘和光盘。

17、存储器和CPU连接时，要完成______的连接；______的连接和_______的连接，方能正常工作。

18、PCI总线采用_______仲裁方式，每一个PCI设备都有独立的总线请求和总线授权两条信号线与_______相连。

19、流水CPU中的主要问题是_________相关，_________相关和_________相关；为此需要
采用相应的技术对策，才能保证流水畅通而不断流。

20、广泛使用的_______和_______都是半导体随机读写存储器，它们共同的缺点是_______
21、并行I/O接口______和串行I/O接口______是目前两个最具有权威性的标准接口技术。

22、为了解决多个_______同时竞争总线_______，必须具有_______部件。

23、不同的CRT显示标准所支持的最大________和________数目是不同的。

24、微程序设计技术是利用________方法设计________的一门技术。

25、按照总线仲裁电路的位置不同，可分为________仲裁和________仲裁。

三、名词解释题
26、阶码：
27、字段直接编码：
28、特权指令：
29、串行传输：
四、简答题
30、什么是多重中断？实现多重中断的必要条件是什么？
31、（不算CPU中的寄存器级）存储系统一般由哪三级组成？请分别简述各层存储器的作用（存放什么内容）及对速度、容量的要求。

32、简述CPU的主要功能。

33、什么是闪速存储器？它有哪些特点？
五、计算题
34、假设磁盘存储器转速为3000r/min，分8个扇区，每扇区存储1KB，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。

假设一条指令最长执行时间为25s。

试问：是否可采用一条指令执行结束时响应DMA请求的方案，为什么？若不行，应采用什么方案？
35、一个直接映射的Cache有128个字块，主机内存包含16K个字块，每个块有16个字，访问Cache的时间是10ms，填充一个Cache字块的时间是200ms，Cache 的初始状态为空。

1）如果按字寻址，请定义主存地址字段格式，给出各字段的位宽；
2）CPU从主存中依次读取位置16~210的字，循环读取10次，则访问Cache 的命中率是多少？
3）10次循环中，CPU平均每次循环读取的时间是多少？
36、有一台磁盘机，其平均寻道时间为30ms，平均等待时间为10ms，数据传输率为500B/ms，磁盘机中随机存放着1000块、每块为3000B的数据。

现想把“块块数据取走，更新后再放回原地。

假设一次取出或写入所需时间为：平均寻道时间+平均等待时间+数据传输时间。

另外，使用CPU更新信息所需时间为4ms，并且更新时间同输入/输出操作不相重叠。

试问：
1）更新磁盘上的全部数据需多少时间？
2）若磁盘机的旋转速度和数据传输率都提高一倍，更新全部数据需要多少时间？
六、综合题
37、设浮点数字长32位，其中阶码部分8位（含l位阶符），尾数部分24位（含1位数符），当阶码的基值分别是2和16时：
1）说明基值2和16在浮点数中如何表示。

2）当阶码和尾数均用补码表示，且尾数采用规格化形式时，给出这两种情况下所能表示的最大正数真值和非零最小正数真值。

3）在哪种基值情况下，数的表示范围大？
4）两种基值情况下，对阶和规格化操作有何不同？
38、在一个8级中断系统中，硬件中断响应从高到低的优先顺序是：
1→2→3→4→5→6-7-8，设置中断屏蔽寄存器后，中断处理的优先顺序变为
1→5→8→3→2→4→6→7。

1）应如何设置屏蔽码？
2）如果CPU在执行一个应用程序时有5、6、7级3个中断请求同时到达，中断请求8在6没有处理完以前到达，在处理8时中断请求2又到达CPU，试画出CPU响应这些中断的顺序示意图。

39、某计算机采用16位定长指令字格式，其CPU中有一个标志寄存器，其中包含进位/借位标志CF、零标志ZF和符号标志NF。

假定为该机设计了条件转移指令，其格式如图所示。

其中，00000为操作码OP；C、Z和N分别为CF、ZF和NF的对应检测位，某检测
位为l时表示需检测对应标志，需检测的标志位中只要有一个为1就转移，否则不转移，例如，若C=l，Z=0，N=1，则需检测CF和NF的值，当CF=l或NF=1时发生
转移；OFFSET是相对偏移量，用补码表示。

转移执行时，转移目标地址为（PC）+2+2×OFFSET；顺序执行时，下条指令地址为（PC）+2。

请回答下列问题。

1）该计算机存储器按字节编址还是按字编址？该条件转移指令向后（反向）最多
可跳转多少条指令？
2）某条件转移指令的地址为200CH，指令内容如图所示，若该指令执行时CF=0，ZF=0，NF=1，则该指令执行后PC的值是多少？若该指令执行时CF=1，ZF=0，NF=0，则该指令执行后PC的值又是多少？请给出计算过程。

3）实现“无符号数比较小于等于时转移”功能的指令中，C、Z和N应各是什么？
4）下图是该指令对应的数据通路示意图，要求给出图中部件①~③的名称或功能
说明
参考答案
一、选择题
1、A
2、B
3、D
4、A
5、A
6、D
7、A
8、A
9、D
10、C
11、B
12、C
13、C
14、B，
15、B
二、填空题
16、cache 主存
17、顺序寻址方式跳跃寻址方式
18、集中式中央仲裁器
19、资源数据控制
20、SRAM DRAM 断电后不能保存信息
21、SCSI IEEE1394
22、主设备控制权总线仲裁
23、分辨率颜色
24、软件操作控制器
25、集中式分布式
三、名词解释题
26、阶码：
B4在浮点数据编码中，表示小数点的位置的代码。

27、字段直接编码：
字段直接编码就是将微指令的操作控制字段分成若干段，将一组互斥的微命令放在一个字段内，通过对这个字段译码，便可对应每一个微命令，这种方式因靠字段直接译码发出微命令，故又有显式编码之称。

28、特权指令：
改变执行特权的指令，用于操作系统对系统资源的控制
29、串行传输：
是指数据的传输在一条线路上按位进行。

（只需一条数据传输线，线路的成本低，适合于长距离的数据传输）
四、简答题
30、答：多重中断是指：当CPU执行某个中断服务程序的过程中，发生了更高级、更紧
迫的事件，CPU暂停现行中断服务程序的执行，转去处理该事件的中断，处理完返回现
行中断服务程序继续执行的过程。

实现多重中断的必要条件是：在现行中断服务期间，中
断允许触发器为1，即开中断。

31、答：A、主存：存放需要CPU运行的程序和数据，速度较快，容量较大；B、Cache：存放当前访问频繁的内容，即主存某些页的内容复制。

速度最快，容量较小；C、外存：
存放需联机保存但暂不执行的程序和数据。

容量很大而速度较慢。

32、答：CPU主要有以下四方面的功能：
（1）指令控制：程序的顺序控制，称为指令控制。

（2）操作控制：CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送
往相应部件，从而控制这些部件按指令的要求进行动作。

（3）时间控制：对各种操作实施时间上的控制，称为时间控制。

（4）数据加工：对数据进行算术运算和逻辑运算处理，完成数据的加工处理。

33、答：闪速存储器是高密度、非易失性的读/写半导体存储器。

从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。

因而它是一种全新的存储器技术。

闪速存储器
的特点：（1）固有的非易失性（2）廉价的高密度（3）可直接执行（4）固态性能
五、计算题
34、解析：磁盘存储器转速为3000r/min，即50r/s。

每转传送的数据为
8×1KB=8KB，所以数据传输率为8KB×50r/s=400KB/s.16位数据的传输时间=16位/（400KB/s）=2B/（400KB/s）=5μs。

由于5μs远小于25s，因此不能采用一
条指令执行结束响应DMA的请求方案。

应采用每个CPU机器周期末查询及响应DMA的请求方案。

35、解析：
1）按字寻址，每个块有16个字，故字块内地址为4位。

Cache有128个字块，故Cache字块地址为8位。

主存包含16K个字块，故主存地址总共14位。

则主存字块
标记位数为14-8-4=2位。

2）Cache中每个块16个字，故16~210位置的字，按照直接映射可分别放入Cache的第1~13块。

由于Cache的初始状态为空，循环读取10次时，第一次循环
第16、32、48、64、…、208位置的字均末命中，共13次，其他位置均命中，后
面9次循环每个字都命中。

故Cache的命中率为1-13/（195×10）=99.3%。

3）第一次循环需要填充Cache13次，访问Cache 195-13=182次，总时间为
200ns×13+10ns×182=4420ms。

其余9次循环只需访问Cache195次，总时间为195×10ns×9=17550ns。

故平均访问时间为（17550ns+4420ns）/10=2197ns。

36、解析：由于数据块是随机存放的，因此每取出或写入一块均要定位。

数据传输时间=3000B÷500B/ms=6ms.
1）更新全部数据所需时间=2×1000×（平均寻道时间+平均等待时间+数据传输时，间）+1000×CPU更新信息时间=2×1000×（30+10+6）+1000×4=96
000ms=96s
2）磁盘机旋转速度提高一倍后，平均等待时间为5ms。

数据传输率提高一倍，即1000B/ms.数据传输时间变为3000÷1000B/ms=3ms。

更新全部数据所需时间
=2×1000×（30+5+3）+1000×4=80000ms=80s
六、综合题
37、解析：
1）基值2和16在浮点数中是隐含表示的，并不出现在浮点数中。

2）最大正数，也就是，尾数最大且规格化，阶码最大的数；最小正数，也就是，尾数最小且规格化（t为基值时，尾数的最高log2t位不全为0的数为规格化数），
阶码最小的数。

当阶码的基值是2时，最大正数：0.111111l：0，11…1，真值是（1-2-23）×2127；最小正数：1，0000000：0，10…0，真值是2-129。

当阶码的基值是16时，最大正数：0.111111；0，11…1，真值是（1-2-23）
×16127：最小正数：1，0000000：0，0001.0，真值是16-129
3）在浮点数表示中，基值越大，表示的浮点数范围就越大，所以基值为16的浮点数表示范围大。

4）对阶时，需要小阶向大阶看齐，若基值为2的浮点数尾数右移一位，阶码加1：而基值为16的浮点数尾数右移4位，阶码加1。

格式化时，若基值为2的浮点数尾数最高有效位出现0，则需要尾数向末移动一位，阶码减1：而基值为16的浮点数尾数最高4位有效位全为0时，才需要尾数向左移动，每移动4位，阶码减1。

38、解析：
1）中断屏蔽码见表
2）中断处理示意图如图所示。

5、6、7级中断请求同时到达，CPU按响应优先顺序首先执行中断服务程序
⑤，在中断⑤执行完后回到现行程序，再按响应优先顺序先进入中断服务程序④。

由于中断请求的处理优先级，高于中断④，因此中断⑤被打断，进入中断服务程序③。

当处理中断③的过程中又有一个中断请求②到达，由于②的优先级低于中断8，因此中断服务程序③可继续执行。

中断8执行完后问到被打断的中断⑤，但中断③
又被中断请求②打断，而进入中断服务程序②。

中断②执行完后才回到中断⑤，中断⑤执行完后回到现行程序，再按响应优先顺序进入中断服务程序⑦。

中断⑦执行完后回到现行程序，整个中断处理完毕。

39、解析：l）因为指令字长为16位，且下条指令地址为（PC）+2，故编址单位
是字节。

偏移OFFSET为8位补码，范围为-128~127，将-128代入转移目标地址计算
公式，可以得到（PC）+254=（PC）+127×2，故该条件转移指令向后（反向）
最多可跳转127条指令。

2）指令中C=0，Z=1，N=1，故应根据ZF和NF的值来判断是否转移。

当CF=0，ZF=0，NF=1时，需转移。

已知指令中偏移量为11100011B=E3H，符号扩展后为FFE3H，左移一位（乘2）后为FFC6H，故PC的值（即转移目标地址）为200CH+2+FFC6H=1FD4H。

当CF=1，ZF=0，NF=0时不转移。

PC的值为：200CH+2=200EH。

3）指令中的C、Z和N应分别设置为C=Z=l，N=0（参考常见寻址方式最后的补充知识点）。

4）部件①：指令寄存器（用于存放当前指令）；部件②：移位寄存器（用于左移一位）；部件③：加法器（地址相加）。