基于FPGA的MSK调制解调器设计与应用

邮局订阅号：82-946360元/年技术创新
PLD CPLD FPGA 应用
《PLC 技术应用200例》
您的论文得到两院院士关注
基于FPGA 的MSK 调制解调器设计与应用
Designing and Application of MSK Modulator and Demodulator basade on FPGA
(常州工学院)
肖闽进
XIAO Min-jin
摘要:提出了一种基于FPGA 的数字MSK 调制解调器设计方法,应用VHDL 语言进行了模块设计和时序仿真。

硬件部分在Altera 公司EP2C15AF256C8N FPGA 上实现。

结果表明,数字MSK 调制解调器具有相位连续,频带利用率高的优点。

关键词:现场可编程逻辑阵列;最小频移键控;调制;时序仿真
中图分类号:TN911.3;TP302.1
文献标识码:A Abstract:A method for designing Minimum Frequency Shift Keying modulator and demodulate is developed.The VHDL Models are
designed and simulated,the results show the MSK enjyos the characteristics of phase continuation and high band utilization.Key words:FPGA;MSK;Modulator;Simulation
文章编号:1008-0570(2009)09-2-0139-02
数字调制解调器在点对点的数据传输中得到了广泛的应用。

通常的二进制数字调制解调器是建立在模拟载波上的,在电路实现时需要模拟信号源,这会给全数字应用场合带来不方便。

本文分析了MSK(最小频移键控)数字调制信号特征,提出一种全数字固定数据速率MSK 调制解调器的设计方法,应用VHDL 语言进行了模块设计和时序仿真。

硬件部分在Altera 公司EP2C15AF256C8N FPGA 上实现了MSK 数字调制解调器,并在常州市科技攻关项目:粮库储粮安全网络智能监测系统的嵌入式测控部分应用。

实测表明,数字MSK 调制解调器具有包络恒定,相位连续,频带利用率高的优点。

并且在FPGA 上实现时设计效率高,可与其他模块共用片上资源,对于全数字系统中的短距离数据通信是较好的解决方案。

1数字MSK 调制的载波频率与相位
常数
最小频移键控MSK (Minimum Frequency Shift Keying )是
二进制连续相位FSK 的一种特殊形式。

有时也称为快速频移键控(FFSK)。

MSK 调制方式能以最小的调制指数(0.5)获得正交信号,同时MSK 比2PSK 的数据传输速率高,且在带外的频谱分量要比2PSK 衰减更快。

MSK 是恒定包络连续相位频率调制,其信号的表示式为式中kT s ≤t ≤(k+1)T s ,k=0,1,…,为载波频率;T s 为码元宽度;a k 为第k 个输入码元,取值为±1;为第k 个码元的相位常数,在时间kT s ≤t ≤(k+1)T s 中保持不变,其作用是保证在t=kT s 时刻信号相位连续。

MSK 调制必须同时满足调制指数0.5和相位连续条件,由MSK 信号表示可知,为了使调制指数为0.5,MSK 信号的两个频率应分别为:
和
中心载频,n =1,2,…。

对于固定数据速率的数字MSK 调制,应用上式可以计算出
对应“0”、“1”信号的载波频率。

系统设计传输数据速率R =2400bps,选择波形系数n =9,中心载频f c =5400Hz,计算可得f 0=6000Hz,f 1=4800Hz,调制指数h =R /(f 0-f 1)=0.5。

MSK 信号的相位连续是由对相位常数的选择保证的。

若取初始相位为零,则
=0或k =0,1,2,…
上式反映了MSK 信号前后码元区间的约束关系。

MSK 信号在第k 个码元的相位常数不仅与当前码元的取值有关,而且
还与前一个码元的取值及相位常数有关。

在数字载波的情况下,上述条件等同于根据前一码元的相位,选择当前码元的相位是同相或反相,以保证数字MSK 信号的相位连续。

2数字MSK 调制解调器FPGA 模块
实现
用FPGA 实现的MSK 调制器模块如图1所示。

图1MSK 调制器模块
图中预分频器和
“0”、“1”码分频器组成载波发生器,在输入码序列同步信号的控制下分别产生“0”码和“1”码的数字载波。

为了方便设计与调整,预分频器设置2级分频电路,分频系数分别为D 1和D 2,从分频效率考虑,D 1和D 2的乘积应为总分频系数的最大公共因子。

“0”码和“1”码分频器的分频系数C 1、C 2的设置必须满足调制指数0.5的条件。

输入调制信号数字序列控制2选1多路选择器,选出对应输入码流中“0”、“1”码元的数字载波。

相位检测模块与第二级2选1多路选择器、码长分频器和反相器组成连续相位形成电路。

在前面确定“0”、“1”码元的数字载波时,每个码元的载波周期数也随之确定,其中“0”、“1”数字载波相位差固定为180°,因此可以简单地用0、1来表示2个载波相位。

在相位检测模块中,码长分频器作为1bit 延时的时钟
肖闽进:副教授
139--
技术创新
《微计算机信息》(嵌入式与SOC )2009年第25卷第9-2期
360元/年邮局订阅号：82-946
《现场总线技术应用200例》
PLD CPLD FPGA 应用
信号,输入数字信号延迟一码元信号D -1与前次产生的2选1选择器控制信号S 比较,得到前一码元结束时的相位Q -1,其结果如表1所示。

表1码元相位关系表
对于不同的前次相位Q -1值,按照相位连续的原则,得到当
前码元的相位选择S 值,控制2选1多路选择器输出前后码元载波相位连续的MSK 已调信号。

数字MSK 信号的FPGA 解调模块如图2所示。

图2MSK 解调器模块
数字MSK 信号的解调是由码元同步和码序列检测二部分
实现的。

预分频器、
“1”码分频器和同步检测模块组成码元同步电路,通过对输入信号中的“1”码检测建立码元同步。

在同步检测模块中,“1”码分频器的同相和反相码同时与输入信号比较,并由同步码长计数器计数,当计数长度等于码元长度时输出同步信号。

进入码元同步状态后,在码长分频器输出的码元同步信号控制下,码序列检测器对输入信号中的“1”码(同相及反相码)进行检测并输出解调数字序列。

解调模块中的预分频器和“1”码分频器和在半双工通信方式中可与调制模块合用以减少目标器件片上资源的占用。

MSK 调制/解调器的FPGA 模块中,计数器、
分频器和多路选择器用VHDL 程序可以简单实现,码元序列检测器的部分VHDL 结构描述如下:
architecture behav of codesdect is
signal m :integer range 0to 3;
signal sdata :std_logic_vector(2downto 0);begin
cdata<=wavenum;process(clk,clr)begin
if clr='1'then m<=0;
elsif clk'event and clk='1'then case m is
when 0=>if datain =cdata (2)then m<=1;else m <=0;end if;
…when 2=>if datain =cdata (0)then m<=3;else m <=0;end if;
when others =>m <=0;end case;end if;end process;process(m)begin
if m=3then outputt<='1';
else outputt<='0';end if;end process;end behav;
数字MSK 调制/解调器模块在Altera 公司FPGA:EP2C15AF256C8N 上实现。

EP2C15是Altera 公司基于90nm 工艺的第二代Cyclone 器件(Cyclone Ⅱ),片内集成14,448逻辑单元(LE),240Kb 嵌入式RAM 块,26个18×18乘法器,4个锁相环
(PLL),具有高速差分I/O 能力,在音视频多媒体、
汽车电子、通信及工业控制领域等有广泛的适用性,是一款高性能低成本器件。

图3是MSK 调制/接解调器的时序仿真结果。

图3MSK 调制/解调器时序仿真
由图中可见,数字基带调制信号MODDATA 经过MSK 调制器被调制到高频数字载波上,形成MSK 已调信号MSKMOD,其中“0”码为2.5个载波周期,“1”
码为2个载波周期,调制指数为0.5,同时载波相位连续。

MSKDEMOD 为接收端MSK 解调后的信号,除了传输时延,解调信号完全恢复了发送端数字基带调制信号。

3结论
MSK 调制具有载波相位连续,频带利用率高的优点,在通常
的应用中需要专用集成电路构成调制/解调电路。

基于硬件描述语言用FPGA 实现MSK 调制/解调器,可充分利用FPGA 片内资源,使数据采集测量控制与传输集中于单一芯片,有利于提高系统的经济性和可靠性,具有一定的应用价值。

本文作者创新点在于提出了一种保证调制指数为0.5同时载波相位连续的数字MSK 信号的设计方法,用VHDL 语言设计了调制/解调模块并在FPGA 器件上实现。

参考文献
[1]刘皖,何道君,谭明.FPGA 设计与应用[M]北京:清华大学出版社,2006.
[2]Cyclone ⅡDevice Handbook V3.1[M]:Altera Corporation FEB.2007.
[3]曹志刚,钱亚生.现代通信原理[M]北京:清华大学出版社,2000.[4]潘松,黄继业.EDA 技术实用教程[M]北京:科学出版社,2002.[5]晏磊基于FPGA 曼彻斯特码数据传输系统的实现[J],微计算机信息,2006,1-2:p169-170,p22
作者简介:肖闽进(1956-),男,江苏常州人,常州工学院电子信息与电气工程学院副教授,主要研究方向为通信与信号处理,FP －GA 和微电子技术应用。

Biography:XI AO Min -jin (1956-),Male,Associate Professor,Changzhou Institute of Technology.Mine field of Research:Telecommunications and signal processing,Filed programmable Gate Array and micro electronics application.
(213002江苏常州常州工学院电子信息与电气工程学院)肖闽进(School of Electronic information &Electric Engineering,Changzhou Institute of Technology,Changzhou,213003,China)XIAO Min-jin
通讯地址:(213002江苏省常州市常澄路3号常州工学院电子信息与电气工程学院)肖闽进
(收稿日期:2008.10.23)(修稿日期:2009.01.23)
140--。