数字电路实验指导书_实验三
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
《数字电路》
实验指导书实验报告参考规范
实验题目:
班级________姓名________学号_________日期_______ 指导教师:_____________
一、实验目的
二、实验内容
三、实验步骤
四、实验结果分析
五、实验小结
实验三时序电路实验
1. 实验目的和要求
熟悉、掌握时序逻辑电路的设计方法。
2.实验设计要求
设计M=24的加计数器和减计数器。
●加计数:00-01--23
●减计数:23-22--00
●画出设计电路原理图。
●安装并调试电路的逻辑功能。
3.实验提示
(1)设计步骤
a 确定输入输出变量数和状态数
b 确定逻辑状态的含义并编号
c 按题意列出状态转换图。
d状态简化将等价状态合并得到最简状态图
e选择器件选择出器件类型和控制信号
f 画出逻辑电路
g 测试电路功能
(2)状态流程
a 加计数状态流程
00 -01 -02-03-04-05-06-07-08-09-10-11-12-13-14
-15-16-17-18-19-20-21-22-23-00
b 减计数状态流程
23-22-21-20-19-18-17-16-15-14-13-12-11-10-09 -08-07-06-05-04-03-02-01-00-23
(3)器件选择与电路设计
a 选择两片74LS192分为高位和地位。
b 高位计数0 -2 三个状态
c 低位有0-9
d 采用置数法实现,选择192的PL控制端
e 加计数到“23”经7400译码产生置数信号PL,置数“00”
f 减计数到“00”由借位信号经7432译码产生置数信号PL,置数“23”
74LS192 状态转换图
(4)0-24 加计数电路
(5)0-24 减计数电路
4. 实验要求:
●实验目的
●写出器件的主要性能和电路设计中使用的特性
●画出设计电路
●列出实验结果并与设计要求比较
●实验总结
●实验总结,提交一份实验报告(手写)。