Quartus II使用—原理图输入步骤
第3章 Quartus II原理图输入法深入
altcdr_rx altdqs altcdr_tx altgxb altclkctrl altlvds_rx altclklock altlvds_tx altddio_bidir altpll altddio_in altpll_reconfig altddio_out altremote_update altdq altufm_osc sld_signaltap
FIFO partitioner altcsmem (FIFO partitioner)
作者: 作者: 苏莉萍 陈东 廖超平
存储器 编译器
EDA技术与VHDL实用教程 EDA技术与VHDL实用教程
I/O组 I/O组 件
包括时钟数据恢复 锁相环、 、锁相环、双数据 速率、 速率、千兆位收发 器块LVDS LVDS收发器 器块LVDS收发器 PLL重新配置和 、PLL重新配置和 远程更新宏功能模 块 SignalTap II Logic Analyzer Megafunction
EDA技术与VHDL实用教程 EDA技术与VHDL实用教程
作者: 作者: 苏莉萍
陈东
廖超平
第3章 Quartus II原理图输入法深入 章 原理图输入法深入
3.1
原理图输入法中Max+plusII老式宏 老式宏 原理图输入法中 函数的应用
3.2
原理图输入法中LPM函数的应用 函数的应用 原理图输入法中
3.3
原理图输入法中的层次化设计
EDA技术与VHDL实用教程 EDA技术与VHDL实用教程
作者: 作者: 苏莉萍
陈东
廖超平
3．1 原理图输入法中 ． 原理图输入法中Max+plusII老式宏函数的应用 老式宏函数的应用
图解Quartus II使用教程
图解Quartus2使用教程编译程序：file---new---VHDL file-----okBy：酱油跑龙套编译程序---点保存---选择文件夹----修改文件名为of之前内容（注意大小写，保持相同）----点保存By：酱油跑龙套之后弹出建立工程的对话框，选…------选中文件，点打开，再添加By：酱油跑龙套Next之后按如下选择By：酱油跑龙套点finish---然后编译By：酱油跑龙套之后等待弹出编译成功的对话框，点确定。
编译文件完成By：酱油跑龙套原理图文件---左上窗口点file----选中文件右键----创建@￥#……￥By：酱油跑龙套创建原理图文件By：酱油跑龙套加入工程元件By：酱油跑龙套加入输入输出文件By：酱油跑龙套修改输入输出名字(强调方括号，中间两点)By：酱油跑龙套点保存（这个名字无要求）---设置顶层文件----点编译---弹出编译成功的对话框---点确定----原理图文件完成By：酱油跑龙套时序图文件，新建文件By：酱油跑龙套Edit---end timeBy：酱油跑龙套一般为55usBy：酱油跑龙套在时序图中加入引脚By：酱油跑龙套By：酱油跑龙套By：酱油跑龙套之后可以设置输入的高低电平，以及时钟信号By：酱油跑龙套保存，编译，名字无影响，编译成功By：酱油跑龙套●程序下载——pins●By：酱油跑龙套设置硬件引脚By：酱油跑龙套插上usb线后，会安装驱动，按默认安装就好连接成功后选择下载By：酱油跑龙套驱动安装成功后，点击start，下载完成后测试以上所有原文来自天津工业大学:酱油跑龙套By：酱油跑龙套。
QuartusⅡ原理图输入操作基础
3.1 建立新工程
3）选择目标器件
根据试验板选择如 图的目标器件
3.1
建立新工程
4）选择第三方EDA工具 在本例没有选择。按“next”进入下一项。 5）结束设置 显示建立工程的一些信息，按“Finish”结束。
3.2 输入设计文件
1、原理图输入法 ： 原理图输入法也称为图形编辑输入法，用 QuartusⅡ原理图输入设计法进行数字系统设计 时，不需要任何硬件描述语言的知识，在具有数 字逻辑电路基本知识的基础上，利用QuartusⅡ 软件提供的EDA平台设计数字电路或系统。
3.1 建立新工程
1）指定工程名称
选择“File”菜单下 的“New Project Wizard”命令
3.1 建立新工程
1）指定工程名称
从上向下输入新工 程的文件夹名、工 程名和顶层实体的 名称。工程名和顶 层实体的名称相同。
3.1 建立新工程
2）选择需要加入的文件和库 加入用户定义的库函数的目录和文件名。 在本例子中不需要加入的文件和库，直接按 “next”按钮即可。
4）用鼠标点击单元库前面的加号(+)，库中的元件符号以列表的 方式显示出来，选择所需要的元件符号，该符号显示在Symbol对话 框的右边，点击OK按钮，添加相应元件符号在图像编辑工作区中， 连接原理图。 十六进制同步计数器的原理图 如下：
3.2 输入设计文件
1、原理图输入法－优缺点：
优点：
1）可以与传统的数字电路设计法接轨，即使用传统设计方法得到电 路原理图，然后在QuartusⅡ平台完成设计电路的输入、仿真验证和综合， 最后下载到目标芯片中。 2） 它将传统的电路设计过程的布局布线、绘制印刷电路板、电路焊 接、电路加电测试等过程取消，提高了设计效率，降低了设计成本，减 轻了设计者的劳动强度。
Quartus原理图输入法指南
6
二、形成原理图设计文件
1、建立原理图设计文件 从菜单File→New进入，在6种设计输入法中选择原理图输 入法，单击OK，即可进入原理图编辑器
提 示 ： 硬 件 实 验 课 程 要 求 如 此
7
2、编辑原理图设计文件 ⑴元件的选择与放置 *可在Symbol对话框中选择元件，单击OK
提示： *弹出Symbol方法：双 击鼠标左键、工具条… *元件库包含系统库和 Project库两类 *Project库由用户自定 义符号文件(.bsf)组成 *亦可在编辑区用Copy 及Paste命令实现选择
*在编辑区可移动元件，放置到合适的位置管脚类型，使工具箱相应连接线有效 *在源处按下鼠标左键、移至目标处、松开鼠标左键即可
提示： *连接线有3种：Node、 Bus、Conduit *所连接的源端、目标 端元件管脚类型应相同 *应避免移动元件时产 生多余交叉点 *工具箱有多种功能
提示： 修改原理图文件 后，必须重新编译、 生成仿真网表
19
⑵进行功能仿真 *在对话框的Simulator input中输入仿真波形文件名 *在对话框中单击Start，即可开始功能仿真 *在对话框中单击Report，可查看、核对输出波形
20
五、对原理图设计文件进行硬件测试
1、器件设置及引脚锁定
⑴器件设置 [该步骤可缺省] *从菜单Assignments→Device进入，可重新选择器件 *单击Device & Pin Options…，可配置Unused Pins状态等
提示： 有多种方法 触发编译开始
*编译结束时，会报告警告或错误的统计情况 *编译出错时，按Message提示修改错误，直至编译通过
13
四、对原理图设计文件进行时序仿真
第四章QuartusII编辑器使用
26
第四章QuartusII编辑器使用
（1）原理图符号添加工具
该工具用于在原理图中放and2,or3,not,input,output等元件 该符号放置的元器件具有电器特性。
第四章QuartusII编辑器使用
（2）带有电器特性的导线、总线、管道工具
4.2注. 意总事线项绘制工具 13.. 导导绘线管线制、道绘将总绘制总线制工线、工具连管具接道起都来具的有电电器器连特接性线；。但即导多线条 和绘总单在制线导块将一线图单般合连个用在接节于一中点元起，连件统可接之称以起间为通来的总过的连线管导接。道线；务代。管必替用道保总于一证线原般和总理用单线图 中于的块连个元图节接件的点的连连类两接接型端。，的端可导口以线具通，有使过相视管同图道的更代总清替线晰总宽。线度和。单用个于 节点原类理型图的中导的线元，件使连视接图。更清晰
第 四 章 QuartusII编辑器使用
1 QUARTUSII的设计输入 2 原理图输入设计方法 3 原理图编辑工具栏
第四章QuartusII编辑器使用
1.QUARTUSII的设计输入
设计输入
图形输入
HDL文本 输入
第四章QuartusII编辑器使用
（1）图形输入
原理图
输入
状态图输入
图形输入
波形图输入
(10)双击输入引脚，会弹出一个属性对话框。在这一对话框上，我们可更改引 脚的名字。我们分别给3个输入引脚取名 in1 、in2 、in3 。
1.点击General 2. 输入in1
3. 点击确定
第四章QuartusII编辑器使用
第四章QuartusII编辑器使用
（11）双击原理图的空白处，打开元件对话框。在 Name 栏目中输入 output ， 我们会得到一个输出引脚。点击 OK 按钮，放入原理图。重复操作.
QuartusII原理图---输入篇
QuartusII的使用：原理图输入篇QuartusII是MaxplusII的升级版，其功能比MaxplusII更加强大，主要是增加了与其它EDA工具（仿真、综合等工具）的接口，另外它具有更强大的时序分析、时序优化等功能。
这里主要介绍QuartusII的基本功能与使用方法：1．新建一个文件夹作为工程项目目录，注意此目录不能为根目录，不能用中文命名。
2．为设计建立项目及文件(1)建立项目（或工程project）在file下选择new project wizard（左下图），在弹出的窗口中第一个空格框内选择该项目存放的路径（即第1步所建立的项目目录的路名称（右下图，注意项目名称一定不能为中文，只能为英文，比如可取名为myproject），完成后点击finish。
(2)建立原理图文件执行File—New，选择Block Diagram/Schematic File，执行File—Save as命令，给文件取名，文件名同样用英文命名，文件名的后缀为.bdf，将Add file to currentproject选项选中，使得该文件添加到刚建立的工程中去。
3．建立原理图文件(1)编辑输入原理图文件在原理图编辑区的一个位置双击鼠标的左键，将弹出Symbol对话框，或单击鼠标右键在弹出的选择对话框中选择Insert—Symbol，也会弹出Symbol对话框。
用单击的方法展开Liabraries栏中的元件库，其中Primitives为基本元件库，打开Logic子库，里面是常用的与门、或门和非门等门电路。
选中要用的元件，点击OK按钮，将该图样移动到编辑区合适的地方单击鼠标左键便可。
所需的元件都画好后，将所有的门电路按照连接好。
（2）设定各输入输出引脚名。
双击任意一个input元件，在弹出的引脚属性对话框中的第一行Pin name(s)文本框中填入引脚名称即可，第二行默认值，不需要改动。
用类似的方法设定其他输入和输出引脚名。
QuartusII使用-原理图输入步骤
下载完成后，检查是否有错误信息，如有需要，根据 错误提示进行相应的处理。
谢谢观看
配置引脚分配
根据目标板上的可用引脚，为设计中的各个模块分配引脚。
开始编译
点击“开始编译”按钮，Quartus II将开始对原理图进行编译。
在编译过程中，可以实时查看编译进度和状态信息。
查看编译结果
01
编译完成后，Quartus II将显示编译结果，包括成功、警告和错 误信息。
02
根据编译结果，检查是否存在错误或警告，并相应地调整设计
或编译设置。
如果存在错误，可以查看错误详细信息，以便定位问题并进行
03
修复。
06
下载到 FPGA 设备
选择合适的下载方式
JTAG
通过JTAG接口进行下载，适用于大多数FPGA设备。
USB Blaster
使用USB Blaster进行下载，适用于Altera FPGA设备。
PCIe
通过PCIe接口进行下载，适用于某些高性能FPGA设备。
导出文件
将原理图导出为所需的文件格 式，如PDF、PNG等。
02
创建新项目
选择合适的项目类型
数字逻辑设计
适用于基本的数字逻辑电路设计，如 门电路、触发器等。
微处理器设计
适用于基于微处理器的系统设计，如 单片机、DSP等。
FPGA设计
适用于基于FPGA的硬件设计，如数 字信号处理、图像处理等。
嵌入式系统设计
03
打开原理图编辑器
启动原理图编辑器
打开Quartus II软件，点击"File"菜单， 选择"New" -> "Schematic File"。
第2章 Quartus II原理图输入
EDA技术与VHDL实用教程 EDA技术与VHDL实用教程
作者: 作者: 苏莉萍
陈东
廖超平
这是选择其它EDA工具的对话框，我们使用 工具的对话框， 这是选择其它 工具的对话框 Quatrus II的集成环境进行开发，因此不作任何 的集成环境进行开发， 的集成环境进行开发 改动。 改动。按Next进入工程的信息总概对话框如下 进入工程的信息总概对话框如下 按钮就建立了一个空的工程项目。 图。按Finish按钮就建立了一个空的工程项目。 按钮就建立了一个空的工程项目
EDA技术与VHDL实用教程 EDA技术与VHDL实用教程
作者: 作者: 苏莉萍
陈东
廖超平
一、编程硬件与编程模式 所使用的Altera 编程硬件可以是 Master 所使用的 Blaster、ByteBlasterMV、ByteBlaster 、 、 II 或USB-Blaster 下载电缆或 Altera 编程 单元 (APU)。国内许多开发板和实验箱使 。 用ByteBlasterMV或ByteBlaster II下载电 或 下载电 缆。具体情况请查看所使用的开发板和实 验箱的有关所明。 验箱的有关所明。
EDA技术与VHDL实用教程 EDA技术与VHDL实用教程
作者: 作者: 苏莉萍
陈东
廖超平
一、建立工程文件夹 1．新建一个文件夹作为工程项目目录 ． 首先在计算机中建立一个文件夹作为工 程项目目录， 程项目目录，此工程目录不能是根目录 比如D:，只能是根目录下的目录， ，比如 ，只能是根目录下的目录，比 如D:\EDA_book\code\Chapter2\ BiJiaoQi
EDA技术与VHDL实用教程 EDA技术与VHDL实用教程
作者: 作者: 苏莉萍
第2章 Quartus II原理图输入
15
作者: 苏莉萍 陈东 廖超平
二、编辑设计图形文件
1． 建立原理图文件 ▪ 执行File => New命令，弹出新建文件对话
框如图。
2ED0A2技0术/与1V2H/D2L实用教程
16
作者: 苏莉萍 陈东 廖超平
▪ 如上图示，Quatrus II支持五种设计输入法 文件：“AHDL File”是AHDL文本文件； “Block Diagram/Schematic File”是流程 图和原理图文件，简称原理图文件；“EDIF File”是网表文件；“Verilog HDL File”是 Verilog HDL文本文件；“VHDL File”是 VHDL文本文件。选择“Block Diagram/ Schematic File”，按OK即建立一个空的原 理图文件。
2ED0A2技0术/与1V2H/D2L实用教程
11
作者: 苏莉萍 陈东 廖超平
▪ 按Next按钮，出现添加工程文件的对话框如图
2ED0A2技0术/与1V2H/D2L实用教程
12
作者: 苏莉萍 陈东 廖超平
▪ 若原来已有文件，可选择，这里直接按Next 进行下一步，选择FPGA器件的型号如图示。
2ED0A2技0术/与1V2H/D2L实用教程
2ED0A2技0术/与1V2H/D2L实用教程
14
作者: 苏莉萍 陈东 廖超平
▪ 这是选择其它EDA工具的对话框，我们使用 Quatrus II的集成环境进行开发，因此不作任何 改动。按Next进入工程的信息总概对话框如下 图。按Finish按钮就建立了一个空的工程项目。
2ED0A2技0术/与1V2H/D2L实用教程
2ED0A2技0术/与1V2H/D2L实用教程
QuartusII操作简略入门
5. 将设计项目设置成工程和时序仿真
f_adder.bdf工程设置窗
5
5. 将设计项目设置成工程和时序仿真
加入本工程所有文件
6
5. 将设计项目设置成工程和时序仿真
全加器工程f_adder的仿真波形
7
步骤6：引脚锁定
8
4.4 设计实例
第5步：给输入、输出引脚分配引脚号码，编程下载
（1）对顶层图形文件counter_7seg.bdf 进行引脚锁定；
键2则对应 10K10的第 6脚，可输 入ain，依 次 类推。
13
根据电路结构模式NO.5 查上表，EPF10K10器件对应：
加数 ain : PIO1 -> 键2 \D10对应引脚 -> 6 被加数 binB : PIO0 -> 键1 \D9对应引脚 -> 5
和 sum : PIO8 -> D1对应引脚 -> 17 低位进位 cin : PIO2 -> 键3 \D11对应引脚 -> 7 高位溢出位 cout : PIO9 -> D2 对应引脚 -> 18
键1定义 为：bin
11
显示cout 这里插上的是 10K10目标板
显示电路 模式NO.5
显示sum
按此键选择 电路模式
输入cin
输入ain 输入bin12
对于10K10器件 选此列
对于电路 模式5，键 1对应于 10K10的第 5脚，可输 入bin
19
引脚锁定（实验1）
模式：NO.1
加数a[7..0] : 键4，键3 : PIO15 ~ PIO8 (25,24,23,22,21,19,18,17) ——显示于数码管4，3
Quartus-II使用教程图形输入
查看Quartus II生成的报告和统计数 据，了解设计的性能和资源使用情况， 以便进一步优化设计。
04 常见问题与解决方案
CHAPTER
如何处理设计中的冲突
冲突类型
资源冲突、时序冲突等。
解决方法
优化设计，重新分配资源，调整时序约束等。
避免策略
在设计阶段进行充分的仿真和时序分析，提 前发现并解决冲突。
Quartus II 使用教程 - 图形输 入
目录
CONTENTS
• 图形输入简介 • Quartus II 中的图形输入 • 图形输入工具的使用 • 常见问题与解决方案 • 图形输入的未来发展
01 图形输入简介
CHAPTER
什么是图形输入
图形输入是一种编程方式，通过图形化界面将设计的电路原理 图输入到EDA（Electronic Design Automation）软件中，如 Quartus II。
保存和导出设计
完成设计后，保存原理图文件并导出为 Quartus II项目文件（.qpf）。
优化和验证设计
优化设计
根据需要优化设计，例如调整元件布局、 布线等，以提高设计的性能和可制造性。
时序分析
进行时序分析，检查设计的时序约束 是否满足要求，如果不满足，需要对
设计进行调整。
仿真验证
使用仿真工具对设计进行验证，确保 设计的正确性和可靠性。
如何开始一个新的图形输入项目
启动 Quartus II 软件
打开 Quartus II 软件，选择“File”菜单中的“New Project”。
选择项目类型
在“New Project”对话框中，选择“Graphical Project”作为项目operties”对话框中，设置项目名称、保存路径、目 标器件等参数。
Quartus_II使用教程1和2 加详细例子,图形细解每一步
§2.3 相关技术基本知识与基本技能一、QuartusⅡ原理图输入法应用数字逻辑电路的基本知识，使用QuartusⅡ原理图输入法可非常方便地进行数字系统的设计。
应用QuartusⅡ原理图输入法，还可以把原有的使用中示规模的通用数字集成电路设计的数字系统移植到FPGA或CPLD中。
下面以一个二人表决器的设计为例说明QuartusⅡ原理图输入法的使用方法。
(一)建立工程文件夹1.新建一个文件夹作为工程项目目录首先在计算机中建立一个文件夹作为工程项目目录，此工程目录不能是根目录，比如D:，只能是根b录下的b录，比如D:\EDA _book\code\Chapter3\BiaoJueQi。
下一页§2.3 相关技术基本知识与基本技能2.建立工程项目运行Quartus Ⅱ软件，执行File=>New Project Wizard 命令，建立工程，如图2-17所示。
在图2-18界面中单击Next按钮。
在所弹出的图2-19 New Project Wizard对话框中，填写Directory，Name, Top-Level Entity等项目。
其中第一、第二、第三个文本框分别是工程项目目录、项目名称和项目顶层设计实体的名称。
单击Next按钮，出现添加工程文件的对话框，如图2-20所示。
若原来己有文件，可选择相应文件，这单直接单击Next进行下一步，选择FPGA器件的型号，如图2-21所示。
下一页上一页§2.3 相关技术基本知识与基本技能在Family下拉框中，根据需要选择一种型号的FPGA，比如Cyclone系列FPGA。
然后在“Available devices:”中根据需要的FPGA 型号选择FPGA型号，比如“EP1C3T144C8”，注意在Filters一栏中选中“Show Advanced Devices”以显示所有的器件型号。
再单击Next按钮，出现如图2-22所示对话框。
Quartus_II使用方法
Quartus_II使用方法第1章QUARTUS II2.1 QUARTUSII概述设计输入是设计者对系统要实现的逻辑功能进行描述的过程。
设计输入有多种表达方式，常用的用原理图输入、硬件描述语言输入、网表输入等。
1、原理图输入：原理图设计输入方式是利用软件提供的各种原理图库，采用画图的方式进行设计输入。
这是一种最为简单和直观的输入方式。
原理图输入方式的效率比较低，半只用于小规模系统设计，或用于在顶层拼接各个以设计完成的电路子模块。
2、硬件描述语言输入：这种设计输入方式是通过文本编辑器，用VHDL，Verilog或AHDL等硬件描述语言进行设计输入。
采用语言描述的有点事效率较高，结果容易仿真，信号观察方便，在不同的设计输入库之间转换方便，适用于大规模数字系统的设计。
但语言输入必须依赖综合器，只有好的综合器才能把语言综合成优化的电路。
3、网表输入：现代可编程数字系统设计工具都提供了和它第三方EDA工具相连接的接口。
采用这种方法输入时，可以通过标准的网表把它设计工具上已经实现了的设计直接移植进来，而不必重新输入。
一般开发软件可以接受的网表有EDIF格式、VHDL 格式及Verilog格式等。
在用网表输入时，必须注意在两个系统中采用库的对应关系，所有的库单元必须一一对应，才可以成功读入网表[6]。
2.2 QUARTUSII建立工程项目在Quartus II 中，用户的每个独立设计都对应一个工程项目，每个工程项目可包含一个或多个设计文件。
其中一个是顶层文件，编译器是对项目中的顶层文件进行编译的，项目同时还管理编译过程中产生的各种中间文件，这些中间文件的文件名相同，但后缀名不同。
为了便于管理，对于每个新的项目应该建立一个单独的子目录。
指定项目名称的步骤如下：1. 打开Quartus II，在File 菜单中选择New Project Wizard 项，将出现工程项目建立向导对话框。
如图2-1 (a)所示。
2. 点击“Next”，进入到如图2-1 (b)所示的工程项目命名对话框，在最上面的文本输入框中输入为该项目所建的目录名，如本例为“E:\Clock”，在中间的文本输入框中输入项目名称，本次实验为“adder”，在最下面的文本输入框中输入最顶层模块的名称“adder”。
QuartusII教程(完整版)
Quartus II 的使用 (2)1 工程建立 (2)2 原理图的输入 (5)3 文本编辑（verilog） (15)4 波形仿真 (16)Quartus II 的使用在这里，首先用最简单的实例向读者展示使用Quartus II软件的全过程。
进入WINDOWS XP后，双击Quartus II图标，屏幕如图所示。
图 Quartus II 管理器工程建立使用 New Project Wizard，可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。
还可以指定要在工程中使用的设计文件、其它源文件、用户库和 EDA 工具，以及目标器件系列和器件（也可以让Quartus II 软件自动选择器件）。
建立工程的步骤如下：（1）选择File菜单下New Project Wizard ，如图所示。
图建立项目的屏幕（2）输入工作目录和项目名称，如图所示。
可以直接选择Finish，以下的设置过程可以在设计过程中完成。
图项目目录和名称（3）加入已有的设计文件到项目，可以直接选择Next，设计文件可以在设计过程中加入，如图所示。
图加入设计文件（4）选择设计器件，如图所示。
图选择器件（5）选择第三方EDA综合、仿真和时序分析工具，如图所示。
图选择EDA 工具（6）建立项目完成，显示项目概要，如图所示。
图项目概要原理图的输入原理图输入的操作步骤如下：（1）选择File 菜单下 New ，新建图表/原理图文件，如图所示。
图新建原理图文件（2）在图的空白处双击，屏幕如图所示：（3）在图的Symbol Name 输入编辑框中键入dff后，单击ok按钮。
此时可看到光标上粘着被选的符号，将其移到合适的位置（参考图）单击鼠标左键，使其固定；（4）重复（2）、（3）步骤，给图中放一个input、not、output 符号，如图所示；在图中，将光标移到右侧input右侧待连线处单击鼠标左键后，再移动到D触发器的左侧单击鼠标左键，即可看到在input和D触发器之间有一条线生成；图空白的图形编辑器图选择元件符号的屏幕图放置所有元件符号的屏幕（5）重复（4）的方法将DFF和output连起来，完成所有的连线电路如图所示；（6）在图中，双击input_name使其衬低变黑后，再键入clk，及命名该输入信号为clk，用相同的方法将输出信号定义成Q；如图所示。
quartusii使用教程图形输入
在图形编辑器中，可以使用各 种绘图工具绘制设计。
绘制设计
在图形编辑器中，可以使用各种绘图工具绘制设 计，如线条、矩形、圆形等。
可以设置各种属性，如线条宽度、颜色、填充方 式等。
可以使用各种编辑工具进行编辑，如移动、缩放、 旋转等。
保存设计
在图形编辑器中，点击菜单栏中的 "File"，然后选择 "Save"。 在弹出的对话框中，选择保存位置和文件名，然后点击 "Save"。
01
模块复用
将已经设计好的模块作为层次化设计中 的子模块，方便复用和减少重复劳动。
02
03
层次化管理
通过层次化管理，可以将不同层次的 电路设计进行有效的组织和管理，方 便修改和维护。
谢谢
THANKS
FPGA开发
在FPGA开发中，图形输入方式可以方便地实现 数字电路设计，并生成可编程的配置文件。
3
嵌入式系统设计
在嵌入式系统设计中，图形输入方式可以用于设 计硬件架构，并生成相应的硬件描述语言代码。
图形输入的基本步骤
01
02
03
04
05
启动Quartus I… 选择图形输入方 式
绘制电路图
生成可编程文件 下载到FPGA芯片
01
编译错误原因一：语法错误
02
描述：在图形输入中，如果存在语法错误，如拼写 错误、缺少标点符号等，会导致编译失败。
03
解决方案：仔细检查代码，确保语法正确，没有拼 写错误或遗漏的标点符号。
如何解决编译错误？
编译错误原因二：资源超限
描述：当设计规模过大，超过了Quartus II的资源限制时，会导致编译失 败。
quartus 2应用2.4 原理图输入设计方法
2.4 原理图输入设计方法利用EDA工具进行原理图输入设计的优点是，设计者能利用原有的电路知识迅速入门，完成较大规模的电路系统设计，而不必具备许多诸如编程技术、硬件语言等新知识。
Quartus Ⅱ提供了功能强大，直观便捷和操作灵活的原理图输入设计功能，同时还配备了适用于各种需要的元件库，其中包含基本逻辑元件库（如与非门、反向器、D触发器等）、宏功能元件（包含了几乎所有74系列的器件），以及功能强大，性能良好的类似于IP Core的巨功能块LPM库。
但更为重要的是，Quartus Ⅱ还提供了原理图输入多层次设计功能，使得用户能设计更大规模的电路系统，以及使用方便精度良好的时序仿真器。
以传统的数字电路实验相比为例，Quartus Ⅱ提供原理图输入设计功能具有显著的优势：①能进行任意层次的数字系统设计。
传统的数字电路实验只能完成单一层次的设计，使得设计者无法了解和实现多层次的硬件数字系统设计；②对系统中的任一层次，或任一元件的功能能进行精确的时序仿真，精度达0.1ns，因此能发现一切对系统可能产生不良影响的竞争冒险现象；③通过时序仿真，能对迅速定位电路系统的错误所在，并随时纠正；④能对设计方案作随时更改，并储存入档设计过程中所有的电路和测试文件；⑤通过编译和编程下载，能在FPGA或CPLD上对设计项目随时进行硬件测试验证。
⑥如果使用FPGA和配置编程方式，将不会有任何器件损坏和损耗；⑦符合现代电子设计技术规范。
传统的数字电路实验利用手工连线的方法完成元件连接，容易对学习者产生误导，以为只要将元件间的引脚用引线按电路图连上即可，而不必顾及引线的长短、粗细、弯曲方式、可能产生的分布电感和电容效应以及电磁兼容性等等十分重要的问题。
以下将详细介绍原理图输入设计方法，但读者应该更多地关注设计流程，因为除了最初的图形编辑输入外，其它处理流程都与文本（如VHDL文件）输入设计完全一致。
2.4.1 1位全加器设计向导1 为本项设计建立文件夹任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹，此文件夹将被EDA软件默认为工作库（Work Library）。
QuartusII使用教程图形输入
骤来复原
第11页/共35页
11
二、在QuartusII6.0环境下建立工程
工程创建时的准备工作
QuartusII通过“工程（Project）”来管理设计文 件，必须为此工程创建一个放置与此工程相关的 所有设计文件的文件夹；
此文件夹名不宜用中文，也最好不要用数字，应 放到磁盘上容易找到的地方，不要放在软件的安 装目录中；
第8页/共35页
8
一、准备
1、使用QuartusII软件之前， 请确保软件已正常破解
若启动QuartusII时看到如下界 面，则说明软件尚未正常破解， 需要破解后才能正常使用：
将本机D:\Altera目录下的License.Dat文件 中的MAC号即完成破解;
右图所示为查看本机MAC地址（实际地址） 的方法。
思考题：
1、什么是可编程逻辑器件，简述其优点；
2、简述QuartusII从事本实验项目设计的流程。
第7页/共35页
7
第二部分：QuartusII软件使用
请同学们参照后面的步骤，提前做好预习， 熟悉QuartusII软件的操作环境；
QuartusII软件可到实验中心网站上下载， 要注意它的破解步骤
一、实验目的
1. 学习EDA集成工具软件Quartus II的使用； 2. 学会基于PLD的EDA设计流程； 3. 学会使用原理图设计小型数字电路； 4. 掌握对设计进行综合、仿真和设计下载的方法。
二、实验目仪器及器件
1、实验设备：数字电路实验箱1台 2、实验器件：可编程逻辑器件（背板）
第1页/共35页
Execution controls
Floorplan
Compiler report
若QuartusII界面上 To reset views:
Quartus_ii_9.0原理图输入与波形仿真
精选课件
图 11
图12
点击菜单栏Processing—Compiler Tool打开编译窗口，点击图14 中的Start图标，进行编译， 对照位于界面下侧的Message栏，若出现问题，根据此处提示修改，直至编译成功通过
Quartus ii 9.0 原理图输入与波形仿真
打开Quartus后，点击File-New Project Wizard（如图1）， 建立工程文件,一直至图2做事点finish完成创建
图2
精选课件
二，原理图文件的建立与输入
打开File-New或者点击快捷工具栏白色图标 然后再打开的对话框内点开Design File生成如下图5所示： 点击上图蓝色显示区域（Block Diagram/Schematic File） 双击或选定后点击下方OK均可即可得到原理图输入的 工作界面
精选课件
在上图(主界面)圆圈所示有一图标（Detach Window）点击可以将原理 图输入界面从主界面分离出来。点击左下图所示工具栏的第四个在
得到的对话框中点击d:quart/quartus/libraries(这里的路径与各自的软 件安装选择有关)再点开primitives ，其中logic中
精选课件
图14
三、波形文件建立与功能仿真
建立文件与原理图相同，打开对话框后点击Vector Waveform File（双击 或选 定后点OK），便可得到波形输入界面在图示区域Name下方空白处 右击打开对话框点击Insert—Insert Node or Bus
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（*.qpf）
三、设计输入——原理图设计输入
宏功能函数(megafunctions)库中包含很多种可直接使用的参 数化模块，基本单元符号(Primitives)库中包含所有Altera 公司的基本单元，其他库(Others)中包含与MAX+PLUS II兼容 的所有中规模器件，如常用的74系列符号。
文件打开与关闭
打开文件：点击快捷图标
点击项目导航器Files窗口中的文件名 执行主菜单File/Open…命令
器件设计源文件必须在项目工程下打开
关闭文件：点击文件右上方“×”符或主菜单File/Close命 令
打开一个已经创建的工程
启动Quartus II后，点击File/Open Project…
2、在矢量波形文件中加入输入、输出结点
在波形编辑器左边“Name”列的空白处单击鼠标右键，在弹出的右键菜 单中通过选择“Insert Node or Bus...”命令，然后在弹出的“Insert Node or Bus”对话框中单击“Node Finder...”按钮
在出现的“Node Finder”界面中，从“Filter”列表中选择“Pins: all”，在“Named”栏中键入“*”，然后单击List按钮，则在“Nodes Found”栏将列出设计中的所有节点名。
（3）命名引线和引脚
引线命名方法可以按下面的方法进行：在需要命名的引线上单击鼠标，此 时引线将处于被选中状态，然后输入引线名称。一般来说，对单个信号的命名， 可以用字母、字母组合或字母与数字组合的方法，如D0、D1、clk、rst等；对于n 位总线的命名，可以用D[n-1..0]形式，其中D表示总线名，也可以用字母或字母 组合的形式来表示，以方便记忆。
3、编辑输入节点波形
时钟节点波形的输入——
在时钟节点名(如CLK)上单击鼠标右键，然后从弹出的快捷菜单中选择 “Value→Clock”命令
总线信号波形的输入——
在总线节点名上单击鼠标右键，然后选择“Value/Count Value”命令， 便可设置总线为计数输入；同时也可以通过选择“Value/Arbitrary Value” 命令，设置总线为任意固定值输入。
四、编译
单击“Assignments”菜单下的“Device…” ，选择 Processing/Start compilation命令启动全编译过程
五、仿真
1、创建仿真波形文件
Quartus II软件的波形编辑器默认的仿真结束时间为1μs， 通过选择“Edit/End Time”命令，在“Time”框内修改仿真 结束时间，单位可以是s、ms、μs、ns、ps
“Settings”对话框
二、新建文件
点击新建文件快捷图标 或主菜单Files/New…命令
格式及 图标图形 输入源自输入方式 Block Diagrams/Schematics（模块结 构/逻辑原理图） AHDL（Altera硬件描述语言）
扩展 名
.bdf .tdf .vhd .v
文本 输入
VHDL（Very High Speed Integrated Circuit硬件描述语言） Verilog HDL（硬件描述语言）
Quartus II 使用说明
——原理图输入方式
一、Quartus II工程的创建
点击File/New Project Wizard
在该对话框中依次指定工程目录、工程名和顶层文 件名，注意：工程名和顶层设计名必须相同
如果想要对工程的设置进行修改，可以使用 “Assignments”菜单下的“Settings”对话框
任意信号波形的输入——
可以用鼠标拖动的方法在波形编辑区中选中需要编辑的区域，然 后在选中的区域上通过单击鼠标右键，在“Value”菜单中选择需要设 置的波形。
波形编辑工具条
4、仿真
选择“ Processing/Simulation Tool”命令，便可启动仿真器
如果要完成功能仿真，则在仿真 类型中选择“Functional”选项， 在仿真开始前先点击“Generate Functional Simulation Netlist”命令，产生功能仿真网 表文件。 如果要完成时序仿真，则在仿真 类型中选择“Timing”选项，在 仿真前面必须编译设计，产生时 序仿真的网表文件。
（1）连线
符号之间的连线包括信号线和总线两种。如果需要连接的是两个端口，则 将鼠标拖动到其中一个端口上，此时，鼠标指示符自动变成“+”形状，一直按住 鼠标并且拖动到第二个端口处，然后放开左键便在两个端口之间画出了一条连线。
（2）放置引脚
引脚包括输入，输出和双向三种类型，放置方法与放置符号的方法基本相 同，双击图形编辑窗口的空白处，然后在Symbol对话框的符号框中键入引脚名， 或者可以在常用符号库的引脚库中选择，最后单击OK按钮，相应的引脚就会显示 在图形编辑窗口中。
查看仿真波形
实验一：设计一个3-5译码器
实验目的 （1）熟悉Quartus II软件。 （2）熟悉Quartus II软件的基本操作方法：设计输入、设计编译及功能 仿真。 实验内容 用74138设计一个3-5译码器。 实验要求 （1）熟悉本次实验的内容。 （2）用图形输入方式完成电路设计。 （3）完成设计输入、设计编译及仿真。 （4）分析器件的延时特性。 选做实验 （1）用两片74138扩展成4-16译码器，进行功能仿真及时序仿真验证； （2）熟悉译码器7442、7448，进行功能仿真及时序仿真验证； （3）用两片74148扩展成16-4编码器，进行功能仿真及时序仿真验证。