基于FPGA的AES密码协处理器的设计和实现

基于FPGA的AES密码协处理器的设计和实现
吕晓斌;杨峰;赵志新
【期刊名称】《微电子学与计算机》
【年(卷),期】2005(22)5
【摘要】文章基于FPGA设计了一种能完成AES算法加密的密码协处理器,设计中利用VirtexII系列FPGA的结构特点,对AES算法的实现做了优化。

实验证明,这种实现方式用较少的电路资源达到了较高的数据吞吐率。

该密码协处理器还提供了和ARM处理器的接口逻辑,实现了用于加/解密和数据输入输出的协处理器指令,作为ARM微处理器指令集的扩展,大大提高了嵌入式系统处理数据加/解的效率,实现数据的安全传输。

【总页数】4页(P121-123)
【关键词】协处理器;高级加密标准;现场可编程门阵列;密钥扩展
【作者】吕晓斌;杨峰;赵志新
【作者单位】信息工程大学信息工程学院网络工程系
【正文语种】中文
【中图分类】TP393.02
【相关文献】
1.基于重构密码协处理器的可信计算系统的设计和实现 [J], 凌永兴;郭传鹏;
2.基于AHB总线的AES密码协处理器实现 [J], 陈宏铭;赵龙;程玉华
3.基于WDDL和行波流水技术的抗功耗攻击高性能分组密码协处理器设计与实现
[J], 童元满;王志英;戴葵;陆洪毅;石伟
4.基于密码流处理器的AES算法软件流水实现 [J], 张舜标
5.基于FPGA高动态GPS快速捕获协处理器设计实现 [J], 赵慷慨;汪峰;李金海;刘玫;阎跃鹏
因版权原因，仅展示原文概要，查看原文内容请购买。