二、CMOS晶体管基础

9、CMOS的剖面结构图
对于一般工艺，Vtn= 0.83V(NMOS的阈值电压), Vtp= - 0.91V(PMOS的阈值电压）, 阈值电压由工艺参数决定
3、MOSFET的 I-V 特性 (线性区Triode Region)
晶体管偏置在 VGS VTHN , 此时沟道已形成. 漏源电压 (VDS) 较小. 漏极电流可用下式表示:
gm iDS vGS g mb
Q
iDS v BS
g ds
Q
iDS v DS
Q
式中，Q表示在静态工作点的值.
Small-Signal Model of MOSFET in Saturation
NMOS管的阈值电压VTHN可表示为:
VTHN ms 2 F 2q si N A Qbo Qss Cox Cox

2 F VSB 2 F VTHN 0


2 F VSB 2 F

饱和区NMOS管的漏极电流IDS可表示为: W 2 I DS VGS VTHN (1 VDS ) 其中 KPn
2 L
总的(AC+DC)的漏极电流iDS为:
iDS ids I DS
因此:
gm
v GS (VGS v gs VTHN ) 2 (1 VDS ) 2
iDS vGS
(VGS v gs VTHN ) (1 VDS )
Q
g mb
g ds
i DS v BS

Q
i DS VTHN gm VTHN v SB 2 2 F V SB
是影响最大的
Csb: 源极和衬底的寄生电容。(PN结电容）
电容值的计算（了解）
Capacitance values are the same as Accumulation Cox ox and Cox Cox W L TOX Capacitance is comprised of three components
截止区：
线性区 (Linear):
ID=0， VGS< Vth
2 VDS I D VGS VTHN VDS 2
，VDS〈 VGS-Vth
饱和区 (Saturation):
ID

2
VGS VTHN 2 1 c VDS VDS _ Sat
Where KPn
W L
VDS >= VGS-Vth
4、MOS Capacitance
MOS电容：由器件本生的构造引起的。 Cgs: 栅极和源极的寄生电容。（平板电容）
Cgd: 栅极和漏极的寄生电容。（平板电容）
Cgb: 栅极和衬底的寄生电容。 Cdb: 漏极和衬底的寄生电容。(PN结电容）
阈值电压(Threshold voltage):
VTHN ms 2 F
2q si N A Qbo Qss Cox Cox

2 F VSB 2 F

对于一般工艺，Vtn=0.83V(NMOS的阈值电压), Vtp=-0.91V(PMOS的阈值电压）, 阈值电压由工艺参数决定
二
CMOS晶体管基础
主要内容
1 、结构及工作原理 2、阈值电压 3、电流—电压方程（I-V特性） 4、MOS管寄生电容 5、小信号等效电路 6、gm、gds 7、MOSFET的数字模型 8、衬偏调制效应 9、MOSFET的温度特性 10、CMOS结构图
1、工作原理
3D结构图
Polysilicon
Where KPn
W L
c 是非理想因子，它是考虑了随着漏极电压增加耗尽层加厚而造成的.
MOSFET I-V Characteristics(伏安特性）曲线
VGS：栅极和源极的电压差。
VDS: 漏极和源极的电压差。 ID : 流过漏极和源极的电流。 Vth: 器件的阈值电压，当VGS增加到一定的值时，栅极下面的P型 半导体会发生反型，形成N型半导体的沟道。此时D和S之间可以有 电流流过，这个特定的电压值，称之为值电压。
2 VDS I D VGS VTHN VDS 2
Where KPn
W L
MOSFET I-V 特性 (饱和区Saturation Region)
晶体管偏置在 VGS VTHN ，此时沟道已形成. 漏源电压较大 (i.e. VDS VGS – VTHN). 理想的漏极电流可表示为:
ID

2
VGS VTHN 2
Where KPn
W L
当晶体管被夹断(pinchoff)时, 发生了什么? 增大 VDS 使耗尽区扩大到沟道中. 这导致ID 随 VDS 的增加而增大. 因此ID 可写为:
ID

2
VGS VTHN 2 1 c VDS VDS _ Sat
C gb
ox L 2 LD W
TOX
C gd C gs
ox LD W
TOX
CGDO W CGSO W
以上各式中：
Eox: Tox: 氧化层的介电常数。 氧化层的厚度。
Cox’ ： 表示单位面积氧化层的电容值。 LD： 表示栅极和S、D重叠的宽度（由工艺精度决定）。
① VGS〈Vthn时
下面的结构是N+PN+，耗尽层内是没有 自由移动的电荷的。D、S之间没有形成 一条电流通道,所以IDS=0。
②，VGS>=Vthn时
由于电场的作用，P—SUB中的少量电子移动到了沟 道的顶部。这样就形成了一条电子移动的通道，如 果VDS>0,就会形成源漏电流IDS。
沟道夹断
Small-Signal Model of MOSFET
输入信号的幅度和电源电压相比很小, 它在直流偏置工作 点附近的变化, 可近似认为工作在线性区间(如: i ds I DS ). i DS
MOS管的小信号模型可以直接从直流模型得出。大多数应 用中, MOS管被偏置在饱和区工作。下面仅给出饱和区的 小信号参数. 沟道导纳gm, gmb和gds, 分别称为栅跨导, 衬底跨导, 漏电导, 定义如下:
β (VGS v gs VTHN ) 2 I DS 2
1 iDS ro v DS

Q
6、MOSFET的简单数字模型 (A Simple Digital Model for the MOSFET)
Rn
KPn 2
VDD L Rn W W VDD VTHN 2 L
以S为公共端，G为信号输入端，D为信号输出端，VGS=VDD。
7、衬偏调制效应（体效应）
当VBS不等于0时，晶体管的衬底和源区将反偏， 耗尽层将变宽。 从而提高阈值电压（ＶT)的数值。
ＶＴ的变化曲线
8 MOSFET的温度特性
MOSFET的温度特性主要来源于沟道中载流子的迁移率µ 和阈 值电压VT随温度的变化。 载流子的迁移率随温度变化的基本特征是： T µ 由于 W Vgs VT gm 所以， tox L T gm 阈值电压VT的绝对值同样是随温度的升高而减小： T VT VT(T) (2 4) mV/°C VT的变化与衬底的杂质浓度Ni和氧化层的厚 度tox有关： (Ni , tox) VT(T)
深亚微米CMOS IC工艺的寄生电容(数据)
Cap. N+Act.P+Act. Poly Area (sub.) 526 937 83 Area (poly) Area (M1) Area (M2) Area (N+act.) 3599 Area (P+act.) 3415 Fringe (sub.) 249 261
M1 25 54
M2 10 18 46
M3 8 11 17 49
Units aF/um2 aF/um2 aF/um2 aF/um2 aF/um2 aF/um2 aF/um
5、MOSFET的交流小信号模型(Analog Model for the MOSFET)
MOSFET的高频模拟模型. 电容已经在以前提到. ro 是输出电阻，gm是栅跨导. Current sources model the gain associated with biasing the base and the body of the MOSFET.

其中
ms = 栅和衬底的接触电势（contact potential between the gate and the bulk） F = 衬底的静电势(electrostatic potential of the substrate) Q`bo = 耗尽区的电荷(charge in the depletion region) Q`ss = Si/SiO2 接触面的电荷(Si/Sicharge at the Si/SiO2 interface) VSB = 源到衬底的电势差(Source to bulk voltage)
Aluminum
L
W
G
Gate
S
Poly
D
Oxide
n+
Source
Drain
p-substrate
Leff LDrawn
n+
LD
n+
Байду номын сангаас
n+
W
W
线宽(Linewidth),
特征尺寸(Feature Size)指什么？
L
MOSFET的三个重要几何参数 Lmin、 Wmin和 tox 由工艺确定 Lmin： MOS工艺的特征尺寸(feature size) 决定MOSFET的速度和功耗等众多特性 L和W由设计者选定 通常选取L= Lmin，由此，设计者只需选取W W影响MOSFET的速度，决定电路驱动能力和功耗
2、阈值电压（Threshold Voltage）
阈值电压是当沟道反型时所需的电压 (i.e. 将沟道从p型变 到n型的电压). 阈值电压可按下式计算:
VTHN 2q si N A Qbo Qss ms 2 F Cox Cox

2 F VSB 2 F