M-DSP中高性能浮点乘加器的设计与实现

M-DSP中高性能浮点乘加器的设计与实现
车文博;刘衡竹;田甜
【期刊名称】《计算机应用》
【年(卷),期】2016(36)8
【摘要】针对高性能M型数字信号处理器(M-DSP)对浮点运算的性能、面积和功耗要求,研究分析了M-DSP总体结构和浮点运算的指令特点,设计和实现了一种高性能低功耗的浮点乘累加器(FMAC).该乘加器采用单、双精度通路分离的主体结构,分为六级流水站执行,对乘法器、对阶移位等关键模块进行了复用设计,支持双精度和单精度浮点乘法、乘累加、乘累减、单精度点积和复数运算.对所设计的乘加器进行了全面的验证,基于45 nm工艺采用Synopsys公司的Design Compiler工具综合所设计的代码,综合结果表明运行频率可达1 GHz,单元面积36 856 μm2;与FT-XDSP中的乘加器相比,面积节省了12.95％,关键路径长度减少了2.17％.
【总页数】6页(P2213-2218)
【作者】车文博;刘衡竹;田甜
【作者单位】国防科学技术大学计算机学院,长沙410073;国防科学技术大学计算机学院,长沙410073;国防科学技术大学计算机学院,长沙410073
【正文语种】中文
【中图分类】TP332.2
【相关文献】
1.一种高性能四倍精度浮点乘加器的设计与实现 [J], 何军;黄永勤;朱英
2.一种快速SIMD浮点乘加器的设计与实现 [J], 吴铁彬;刘衡竹;杨惠;张剑锋;侯申
3.分离通路浮点乘加器设计与实现 [J], 何军;黄永勤;朱英
4.高性能多通道浮点乘加器 [J], 罗旻;沈绪榜;高德远
5.一种64位浮点乘加器的设计与实现 [J], 靳战鹏;白永强;沈绪榜
因版权原因，仅展示原文概要，查看原文内容请购买。