基于FPGA的延时块LMS均衡器的设计与实现

基于FPGA的延时块LMS均衡器的设计与实现
裴亮锋;陈自力
【期刊名称】《计算机测量与控制》
【年(卷),期】2013(21)1
【摘要】码间干扰是影响无人机数据链高速传输的重要因素之一；为了减小码间干扰对数据链的影响,提高数据链的通信速度,文章在LMS算法的基础上,分析并设计具有并行处理功能的延时块LMS均衡器,利用verilog HDL完成了该算法在FPGA上的实现；仿真结果表明均衡器能有效地减少数据链中的码间干扰,通信速度提高一倍,这为以后研究设计更高速均衡器打下了基础.
【总页数】4页(P184-187)
【作者】裴亮锋;陈自力
【作者单位】军械工程学院,石家庄 050003;军械工程学院,石家庄 050003
【正文语种】中文
【中图分类】TP302
【相关文献】
1.采用FPGA实现基于LMS算法的自适应均衡器的设计研究 [J], 金健;陈涛
2.基于FPGA的分数间隔预测判决反馈均衡器的设计与实现 [J], 霍亚娟;葛临东;王彬
3.基于DDLMS算法的信道均衡器的FPGA实现 [J], 白勇博;陈自力;祁栋升
4.基于FPGA的数字音响均衡器的设计与实现 [J], 宋庆恒;周滔顺;殷富有
5.基于FPGA的FSE-CMA盲均衡器设计与实现 [J], 郭业才; 李峰; 万逸儒; 胡峥
因版权原因，仅展示原文概要，查看原文内容请购买。