计算机组成与设计硬件软件接口第四版课后题答案第四章 .
计算机组成课后习题答案
闪存可以分为NOR Flash和NAND Flash两种类型。
工作原理
闪存的主要功能是可擦写、非易失性存储数据。NOR Flash读取速度快，适用于代码存储；NAND Flash容量大 、成本低，适用于大量数据的存储。闪存的擦除和编程操作需要特定的电压和时序。
04
输入输出设备
键盘的工作原理与分类
THANKS
感谢观看
成字符或汉字。
05
数据传输方式
并行传输与串行传
并行传输
指数据以多个通道同时传输，适用于近距离、高速传输，如 CPU与内存之间的数据交换。
串行传输
指数据一位一位地顺序传输，适用于远距离、低速传输，如 网络通信。
数据传输速率
数据传输速率
指单位时间内传输的数据量，通常以比特率（bit per second）表示。
影响数据传输速率的因素
包括信号带宽、信噪比、误码率等。
数据传输过程中的同步与异步问题
同步传输
指发送方和接收方的时钟信号保持同 步，适用于高速数据传输。
异步传输
指发送方和接收方的时钟信号不需同 步，适用于低速数据传输。
06
操作系统基础知识
操作系统的功能与分类
要点一
功能
操作系统是计算机系统的核心软件，负责管理计算机硬件 和软件资源，提供用户与计算机交互的界面。
硬盘的分类与工作原理
分类
硬盘可以分为机械硬盘（HDD）和固态硬盘（SSD）。
工作原理
硬盘的主要功能是永久存储数据。HDD采用磁记录技术，将数据以磁道的形式存 储在旋转的盘片上；SSD则采用闪存技术，通过电子方式存储数据。HDD的读取 速度较慢，但价格较低；SSD的读取速度较快，但价格较高。
计算机组成与结构第四版(王爱英著)清华大学出版社课后答案(全)
计算机的算术运算
单精度浮点数
1000 1111 1110 1111 1100 0000 0000 0000 S E F S =(-1)1=-1 E =00011111=3110 F’ =110+(110 1111 1100 0000 0000 0000)2
单精度浮点数=S×F’×2E
WANG Wei, Computer Organization and Architecture, Copyright 2004 TJU
若它分别表示如下所示的三种数，那么他们 的含义各是什么？
2的补码表示的整数 无符号整数 单精度浮点数
WANG Wei, Computer Organization and Architecture, Copyright 2004 TJU
计算机的算术运算
分析与解答：
2的补码表示的整数
(1000 1111 1110 1111 1100 0000 0000 0000)补 =(1111 0000 0001 0000 0100 0000 0000 0000)原 =-(111 0000 0001 0000 0100 0000 0000 0000) =-188011315210
WANG Wei, Computer Organization and Architecture, Copyright 2004 TJU
计算机的逻辑部件
+6
WANG Wei, Computer Organization and Architecture, Copyright 2004 TJU
计算机的逻辑部件
0100 0001 0010 1000 0000 0000 0000 0000
WANG Wei, Computer Organization and Architecture, Copyright 2004 TJU
大学计算机第四版课后习题答案
大学计算机第四版课后习题答案第一章1.计算机的发展经历了机械式计算机、（B）式计算机和电子计算机三个阶段。
（A）电子管（B）机电（C）晶体管（D）集成电路2.英国数学家巴贝奇曾设计了一种程序控制的通用（D）。
（A）加法器（B）微机（C）大型计算机（D）分析机3. 1939年，美国爱荷华州立大学研制成功了一台大型通用数字电子计算机（D）。
（A） ENIAC （B） Z3 （C） IBM PC （D） ABC4.爱德华•罗伯茨1975年发明了第一台微机（C）。
（A） Apple II （B） IBM PC （C）牛郎星（D）织女星5. 1981年IBM公司推出了第一台（B）位个人计算机IBM PC 5150。
（A） 8 （B） 16 （C） 32 （D） 646.我国大陆1985年自行研制成功了第一台PC兼容机（C） 0520微机。
（A）联想（B）方正（C）长城（D）银河7.摩尔定律指出，微芯片上集成的晶体管数目每（C）个月翻一番。
（A） 6 （B） 12 （C） 18 （D） 248.第四代计算机采用大规模和超大规模（B）作为主要电子元件。
（A）微处理器（B）集成电路（C）存储器（D）晶体管9.计算机朝着大型化和（C）化两个方向发展。
（A）科学（B）商业（C）微机（D）实用10.计算机中最重要的核心部件是（A）。
1/16（A） CPU （B） DRAM （C） CD-ROM （D） CRTH.计算机类型大致可以分为：大型计算机、（A）、嵌入式系统三类。
（A）微机（B）服务器（C）工业PC （D）笔记本微机12.大型集群计算机技术是利用许多台单独的（D）组成一个计算机群。
（A） CPU （B） DRAM （C） PC （D）计算机13. （C）系统是将微机或微机核心部件安装在某个专用设备之内。
（A）大型计算机（B）网络（C）嵌入式（D）服务器14.冯结构计算机包括：输入设备、输出设备、存储器、控制器、（B）五大组成部分。
计算机组成原理 第四版课后习题答案(完整版)
第一章1．比较数字计算机和模拟计算机的特点。
解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。
两者主要区别见P1 表1.1。
2．数字计算机如何分类？分类的依据是什么？解：分类：数字计算机分为专用计算机和通用计算机。
通用计算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。
分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。
通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、指令系统规模和机器价格等因素。
3．数字计算机有那些主要应用？（略）4．冯. 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？解：冯. 诺依曼型计算机的主要设计思想是：存储程序和程序控制。
存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。
主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。
5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。
单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地址。
数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。
指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。
6．什么是指令？什么是程序？解：指令：计算机所执行的每一个基本的操作。
程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。
7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。
(完整版)大学计算机第四版课后习题答案
第一章1.计算机的发展经历了机械式计算机、（B）式计算机和电子计算机三个阶段。
（A）电子管（B）机电（C）晶体管（D）集成电路2.英国数学家巴贝奇曾设计了一种程序控制的通用（D）。
（A）加法器（B）微机（C）大型计算机（D）分析机3. 1939年，美国爱荷华州立大学研制成功了一台大型通用数字电子计算机（D）。
（A）ENIAC （B）Z3 （C）IBM PC （D）ABC4.爱德华•罗伯茨1975年发明了第一台微机（C）。
（A）Apple II （B）IBM PC （C）牛郎星（D）织女星5.1981年IBM公司推出了第一台（B）位个人计算机IBM PC 5150。
（A）8 （B）16 （C）32 （D）646.我国大陆1985年自行研制成功了第一台PC兼容机（C）0520微机。
（A）联想（B）方正（C）长城（D）银河7.摩尔定律指出，微芯片上集成的晶体管数目每（C）个月翻一番。
（A）6 （B）12 （C）18 （D）248.第四代计算机采用大规模和超大规模（B）作为主要电子元件。
（A）微处理器（B）集成电路（C）存储器（D）晶体管9.计算机朝着大型化和（C）化两个方向发展。
（A）科学（B）商业（C）微机（D）实用10.计算机中最重要的核心部件是（A）。
（A）CPU （B）DRAM （C）CD-ROM （D）CRT11.计算机类型大致可以分为：大型计算机、（A）、嵌入式系统三类。
（A）微机（B）服务器（C）工业PC （D）笔记本微机12.大型集群计算机技术是利用许多台单独的（D）组成一个计算机群。
（A）CPU （B）DRAM （C）PC （D）计算机13.（C）系统是将微机或微机核心部件安装在某个专用设备之内。
（A）大型计算机（B）网络（C）嵌入式（D）服务器14.冯结构计算机包括：输入设备、输出设备、存储器、控制器、（B）五大组成部分。
（A）处理器（B）运算器（C）显示器（D）模拟器15.在冯•诺伊曼计算机模型中，存储器是指（A）单元。
大学计算机(第4版) 课本习题答案
十二五规划教材《大学计算机（第4版）》第1章习题答案1.计算机的发展经历了机械式计算机、（B）式计算机和电子计算机三个阶段。
（A）电子管（B）机电（C）晶体管（D）集成电路2.英国数学家巴贝奇曾设计了一种程序控制的通用（D）。
（A）加法器（B）微机（C）大型计算机（D）分析机3. 1939年，美国爱荷华州立大学研制成功了一台大型通用数字电子计算机（D）。
（A）ENIAC （B）Z3 （C）IBM PC （D）ABC4.爱德华·罗伯茨1975年发明了第一台微机（C）。
（A）Apple II （B）IBM PC （C）牛郎星（D）织女星5.1981年IBM公司推出了第一台（B）位个人计算机IBM PC 5150。
（A）8 （B）16 （C）32 （D）646.我国大陆1985年自行研制成功了第一台PC兼容机（C）0520微机。
（A）联想（B）方正（C）长城（D）银河7.摩尔定律指出，微芯片上集成的晶体管数目每（C）个月翻一番。
（A）6 （B）12 （C）18 （D）248.第四代计算机采用大规模和超大规模（B）作为主要电子元件。
（A）微处理器（B）集成电路（C）存储器（D）晶体管9.计算机朝着大型化和（C）化两个方向发展。
（A）科学（B）商业（C）微机（D）实用10.计算机中最重要的核心部件是（A）。
（A）CPU （B）DRAM （C）CD-ROM （D）CRT11.计算机类型大致可以分为：大型计算机、（A）、嵌入式系统三类。
（A）微机（B）服务器（C）工业PC （D）笔记本微机12.大型集群计算机技术是利用许多台单独的（D）组成一个计算机群。
（A）CPU （B）DRAM （C）PC （D）计算机13.（C）系统是将微机或微机核心部件安装在某个专用设备之内。
（A）大型计算机（B）网络（C）嵌入式（D）服务器14.冯结构计算机包括：输入设备、输出设备、存储器、控制器、（B）五大组成部分。
（A）处理器（B）运算器（C）显示器（D）模拟器15.在冯·诺伊曼计算机模型中，存储器是指（A）单元。
计算机组成基本知识课后答案解析第四章庞海波
节 编址，试画出主存字地址和字节地址的分配情况。
答：
存储容量是 64KB 时，按字节编址的寻址范围就是
64KB，则：按字寻址范围 =64K X
8/32=16K 字
按字节编址时的主存地址分配图如下：
字地址 HB—
0 —M
字节地址
2
6
LB
2 7
■ 6552
8
65534 65535
6553 7 .一个容量为 16K X32 位的存储器，其地址线和数据线的总和是多少？当选用下列不同
X8 位
。
分散刷新，刷新间隔 0.2us，死时间为 0.1us，读写周期 0.2us
异步刷新，死时间 0.1us，刷新间隔 7.8125US 。
12. 画出用 1024 X4 位的存储芯片组成一个容量为
64K X8 位的存储器逻辑框图。 要求将
64K 分成 4 个页面，每个页面分 16 组，指出共需多少片存储芯片。
/位排序说明。
速度按顺序越来越慢，容量越来越高和价格 /位越来越低
3 •存储器的层次结构主要体现在什么地方？为什么要分这些层次，计算机如何管理这些层 次？ 答：存储器的层次结构主要体现在 Cache —主存和主存一辅存这两个存储层次上。 Cache —主存层次在存储系统中主要对 CPU 访存起加速作用，即从整体运行的效果分
PROM : 一次性编程的只读存储器。
EPROM :可擦除的可编程只读存储器，用紫外线照射进行擦写。 EEPROM :用电可擦除的可编程只读存储器。
CDROM :只读型光盘
Flash Memory :快擦型存储器，是性能价格比好，可靠性高的可擦写非易失型存储器
2 .计算机中哪些部件可用于存储信息，请按其速度、容量和价格 答： 寄存器、缓存、主存、磁盘、磁带等。
微型计算机原理与接口技术课后习题答案中科大出版社第四版
10000H～1FFFFH 12340H～2233FH 23000H～32FFFH E0000H～EFFFFH AB000H～BAFFFH
18:26:23
18
10.在实模式下对下列CS:IP的组合，求出要 执行的下一条指令的存储器地址。
➢ a) CS:IP=1000H:2000H ➢ b) CS:IP=2000H:1000H ➢ c) CS:IP=1A00H:B000H ➢ d) CS:IP=3456H:AB09H
13.将下列十进制数转换为压缩和非压缩BCD (1)102 (2)44 (3)301 (4)1000 (1)[102]压缩BCD=0000 0001 0000 0010B [102]非压缩BCD=0000 0001 0000 0000 0000 0010B (2)[44]压缩BCD=0100 0100B [44]非压缩BCD=0000 0100 0000 0100B (3)[301]压=0000 0011 0000 0001B [301]非压=0000 0011 0000 0000 0000 0001B (4) [1000]压=0001 0000 0000 0000B [1000]非压=0000 0001 0000 0000 0000 0000 0000 0000B
18:26:23
24
➢ 最大模式可以构成多处理器/协处理器系统，即一个 系统中存在两个以上微处理器，每个处理器执行自 己的程序。系统中所需要的控制信号由总线控制器 8288提供，8086CPU提供信号控制8288，以实现 全局资源分配及总线控制权传递。在两种模式中， CPU的24~31引脚意义不同。
18:26:23
12
➢ 指针和变址寄存器存放的内容是某一段内地址偏移 量，用来形成操作数地址，主要在堆栈操作和变址 运算中使用。
计算机网络第四版参考答案第四章
第四章局域网（P135）1、局域网的主要特点是什么为什么说局域网是一个通信网答：局域网LAN是指在较小的地理范围内，将有限的通信设备互联起来的计算机通信网络。
从功能的角度来看，局域网具有以下几个特点：①共享传输信道。
在局域网中，多个系统连接到一个共享的通信媒体上。
②地理范围有限，用户个数有限。
通常局域网仅为一个单位服务，只在一个相对独立的局部范围内连网，如一座楼或集中的建筑群内。
一般来说，局域网的覆盖范围约为10m～10km内或更大一些。
③传输速率高。
局域网的数据传输速率一般为1～100Mbps，能支持计算机之间的高速通信，所以时延较低。
④误码率低。
因近距离传输，所以误码率很低，一般在10-8～10-11之间。
⑤多采用分布式控制和广播式通信。
在局域网中各站是平等关系而不是主从关系，可以进行广播或组播。
从网络的体系结构和传输控制规程来看，局域网也有自己的特点：①低层协议简单。
在局域网中，由于距离短、时延小、成本低、传输速率高、可靠性高，因此信道利用率已不是人们考虑的主要因素，所以低层协议较简单。
②不单独设立网络层。
局域网的拓扑结构多采用总线型、环型和星型等共享信道，网内一般不需要中间转接，流量控制和路由选择功能大为简化，通常在局域网不单独设立网络层。
因此，局域网的体系结构仅相当与OSI/RM的最低两层。
③采用多种媒体访问控制技术。
由于采用共享广播信道，而信道又可用不同的传输媒体，所以局域网面对的问题是多源、多目的的链路管理。
由此引发出多种媒体访问控制技术。
在OSI的体系结构中，一个通信子网只有最低的三层。
而局域网的体系结构也只有OSI的下三层，没有第四层以上的层次。
所以说局域网只是一种通信网。
3、一个7层楼，每层有一排共15间办公室。
每个办公室的楼上设有一个插座，所有的插座在一个垂直面上构成一个正方形栅格组成的网的结点。
设任意两个插座之间都允许连上电缆（垂直、水平、斜线……均可）。
现要用电缆将它们连成（1）集线器在中央的星形网；（2）总线式以太网。
计算机组成与设计硬件软件接口--课后习题答案
2.8 We can use the method in Exercise 2.7, but the execution time is the sum of the two execution times.
54
Instructors Manual for Computer Organization and Design
1.52 Yield = (---1----+-----D-----e---f--e---c--t--s----p----e---r----a--1-r--e---a----´-----D-----i-e-----a---r--e---a----¤---2---)---2-
微机原理和接口技术[第四版]课后习题答案解析
![微机原理和接口技术[第四版]课后习题答案解析](https://img.taocdn.com/s3/m/af980da768dc5022aaea998fcc22bcd126ff422b.png)
第1章 微型计算机系统〔习题1.11.1〕简答题〕简答题（2）总线信号分成哪三组信号？ （3）PC 机主存采用DRAM 组成还是SRAM 组成？（5）ROM-BIOS 是什么？（6）中断是什么？（9）处理器的“取指－译码－执行周期”是指什么？〔解答〕 ② 总线信号分成三组，分别是数据总线、地址总线和控制总线。
③ PC 机主存采用DRAM 组成。
⑤ ROM-BIOS 是“基本输入输出系统”，操作系统通过对BIOS 的调用驱动各硬件设备，用户也可以在应用程序中调用BIOS 中的许多功能。
⑥ 中断是CPU 正常执行程序的流程被某种原因打断、并暂时停止，转向执行事先安排好的一段处理程序，待该处理程序结束后仍返回被中断的指令继续执行的过程。
⑨ 指令的处理过程。
处理器的“取指—译码—执行周期” 是指处理器从主存储器读取指令（简称取指），翻译指令代码的功能（简称译码），然后执行指令所规定的操作（简称执行）的过程。
〔习题1.31.3〕填空题〕填空题（2）Intel 8086支持支持_________________________________容量主存空间，容量主存空间，容量主存空间，8048680486支持支持______________________容量主存空间。
（3）二进制16位共有位共有_________________________________个编码组合，如果一位对应处理器一个个编码组合，如果一位对应处理器一个地址信号，地址信号，1616位地址信号共能寻址位地址信号共能寻址_________________________________容量主存空间。
容量主存空间。
（9）最初由）最初由 公司采用公司采用Intel 8088处理器和（处理器和（ ）操作系统推出）操作系统推出PC 机。
② 1MB 1MB，，4GB③ 216，64KB（（9）IBM,DOS〔习题1.41.4〕说明微型计算机系统的硬件组成及各部分作用。
计算机组成原理第四版课后题答案三,四章
第三章1．有一个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？（3）需要多少位地址作芯片选择？解：（1）∵ 220= 1M，∴该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片）（3）需要1位地址作为芯片选择。
2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用256K×16位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：（1）每个模块板为1024K×64位，共需几个模块板？（2）个模块板内共有多少DRAM芯片?（3）主存共需多少DRAM芯片? CPU如何选择各模块板？解：(1). 共需模块板数为m：m=÷=64 (块)(2). 每个模块板内有DRAM芯片数为n:n=(/) ×(64/16)=16 (片)(3) 主存共需DRAM芯片为：16×64=1024 (片)每个模块板有16片DRAM芯片，容量为1024K×64位，需20根地址线(A19~A0)完成模块板内存储单元寻址。
一共有64块模块板，采用6根高位地址线(A25~A20)，通过6：64译码器译码产生片选信号对各模块板进行选择。
3．用16K×8位的DRAM芯片组成64K×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。
试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：（1）组成64K×32位存储器需存储芯片数为N=（64K/16K）×（32位/8位）=16（片）每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号，逻辑框图如下所示：（2）依题意，采用异步刷新方式较合理，可满足CPU在1μS内至少访问内存一次的要求。
计算机网络第四版（课后练习+答案）
计算机⽹络第四版（课后练习+答案）第 1 章概述1.假设你已经将你的狗Berníe 训练成可以携带⼀箱3 盒8mm 的磁带，⽽不是⼀⼩瓶内哇地. (当你的磁盘满了的时候，你可能会认为这是⼀次紧急事件。
)每盒磁带的窑最为7GB 字节;⽆论你在哪⾥，狗跑向你的速度是18km/h 。
请问，在什么距离范围内Berníe的数据传输速率会超过⼀条数据速率为150Mbps的传输线?答：狗能携带21千兆字节或者168千兆位的数据。
18 公⾥/⼩时的速度等于0.005 公⾥/秒，⾛过x公⾥的时间为x / 0.005 = 200x 秒，产⽣的数据传输速度为168/200x Gbps或者840 /x Mbps。
因此，与通信线路相⽐较，若x<5.6 公⾥，狗有更⾼的速度。
6. ⼀个客户·服务器系统使⽤了卫星⽹络，卫星的⾼度为40 000km. 在对⼀个请求进⾏响应的时候，最佳情形下的延迟是什么?答：由于请求和应答都必须通过卫星，因此传输总路径长度为160,000千⽶。
在空⽓和真空中的光速为300，000 公⾥/秒，因此最佳的传播延迟为160,000/300，000秒，约533 msec。
9.在⼀个集中式的⼆叉树上，有2n-1 个路出器相互连接起来:每个树节点上都布⼀个路由器。
路由器i 为了与路由器j 进⾏通信，它要给树的根发送⼀条消息。
然后树根将消息送下来给j 。
假设所有的路由器对都是等概率出现的，请推导出当n很⼤时，每条消息的平均跳数的⼀个近似表达式。
答：这意味着，从路由器到路由器的路径长度相当于路由器到根的两倍。
若在树中，根深度为1，深度为n，从根到第n层需要n-1跳，在该层的路由器为0.50。
从根到n-1 层的路径有router的0.25和n-2跳步。
因此，路径长度l为：18.OSI 的哪⼀层分别处理以下问题？答：把传输的⽐特流划分为帧——数据链路层决定使⽤哪条路径通过⼦⽹——⽹络层.28.⼀幅图像的分辨率为1024X 768 像素，每个像素⽤3 字节来表⽰。
1-3-4-5计算机组成原理课后习题答案
第一章计算机系统概论习题答案1、答：计算机系统由硬件和软件两大部分组成。
硬件即指计算机的实体部分，它由看得见摸的着的各种电子元器件，各类光电、机设备的实物组成，如主机、外设等。
软件时看不见摸不着的，由人们事先编制成具有各类特殊功能的信息组成，用来充分发挥硬件功能，提高机器工作效率，便于人们使用机器，指挥整个计算机硬件系统工作的程序集合。
软件和硬件都很重要。
2、答：从计算机系统的层次结构来看，它通常可有五个以上的不同级组成，每一个上都能进行程序设计。
由下至上可排序为：第一级微程序机器级，微指令由硬件直接执行；第二级传统机器级，用微程序解释机器指令；第三级操作系统级，一般用机器语言程序解释作业控制语句；第四级汇编语言机器级，这一级由汇编程序支持和执行；第五级高级语言机器级，采用高级语言，由各种高级语言编译程序支持和执行，还可以有第六级应用语言机器级，采用各种面向问题的应用语言。
3、答：机器语言由0、1代码组成，是机器能识别的一种语言。
汇编语言是面向机器的语言，它由一些特殊的符号表示指令，高级语言是面向用户的语言，它是一种接近于数学的语言，直观，通用，与具体机器无关。
4、答：计算机组成是指如何实现计算机体系结构所体现的属性，它包含了许多对程序员来说是透明的硬件细节。
计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，即概念性的结构与功能特性，通常是指用机器语言编程的程序员所看到的传统机器的属性，包括指令集、数据类型、存储器寻址技术、I/O机理等等，大都属于抽象的属性。
5、答：特点是：(1) 计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成(2) 指令和数据以同等的地位存放于存储器内，并可以按地址寻访(3) 指令和数据均可以用二进制代码表示(4) 指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数所在存储器中的位置(5) 指令在存储器内按顺序存放。
通常，指令是顺序执行的，在特定情况下，可根据运算结果或根据设定的条件改变执行顺序(6) 机器以运算器为中心，输入输出设备与存储器的数据传送通过运算器。
计算机组成与设计第四版答案
计算机组成与设计第四版答案【篇一：计算机组成原理课后习题答案(白中英第四版)】算机可分为专用计算机和通用计算机，是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。
2．冯诺依曼型计算机主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备3．存储器所有存储单元的总数称为存储器的存储容量。
每个存储单元都有编号，称为单元地址。
如果某字代表要处理的数据，称为数据字。
如果某字为一条指令，称为指令字。
4．每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序。
5．指令和数据的区分：取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是指令流。
6．半导体存储器称为内存，存储容量更大的磁盘存储器和光盘存储器称为外存，内存和外存共同用来保存二进制数据。
运算器和控制器合在一起称为中央处理器，简称cpu，它用来控制计算机及进行算术逻辑运算。
适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调地工作。
7．从第一至五级分别为微程序设计级、一般机器级、操作系统级、汇编语言级、高级语言级。
采用这种用一系列的级来组成计算机的概念和技术，对了解计算机如何组成提供了一种好的结构和体制。
而且用这种分级的观点来设计计算机，对保证产生一个良好的系统结构也是很有帮助的。
8．因为任何操作可以由软件来实现，也可以由硬件来实现；任何指令的执行可以由硬件完成，也可以由软件来完成。
实现这种转化的媒介是软件与硬件的逻辑等价性。
9．计算机的性能指标：吞吐量、响应时间、利用率、处理机字长、总线宽度、存储器容量、存储器带宽、主频/时钟周期、cpu执行时间、cpi、mips、mflops.第二章2．[x]补 = a0. a1a2?a6解法一、（1）若a0 = 0, 则x 0, 也满足x -0.5此时a1→a6可任意（2）若a0 = 1, 则x = 0, 要满足x -0.5, 需a1 = 1即a0 = 1, a1 = 1, a2→a6有一个不为0解法二、-0.5 = -0.1(2) = -0.100000 = 1, 100000（1）若x = 0, 则a0 = 0, a1→a6任意即可[x]补 = x = a0. a1a2?a6（2）若x 0, 则x -0.5只需-x 0.5, -x 0[x]补 = -x, [0.5]补 = 01000000即[-x]补 01000000a0*a1*a2?a6?1?01000000a0*a1*a2?a6?00111111a0a1a2?a6?11000000即a0a1 = 11, a2→a6不全为0或至少有一个为1（但不是“其余取0”）3．字长32位浮点数，阶码10位，用移码表示，尾数22位，用补码表示，基为2（1）最大的数的二进制表示e = 111111111ms = 0, m = 11?1（全1）表示为： 11?1 011?110个21个即：229?1?(1?2?21)（2）最小的二进制数e = 111111111ms = 1, m = 00?0（全0）（注意：用10….0来表示尾数－1）表示为： 11?1 100?010个21个即：229?1?(?1)（3）规格化范围正最大e = 11?1， m = 11?1， ms = 010个 21个即：229?1?(1?2?21)正最小， ms = 010个20个即：2?29?2?1负最大 ms = 110个 20个（最接近0的负数）即：?2?29?(2?1?2?21)负最小e = 11?1， m = 00?0， ms =110个 21个即：229?1?(?1)??2511规格化所表示的范围用集合表示为：[2?29?2?1 ,229?1?(1?2?21)]?[229?1?(?1)??2511,?2?29?(2?1?2?21)]（4）最接近于0的正规格化数、负规格化数（由上题可得出）正规格化数 e = 00?0， m = 100?0， ms = 010个 20个2?29?2?1负规格化数 e = 00?0， m = 011?1， ms = 110个 20个?2?29?(2?1?2?21)4（1） 27?0.011011?0.11011?2?164阶补码： 1 11尾数补码： 0 1101 1000机器数： 1110 1101 1000（2） ?2764??0.01101?1?0.11011?02?1阶补码： 1 11尾数补码： 1 0010 1000机器数： 1110 0010 10005．（1）x+y = 0.11110无溢出x+y = 0.00110无溢出（3）x = -0.10110x+y = -0.10111无溢出6．（1）x = 0.11011溢出（2）x = 0.10111x-y = -0.00100无溢出（3）x = 0.11011溢出7．（1）原码阵列x = 0.11011, y = -0.11111符号位:x0⊕y0 = 0⊕1 = 1[x]原 = 11011, [y]原 = 11111[x*y][x*y]补 = 1,00101,11011（直接补码阵列不要求）带求补器的补码阵列[x]补 = 0 11011, [y]补 = 1 00001乘积符号位单独运算0⊕1＝1尾数部分算前求补输出│x│＝11011，│y│＝11111(2) 原码阵列x = -0.11111, y = -0.11011符号位:x0⊕y0 = 1⊕1 = 0[x]补 = 11111, [y]补 = 11011[x*y]补 = 0,11010,00101直接补码阵列[x*y]补 = 0,11010,00101（直接补码阵列不要求）带求补器的补码阵列【篇二：计算机组成原理课后答案第四章_庞海波】>1．解释下列概念主存、辅存、 cache、 ram、 sram、 dram、rom、 prom、 eprom、 eeprom、 cdrom、 flash memory 答：主存：与 cpu 直接交换信息，用来存放数据和程序的存储器。
计算机组成与设计硬件软件接口-第四版-课后题答案
1SolutionsSolution 1.11.1.1 Computer used to run large problems and usually accessed via a network: 5 supercomputers1.1.2 1015or 250bytes: 7 petabyte1.1.3 Computer composed of hundreds to thousands of processors and terabytes of memory: 3 servers1.1.4 Today’s science fiction application that probably will be available in nearfuture: 1 virtual worlds1.1.5 A kind of memory called random access memory: 12 RAM1.1.6 Part of a computer called central processor unit: 13 CPU1.1.7 Thousands of processors forming a large cluster: 8 datacenters1.1.8 A microprocessor containing several processors in the same chip: 10 multi-core processors1.1.9 Desktop computer without screen or keyboard usually accessed via a net-work: 4 low-end servers1.1.10 Currently the largest class of computer that runs one application or one set of related applications: 9 embedded computers1.1.11 Special language used to describe hardware components: 11 VHDL1.1.12 Personal computer delivering good performance to single users at low cost: 2 desktop computers1.1.13 Program that translates statements in high-level language to assemblyl anguage: 15 compilerS2 Chapter 1 Solutions1.1.14 Program that translates symbolic instructions to binary instructions: 21 assembler1.1.15 High-level language for business data processing: 25 cobol1.1.16 Binary language that the processor can understand: 19 machine language1.1.17 Commands that the processors understand: 17 instruction c computation: 26 fortran1.1.18 High-level language for scientifi1.1.19 Symbolic representation of machine instructions: 18 assembly language1.1.20 Interface between user’s program and hardware providing a variety of s ervices and supervision functions: 14 operating system1.1.21 Software/programs developed by the users: 24 application software1.1.22 Binary digit (value 0 or 1): 16 bit1.1.23 Software layer between the application software and the hardware that includes the operating system and the compilers: 23 system software1.1.24 High-level language used to write application and system software: 20 C1.1.25 Portable language composed of words and algebraic expressions that must be translated into assembly language before run in a computer: 22 high-level l anguage1.1.26 1012 or 240 bytes: 6 terabyteSolution 1.24 bytes/pixel. 1280 × 800 pixels= 1,024,000 1,024,000 24 bits/pixel= 4 bytes/pixel. 1280 1.2.1 8 bits × 3 colors= 24 bits/pixel 4 Mbytes).4,096,000 bytes (approx 4 Mbytes).pixels. 1,024,000 pixels ×× 4 bytes/pixel= 4,096,000 bytes (approx500 frames.2000 Mbytes/4 Mbytes= 500 frames.1.2.2 2 GB= 2000 Mbytes. No. frames2000 Mbytes. No. frames= 2000 Mbytes/4 Mbytes125 Mbytes/1.2.3 Network speed: 1 gigabit network==> 1 gigabit/per second= 125 Mbytes/0.256/125=second. File size: 256 Kbytes= 0.256 Mbytes. Time for 0.256 Mbytes0.256 Mbytes. Time for 0.256 Mbytes= 0.256/1252.048 ms.Chapter 1 Solutions S31.2.4 2 microseconds from cache ==> 20 microseconds from DRAM. 20 micro-seconds from DRAM ==> 2 seconds from magnetic disk. 20 microseconds from DRAM ==> 2 ms from fl ash memory.Solution 1.31.3.1 P2 has the highest performanceperformance of P1 (instructions/sec) = 2 2 × 109/1.5 = 1.33 1.33 × 109performance of P2 (instructions/sec) = 1.5 1.5 × 109/1.0 = 1.5 1.5 × 109performance of P3 (instructions/sec) = 3 3 × 109/2.5 = 1.2 1.2 × 1091.3.2 No. cycles = t ime time × clock rate cycles(P1) = 10 10 × 2 × 109 = 20 20 × 109 s cycles(P2) = 10 10 × 1.5 × 109 = 15 15 × 109 s cycles(P3) = 10 10 × 3 × 109 = 30 30 × 109 stime = (No. (No. instr. × × CPI)/clock rate, then No. instructions = N o. No. cycles/CPI instructions(P1) = 20 20 × 109/1.5 = 13.33 13.33 × 109instructions(P2) = 15 15 × 109/1 = 15 15 × 109instructions(P3) = 30 30 × 109/2.5 = 12 12 × 1091.3.3 time new = t ime time old × 0.7 = 7 7 s CPI = C PI CPI × 1.2, then CPI(P1) = 1.8, 1.8, CPI(P2) = 1.2, 1.2, CPI(P3) = 3ƒ = N o. No. instr. × × CPI/time, then ƒ(P1) = 13.33 13.33 × 109 × 1.8/7 =3.42 3.42 GHz ƒ(P2) = 15 15 × 109× 1.2/7 = 2.57 2.57 GHz ƒ(P3) = 12 12 × 109 × 3/7 =5.14 5.14 GHz 1.3.4 IPC = 1/CPI 1/CPI = N o. No. instr./(time × × clock rate)IPC(P1) = 1.421.42IPC(P2) = 2IPC(P3) = 3.333.331.3.5 Time new /Time old = 7/107/10 = 0.7. 0.7. So ƒnew = ƒold /0.7 = 1.5 1.5 GHz/0.7 = 2.14 2.14 GHz.1.3.6 Time new /Time old = 9/109/10 = 0.9.0.9.So Instructions new =I nstructions Instructions old × 0.9 = 30 30 × 109 × 0.9 = 27 27 × 109.S4Chapter 1 SolutionsSolution 1.41.4.1 P2Class A: 105instr.Class B: 2 × 105instr.Class C: 5 × 105instr.Class D: 2 × 105instr.No. instr. ×× CPI/clock rateTime= N o.0.66 × 10−4P1: Time class A= 0.662.66 × 10−4Time class B= 2.66Time class C= 1010 × 10−45.33 × 10−4Time class D= 5.3318.65 × 10−4Total time P1= 18.65P2:Time class A= 1010−4Time class B= 22 × 10−4Time class C= 55 × 10−4Time class D= 33 × 10−411 × 10−4Total time P2= 11time × clock rate/No. instr.1.4.2 CPI= t ime18.65 × 10−4× 1.5 × 109/106= 2.79CPI(P1)= 18.652.7911 × 10−4× 2 × 109/106= 2.2CPI(P2)= 112.21.4.328 × 105clock cycles(P1)= 10105× 1 +2 ×× 105× 2 +5 ×× 105× 3 +2 ×× 105× 4= 2822 × 105clock cycles(P2)= 10105× 2 +2 ×× 105× 2 +5 ×× 105× 2 +2 ×× 105× 3= 221.4.4–9= 675 ns(500 × 1 + 50 × 5 + 100 × 5 + 50 × 2) × 0.5 × 10time × clock rate/No. instr.1.4.5 CPI= t imeCPI=675 ×10–9×2 ×109/700=1.921.4.6–9= 550 nsTime = (500 × 1 + 50 × 5 + 50 × 5 + 50 × 2) × 0.5 × 10Speed-up = 675 ns/550 ns = 1.22CPI = 550 × 10–9× 2 × 109/700 = 1.57Chapter 1 Solutions S5Solution 1.51.5.1a. 1G, 0.75G inst/sb. 1G, 1.5G inst/s1.5.2a. P2 is 1.33 times faster than P1b. P1 is 1.03 times faster than P21.5.3a. P2 is 1.31 times faster than P1b. P1 is 1.00 times faster than P21.5.4a. 2.05 µsb. 1.93 µs1.5.5a. 0.71 µsb. 0.86 µs1.5.6a. 1.30 times fasterb. 1.40 times fasterSolution 1.61.6.1Compiler A CPI Compiler B CPIa. 1.00 1.17b. 0.800.58S6Chapter 1 Solutions1.6.2a. 0.86b. 1.371.6.3Compiler A speed-up Compiler B speed-upa. 1.52 1.77b. 1.210.881.6.4P1 peak P2 peaka. 4G Inst/s3G Inst/sb. 4G Inst/s3G Inst/s1.6.5 Speed-up, P1 versus P2:a. 0.967105263b. 0.7302631581.6.6a. 6.204081633b. 8.216216216Solution 1.71.7.1Geometric mean clock rate ratio= (1.28 × 1.56 × 2.64 × 3.03 × 10.00 × 1.80 ×0.74)1/7= 2.152.15(1.24 × 1.20 × 2.06 × 2.88 × 2.59 × 1.37 × 0.92)1/7=Geometric mean power ratio= (1.241.621.7.2Largest clock rate ratio= 2000 MHz/200 MHz= 10 (Pentium Pro to Pentium 4Willamette)2.88 (Pentium to Pentium Pro)29.1 W/10.1 W= 2.88Largest power ratio= 29.1Chapter 1 Solutions S71.7.3Clock rate: 2.667 × 109/12.5 × 106= 212.8212.8Power: 95 W/3.3 W =28.7828.781.7.4 C = P /V P/V 2× clockrate 80286: C = 0.0105 0.0105 × 10−680386: C = 0.01025 0.01025 × 10−680486: C = 0.00784 0.00784 × 10−6Pentium: C = 0.00612 0.00612 × 10−6Pentium Pro: C = 0.0133 0.0133 × 10−6Pentium 4 Willamette: C = 0.0122 0.0122 × 10−6Pentium 4 Prescott: C = 0.00183 0.00183 × 10−6Core 2:C = 0.0294 0.0294 × 10−61.7.5 3.3/1.75 = 1.78 1.78 (Pentium Pro to Pentium 4 Willamette)1.7.6Pentium to Pentium Pro: 3.3/5 =0.660.66Pentium Pro to Pentium 4 Willamette: 1.75/3.3 =0.530.53Pentium 4 Willamette to Pentium 4 Prescott: 1.25/1.75 = 0.710.71Pentium 4 Prescott to Core 2: 1.1/1.25 = 0.880.88Geometric mean =0.680.68Solution 1.81.8.1 Power 1 = V 2 × clock rate × × C. Power 2 = 0.9 0.9 Power 1C 2/C 1 = 0.9 × 52 × 0.5 × 109/3.32 × 1 × 109 = 1.031.8.2 Power 2/Power 1 = V 22 × clock rate 2/V 12 × clock rate 1Power 2/Power 1 = 0.87 => Reduction of 13%1.8.3Power 2 = V 22 × 1 × 109 × 0.8 × C 1 = 0.6 × Power 1Power 1 = 52 × 0.5 × 109× C 1V 22 × 1 × 109 × 0.8 × C 1 = 0.6 × 52 × 0.5 × 109 × C 1V 2 = ( (0.6 × 52 × 0.5 × 109)/(1 × 109 × 0.8) )1/2 = 3.06 VS8 Chapter 1 Solutions1.8.4 Power new = 1 × C old × V 2old /(2−1/4)2 × clock rate × 21/2 = Power old . Thus, power scales by 1.1.8.5 1/2−1/2 = 21/21.8.6 Voltage = 1.1 1.1 × 1/2−1/4 = 0.92 0.92 V . Clock rate =2.6672.667 × 21/2 =3.771 3.771 GHz Solution 1.91.9.1a. 1/49 × 100 = 2%b.45/120 × 100 = 37.5%1.9.2a. I leak = 1/3.3 = 0.3b.I leak = 45/1.1 = 40.91.9.3a. Power st /Power dyn = 1/49 = 0.02b.Power st /Power dyn = 45/57 = 0.61.9.4 Power st /Power dyn = 0.60.6 => Power st =0.6 0.6 × Power dyn a. Power st = 0.6 × 40 W = 24 W b.Power st = 0.6 × 30 W = 18 W1.9.5a. I lk = 24/0.8 = 30 Ab.I lk = 18/0.8 = 22.5 AChapter 1 Solutions S91.9.6Power st at 1.0 V I lk at 1.0 V Power st at 1.2 V I lk at 1.2 V Largera. 119 W119 A136 W113.3 A Iat 1.0 Vlkb. 93.5 W93.5 A110.5 W92.1 A Iat 1.0 VlkSolution 1.101.10.1a.Processors Instructions per processor Total instructions14096409622048409641024409685124096b.Processors Instructions per processor Total instructions1409640962227845564146458568113290561.10.2a.Processors Execution time (µs)1 4.0962 2.0484 1.02480.512b.Processors Execution time (µs)1 4.0962 3.2034 3.1648 3.582S10Chapter 1 Solutions1.10.3a.Processors Execution time (µs)1 5.3762 2.6884 1.34480.672b.Processors Execution time (µs)1 5.3762 3.8784 3.5648 3.8821.10.4a.Cores Execution time (s) @ 3 GHz1 4.002 2.174 1.2580.75b.Cores Execution time (s) @ 3 GHz1 4.002 2.004 1.0080.50Chapter 1 Solutions S11 1.10.5a.Cores Power (W) per core@ 3 GHzPower (W) per core@ 500 MHzPower (W)@ 3 GHzPower (W)@ 500 MHz1150.625150.625 2150.62530 1.25 4150.62560 2.5 8150.6251205b.Cores Power (W) per core@ 3 GHzPower (W) per core@ 500 MHzPower (W)@ 3 GHzPower (W)@ 500 MHz1150.625150.6252150.62530 1.254150.62560 2.58150.62512051.10.6a.Processors Energy (J) @ 3 GHz Energy (J) @ 500 MHz1601526516.2547518.7589022.5b.Processors Energy (J) @ 3 GHz Energy (J) @ 500 MHz16015260154601586015S12Chapter 1 SolutionsSolution 1.1121.11.1 Wafer area= π× (d/2)a. Wafer area=π×7.52=176.7 cm2b. Wafer area=π×12.52=490.9 cm2wafer area/dies per waferDie area= w afer2a. Die area = 176.7/90 = 1.96 cm2b. Die area = 490.9/140 = 3.51 cm1/(1 +(defect per area × die area)/2)2Yield= 1/(1a. Yield = 0.97b. Yield = 0.92cost per wafer/(dies per wafer × yield)1.11.2 Cost per die= c osta. Cost per die = 0.12b. Cost per die = 0.161.11.3a. Dies per wafer = 1.1 × 90 = 992Defects per area = 1.15 × 0.018 = 0.021 defects/cm2Die area = wafer area/Dies per wafer = 176.7/99 = 1.78 cmYield = 0.97b. Dies per wafer = 1.1 × 140 = 1542Defects per area = 1.15 × 0.024 = 0.028 defects/cm2Die area = wafer area/Dies per wafer = 490.9/154 = 3.19 cmYield = 0.931/(1 +(defect per area × die area)/2)21.11.4 Yield= 1/(1(2/die area)(y−1/2−1)Then defect per area= (2/dieReplacing values for T1 and T2 we getT1: defects per area= 0.000850.00085 defects/mm2= 0.0850.085 defects/cm20.00060 defects/mm2= 0.060T2: defects per area= 0.000600.060 defects/cm20.00043 defects/mm2= 0.043T3: defects per area= 0.000430.043 defects/cm20.00026 defects/mm2= 0.026T4: defects per area= 0.000260.026 defects/cm21.11.5 no solution providedChapter 1 Solutions S13Solution 1.12clock rate ×× CPU time/instr. count1.12.1 CPI= c lock1/cycle time= 33 GHzclock rate= 1/cyclea. CPI(pearl) = 3 × 109× 500/2118 × 109= 0.7b. CPI(mcf) = 3 × 109× 1200/336 × 109= 10.7ref. time/execution time.1.12.2 SPECratio= r ef.a. SPECratio(pearl) = 9770/500 = 19.54b. SPECratio(mcf) = 9120/1200 = 7.61.12.3(19.54 × 7.6)1/2= 12.19No. instr. ×× CPI/clock rate1.12.4 CPU time= N o.If CPI and clock rate do not change, the CPU time increase is equal to the increasein the number of instructions, that is, 10%.No.instr. × CPI/clock rate1.12.5 CPU time(before)= N o.1.1 × No. instr. ×× 1.05 × CPI/clock rateCPU time(after)= 1.1CPU times(after)/CPU time(before)= 1.1 × 1.05= 1.155.Thus, CPU time isincreased by 15.5%reference time/CPU time1.12.6 SPECratio= r eferenceSPECratio(after)/SPECratio(before)= CPU time(before)/CPU time(after)=1/1.1555= 0.86.0.86. That, the SPECratio is decreased by 14%.Solution 1.13(CPU time ×× clock rate)/No. instr.1.13.1 CPI= (CPU9/(0.85 × 2118 × 109) = 0.99a. CPI = 450 × 4 × 109/(0.85 × 336 × 109) = 16.10b. CPI = 1150 × 4 × 10S14 Chapter 1 Solutions1.13.2 Clock rate ratio = 4 4 GHz/3 GHz =1.33.1.33. a.CPI @ 4 GHz = 0.99, CPI @ 3 GHz = 0.7, ratio = 1.41b.CPI @ 4 GHz = 16.1, CPI @ 3 GHz = 10.7, ratio = 1.50They are different because although the number of instructions has been reduced by 15%, the CPU time has been reduced by a lower percentage.1.13.3a. 450/500 = 0.90. CPU time reduction: 10%.b.1150/1200 = 0.958. CPU time reduction: 4.2%.1.13.4 No. instr. = C PU CPU time × × clock rate/CPI.a. No. instr. = 820 × 0.9 × 4 × 109/0.96 = 3075 × 109b.No. instr. = 580 × 0.9 × 4 × 109/2.94 = 710 × 1091.13.5 Clock rate = N o. No. instr. × × CPI/CPU time.Clock rate new = N o. No. instr. × × CPI/0.9 × CPU time= 1/0.9 1/0.9 clock rate o ld old = 3.33 3.33 GHz.1.13.6 Clock rate = N o. No. instr. × × CPI/CPU time.Clock rate new = N o. No. instr. × × 0.85 × CPI/0.80 CPU time = 0.85/0.80 0.85/0.80 clock rate old =3.18 GHz.Solution 1.141.14.1 No. instr. =10106T cpu (P1) = 106 × 1.25/4 × 109 = 0.315 × 10–3s T cpu (P2) = 106 × 0.75/3 × 109 = 0.25 × 10–3 sclock rate(P1) > clock rate(P2), but performance(P1) < performance(P2)1.14.2P1: 106 instructions, T cpu(P1) = 0.315 × 10–3 s P2: T cpu (P2) = N × 0.75/3 × 109 then N = 1.26 × 106Chapter 1 Solutions S151.14.3 MIPS = C lock Clock rate × × 10−6/CPIMIPS(P1) = 4 × 109 × 10–6/1.25 = 3200MIPS(P2) = 3 × 109 × 10–6/0.75 = 4000MIPS(P1) < MIPS(P2), performance(P1) < performance(P2) in this case (from 1.14.1)1.14.4a.FP op = 106 × 0.4 = 4 × 105, clock cyles fp = CPI × No. FP instr. = 4 × 105T fp = 4 × 105 × 0.33 × 10–9 = 1.32 × 10–4 then MFLOPS = 3.03 × 103b.FP op = 3 × 106 × 0.4 = 1.2 × 106, clock cyles fp = CPI × No. FP instr. = 0.70 × 1.2 × 106T fp = 0.84 × 106 × 0.33 × 10–9 = 2.77 × 10–4 then MFLOPS = 4.33 × 1031.14.5 CPU clock cycles = FP cycles + CPI(L/S) × No. instr. (L/S) + CPI(Branch) × × No. instr. (Branch)a.5 × 105 L/S instr., 4 × 105 FP instr. and 105 Branch instr.CPU clock cycles = 4 × 105 + 0.75 × 5 × 105 + 1.5 × 105 = 9.25 × 105T cpu = 9.25 × 105 × 0.33 × 10–9 = 3.05 × 10–4MIPS = 106/(3.05 × 10–4 × 106) = 3.2 × 103b.1.2 × 106 L/S instr., 1.2 × 106 FP instr. and 0.6 × 106 Branch instr.CPU clock cycles = 0.84 × 106 + 1.25 × 1.2 × 106 + 1.25 × 0.6 × 106 = 3.09 × 106T cpu = 3.09 × 106 × 0.33 × 10–9 = 1.01 × 10–3MIPS = 3 × 106/(1.01 × 10–3 × 106) = 2.97 × 1031.14.6a. performance = 1/T cpu = 3.2 × 103b.performance = 1/T cpu = 9.9 × 102The second program has the higher performance and the higher MFLOPS fi gure, but the fi rst program has the higher MIPS figure.Solution 1.151.15.1a. T fp = 35 × 0.8 = 28 s, T p1 = 28 + 85 + 50 + 30 = 193 s. Reduction: 3.5%b.T fp= 50 × 0.8 = 40 s, T p4= 40 + 80 + 50 + 30 = 200 s. Reduction: 4.7%S16Chapter 1 Solutions1.15.2a. T p1= 200 × 0.8 = 160 s, Tfp+ T l/s+ T branch= 115 s, T int= 45 s. Reduction time INT: 47%+ T l/s+ T branch= 130 s, T int= 38 s. Reduction time INT: 52.4%b. T p4= 210 × 0.8 = 168 s, Tfp1.15.3+ T int+ T l/s= 170 s. NOa. T p1= 200 × 0.8 = 160 s, Tfp+ T int+ T l/s= 180 s. NOb. T p4= 210 × 0.8 = 168 s, Tfp1.15.4Clock cyles= CPI fp× No. FP instr. +CPI int× No. INT instr. +CPI l/s× No. L/Sinstr. +CPI branch× No. branch instr.T cpu= c lockclock cycles/2 ×× 109clock cycles/clock rate= c lock= 4.096 sa. 1 processor: clock cycles = 8192; Tcpu= 0.512 sb. 8 processors: clock cycles = 1024; TcpuTo half the number of clock cycles by improving the CPI of FP instructions:CPI improved fp× No. FP instr. +CPI int× No. INT instr. +CPI l/s× No. L/S instr. +clock cycles/2CPI branch× No. branch instr.= c lockCPI improved fp= (clock(clock cycles/2 −(CPI int× No. INT instr. +CPI l/s× No. L/S instr. +CPI branch× No. branch instr.))/No. FP instr.a. 1 processor: CPI= (4096 – 7632)/560 < 0 ==> not possibleimproved fpb. 8 processors: CPI i mprovedimproved fp= (512 – 944)/80 < 0 ==> not possible1.15.5 Using the clock cycle data from 1.15.4:To half the number of clock cycles improving the CPI of L/S instructions:CPI fp× No. FP instr. +CPI int× No. INT instr. +CPI improved l/s× No. L/S instr. +clock cycles/2CPI branch× No. branch instr.= c lockCPI improved l/s= (clock(clock cycles/2 −(CPI fp× No. FP instr. +CPI int× No. INT instr. +CPI branch× No. branch instr.))/No. L/S instr.Chapter 1 Solutions S17 a. 1 processor: CPI= (4096 – 3072)/1280 = 0.8improved l/sb. 8 processors: CPI= (512 – 384)/160 = 0.8improved l/s1.15.6Clock cyles= CPI fp× No. FP instr. +CPI int× No. INT instr. +CPI l/s× No. L/S instr. +CPI branch× No. branch instr.T cpu= c lockclock cycles/2 ×× 109clock cycles/clock rate= c lockCPI int= 0.60.6; CPI l/s= 0.70.7 ×2.8; CPI branch= 0.70.7 × 4= 2.8;0.6 × 1= 0.6;0.6; CPI fp= 0.60.6 × 1= 0.6;1.42= 1.4a. 1 processor: T cpu(before improv.) = 4.096 s; T cpu(after improv.) = 2.739 sb. 8 processors: T cpu(before improv.) = 0.512 s; T cpu(after improv.) = 0.342 sSolution 1.161.16.1 Without reduction in any routine:a. total time 2 proc = 185 nsb. total time 16 proc = 34 nsReducing time in routines A, C and E:a. 2 proc: T(A) = 17 ns, T(C) = 8.5 ns, T(E) = 4.1 ns, total time = 179.6 ns ==> reduction = 2.9%b. 16 proc: T(A) = 3.4 ns, T(C) = 1.7 ns, T(E) = 1.7 ns, total time = 32.8 ns ==> reduction = 3.5%1.16.2a. 2 proc: T(B) = 72 ns, total time = 177 ns ==> reduction = 4.3%b. 16 proc: T(B) = 12.6 ns, total time = 32.6 ns ==> reduction = 4.1%1.16.3a. 2 proc: T(D) = 63 ns, total time = 178 ns ==> reduction = 3.7%b. 16 proc: T(D) = 10.8 ns, total time = 32.8 ns ==> reduction = 3.5%21764960.55 1.18 8490.51 1.31 16300.61 1.29 32140.47 1.05 64 6.50.46 1.13=== = =。
计算机组织与系统结构第四章习题答案.
第 4 章 习 题 答 案3. 已知某机主存空间大小为64KB ，按字节编址。
要求： （1）若用1K×4位的SRAM 芯片构成该主存储器，需要多少个芯片？ （2）主存地址共多少位？几位用于选片？几位用于片内选址？ （3）画出该存储器的逻辑框图。
参考答案： （1）64KB / 1K×4位 = 64×2 = 128片。
（2）因为是按字节编址，所以主存地址共16位，6位选片，10位片内选址。
（3）显然，位方向上扩展了2倍，字方向扩展了64倍。
下图中片选信号CS 为高电平有效。
A 15A 10A 9A 0D 0D 7……WE…4. 用64K×1位的DRAM 芯片构成256K×8位的存储器。
要求：（1） 计算所需芯片数，并画出该存储器的逻辑框图。
（2） 若采用异步刷新方式，每单元刷新间隔不超过2ms ，则产生刷新信号的间隔是多少时间？若采用集中刷新方式，则存储器刷新一遍最少用多少读写周期？ 参考答案：（1）256KB / 64K×1位 = 4×8 = 32片。
存储器逻辑框图见下页（图中片选信号CS 为高电平有效）。
（2）因为每个单元的刷新间隔为2ms ，所以，采用异步刷新时，在2ms 内每行必须被刷新一次，且仅被刷新一次。
因为DRAM 芯片存储阵列为64K=256×256，所以一共有256行。
因此，存储器控制器必须每隔2ms/256=7.8µs 产生一次刷新信号。
采用集中刷新方式时，整个存储器刷新一遍需要256个存储（读写）周期，在这个过程中，存储器不能进行读写操作。
A 17A 16A 15A 0D 0D 7………5. 用8K×8位的EPROM 芯片组成32K×16位的只读存储器，试问：（1）数据寄存器最少应有多少位？ （2） 地址寄存器最少应有多少位？ （3） 共需多少个EPROM 芯片？ （4） 画出该只读存储器的逻辑框图。