计数、译码、显示电路综合应用

实验十二计数、译码、显示综合应用

一、实验目的

掌握中规模集成计数器74LS161及七段译码器CD4511的逻辑功能，掌握共阴极七段显示器的使用方法，熟悉用示波器测试计数器输出波形的方法。

二、实验原理

计数、译码、显示电路是由计数器、译码器和显示器三部分电路组成的逻辑电路。下面分别加以介绍。

1．计数器：计数器是一种中规模集成电路，其种类有很多。如果按照触发器翻转的次序分类，可分为同步计数器和异步计数器两种；如果按照计数数字的增减可分为加法计数器、减法计数器和可逆计数器三种；如果按照计数器进位规律又可分为二进制计数器、十进制计数器、可编程N进制计数器等多种。

常用计数器均有典型产品，不须自

己设计，只要合理选用即可。

本实验选用四位二进制同步计数

器74LS161做计数器，该计数器外加适

当的反馈电路可以构成十六进制以内

的任意进制计数器。图5-1是它的逻辑

图。这个电路除了具有二进制加法计数

功能外，还具有预置数、清零、保持的

功能。图中LD是预置数控制端，D、C、

R是清零

B、A是预置数据输入端，

D

端，EP、ET是计数器使能控制端，RCO

是进位信号输出端，它的主要功能有：

①异步清零功能

R=0(输出低电平)，则输出ＱD

若

D

ＱCＱBＱA=0000，除EP、ET信号外，

与其它输入信号无关，也不需要CP脉冲的配合，所以称为“异步清零”。

②同步并行置数功能

R=1，且LD=0的条件下，当CP上升沿到来后，触发器ＱDＱCＱBＱA同时接收D、在

D

C、B、A输入端的并行数据。由于数据进入计数器需要CP脉冲的作用，所以称为“同步置数”，由于4个触发器同时置入，又称为“并行”。

③保持功能

R=1，LD=1的条件下，EP、ET两个使能端只要有一个低电平，计数器将处于数在

D

据保持状态，与CP及D、C、B、A输入无关。

④计数功能

R=1、LD=1、EP=1、ET=1的条件下，计数器对CP端输入脉冲进行计数，计数在

D

方式为二进制加法，状态变化在ＱDＱCＱBＱA=0000～1111间循环。74LS161的功能表详见表10-l所示。

表10-1 74LS161的功能表

本实验所需计数器是十进制计数器，必须对74LS161外加适当的反馈电路构成十进制计数器，状态变化在ＱDＱCＱBＱA=0000～1001间循环。

用反馈的方法构成十进制计数器一般有两种形式，即和反馈置数法。反馈置零法是利用R构成，即：当Q D Q C Q B Q A=1010（十进制数10）时，通过反馈线强制计数器清零，清除端

D

如图10-2(a)所示。由于该电路会出现瞬间1010状态，会引起译码电路的误动作，因此很少被采用。反馈置数法是利用预置数端LD构成，把计数器输入端D1D2D2D3全部接地，当计数器计到1001（十进制数9）时，利用Q D Q A反馈线使预置端LD=0，则当第十个CP到来时，计数器输出端等于输入端电平，即：Q D=Q C=Q B=Q A=0，这样可以克服反馈置零法的缺点。利用预置端LD构成的计数器电路如图10-2(b)所示。

反馈清零(a) 反馈置数(b)

图10－2 用74161构成十进制计数器

以上介绍的是一片计数器工作的情况。在实际应用中，往往需要用多片计数器构成多位计数器。下面介绍计数器的级联方法，级联可分串行进位和并行进位两种。二位十进制串行进位计数器的级联电路如图10-3所示，其缺点是速度较慢。二位十进制并行进位（也称超前进位）计数器的级联电路如图10-4所示，后者的进位速度比前者大大提高。

图10－3 串行进位式2位10进制计数器

图10-4并行进位二位十进制计数器

2．译码器：这里所说的译码器是将二进制码译成十进制数字符的器件。实验中选用的

CD4511是一个BCD码七段译码器，并兼有驱动功能，内部没有限流电阻，与数码管相连接时，需要在每段输出接上限流电阻，见图10-5(a)所示。表10-2是CD4511功能表。

3．显示器：显示器采用七段发光二极管显示器，它可直接显示出译码器输出的十进制数。七段发光显示器有共阳接法和共阴接法两种：共阳接法就是把发光二极管的阳极都接在一个公共点(＋5V），配套的译码器为74LS46，74LS47等；共阴接法则相反，它是把发光二极管的阴极都连在一起(接地)，配套的译码器为CD4511，74LS48等。七段显示器的外引线排列图如图10-5(b)所示。

表10-2 CD4511功能表

三、实验内容

1．测试74LS161的逻辑功能（计数、清除、置数、使能及进位等）。CP选用手动单次脉冲或1Hz正方波。输出接发光二极管LED显示。

2．按图10-6组装十进制计数器，并接入译码显示电路。时钟选择1Hz正方波。观察电路的自动计数、译码、显示过程。

3．（选做）将1Hz方波改为1kHz方波，用示波器分别测十进制计数器Q D、Q C、Q B、Q A的输出波形以及CP的波形，比较它们的时序关系。

4．（选做）设计并组装六十进制计数器。要求当十位计数器数字为0时，显示器无显示。

四、实验仪器

1.电路实验箱

2.数字万用表；示波器；

3.计数器：74LS161×2

译码器：CD4511×2

四2输入与非门74LS00×1

1kΩ电阻×14

五、实验要求

1．画出十进制计数、译码、显示电路中各集成芯片之间的连接图。

2．画出十进制计数器CP、Q A、Q B、Q C、Q D的五个波形的波形图，标出周期，并比较它们的相位关系。

1．画出计数器输出的状态图。

六、预习要求与思考题

1．复习计数、译码和显示电路的工作原理。

2．预习中规模集成计数器74LS161逻辑功能及使用方法。

3．进一步了解CD4511译码器和共阴极七段显示器的工作原理和使用方法。

4．绘出十进制计数、译码、显示电路中各集成芯片之间的连线图。

5．用示波器观察CP、Q D～Q A波形时，要想使所有波形符合时序关系，应选择什么触发方式？如果你选用外触发方式，那么应取哪个信号作为外触发信号？

七、注意事项

1．为了防止干扰，集成电路不用的输入端不许悬空，必须做适当的处理。

2．检查显示器各段好坏时，可与译码器CD4511连接后，用LT=0来实现，也可经电源+5V接1kΩ电阻限流后接到显示器各段检查。

3．用示波器观察计数器输出波形Q D～Q A时，应选择外触发方式。

八、实验报告

1．写出实验目的、内容，写出设计过程，画出实验电路图。

2．根据实验箱接线结果，绘制波形图，状态图。

3．总结计数器和译码、显示电路的设计和使用的体会。