广东工业大学数字电子技术试卷1
数电(内容系建雄嗰啲相)
广东工业大学考试试卷课程名称: 数字电子技术A一、 填空題（20分）1. （ 731 )8 = ( )10= ( )8421BCD2. 半導體數碼管的每個顯示段是由 構成的。
3. JK 觸發器的次態方程為,則驅動方程J= , K= 。
4. 觸發器的輸出脈衝寬度與輸入信號無關。
5. 在A/D 電路中輸入信號的最大頻率是15kHz，則取樣脈衝的頻率至少要大於 kHz 。
6. 若把輸入的正弦波轉換成同頻的矩形波，則採用 電路。
7.一個8位D/A 轉換器的每個量化階梯為0.025V 電壓，則它最大能表示 V 電壓 。
8. 圖1所示電路的最簡與或式為 。
二、判斷題（5分） 1. 由譯碼器和邏輯門構成的電路能同時實現多個函數輸出。
（ ） 2. 函數 與互為反函數。
（ ） 3. 將4個三態門的輸出接到同一條數據線上，則在任何時刻應至少有一個三態門處於高阻態 （ ）4. 石英晶體多謝振盪器的主要優點是振盪頻率高。
（ ）5. 連續“同或”100個0的結果是1。
（ ）三、單項選擇題 （15分）1. 函數F(a,b,c,d)=Σm(2,3,6,8,9,10,11,12,12,14)的最簡 與-或 式是F= 。
A. B. C. D. 2. 十進制計數器74160不能實現（ ）分頻。
A. 4B. 10C. 2D. 163. 在8位D/A 轉換器中，其分辨率是 。
A. 1/8B. 1/256C. 1/255D. 1/24. 右圖中CMOS 邏輯門構成的電路 輸出不為高電平的是（ ）。
A. Y 1和Y 2B. Y 2和Y 3C. Y 3和Y 4，且Y 2為高阻態D. Y 2和Y 4+=+++=++=++++++++5. 圖3所示邏輯電路的邏輯功能是（）。
A. 譯碼器B. 數據比較器C. 數據選擇器D. 全加器四. 寫出如圖所示各門電路的輸出最簡表達式。
圖中是74系列TTL電路。
Y1= Y2= Y3= 五、寫出下圖所示電路的次態方程，並畫出觸發器輸出端波形圖。
广工数电试卷
：名线姓：号学订：业装专：院大学考试一试卷课程名称 :考试时间:第21周礼拜四(７月14日)题号一二三四五六七八九十总分得分评分人一、填空题：（每空 1 分，共20 分）1．十进制数（）对应的二进制数为，8421BCD码为。
2．二进制数（1101011 ）对应的十六进制数为，十进制数为。
3．逻辑函数Z AB BC 的最小项表达式为Z，反函数 Z。
4．指出题 4 图所示各门电路的输出为什么种逻辑状态（高电平、低电平或高阻态），此中G1、G2为 TTL 门电路， G3、 G4为 CMOS 门电路。
Y1为，Y2为，Y3为，Y4为。
题 4 图5．题 5 图所示电路中，当EN 为高电平常Y =，当EN为低电平常Y =。
题 5 图学6 ．依据电路构造形式的不一样，能够将触发器分为基本RS 触发器、、和边缘触发器等几种种类。
7 ．题 7 图所示电路中，若输入时钟脉冲CP 的频次为 80kHz ，则输出 Z 的频次为。
1CP 1 J Q 1 J Q ZC1 C11K Q 1K Q题 7 图8．常用的两类经过整形产生矩形脉冲的电路为和。
9. 用 2114 芯片（ 1024× 4 位的 ROM ）构成 8k× 8 位的 ROM 时，需用片2114芯片，其字线和位线分别是。
10. 一个 8 位 D/A 变换器的最小输出电压增量为0.02V ，则当输入代码为01001011 时，输出电压v o为__________ 。
二、剖析设计题（8题共80分）11. 将以下逻辑函数化简为最简与或式（方法不限，但要写出化简过程。
8 分）(1) F1 AB AC BC(2) F2 ABC A CD C D( A B) ，拘束条件为AB CD 012.试用 8 选 1 数据选择器及适合的门电路设计一个四变量奇偶检测器，要求当四个输入变量中有偶数个 1 时输出为 1，不然输出为 0。
（要有设计过程， 12 分）13. 由 4 位加法器 74LS283 构成的电题13图路如题13 图所示，输入为8421BCD 码。
(完整word版)广工模拟电子技术基础试卷1
RE
U CC
1
2 uo1 uo2
图5
广东工业大学试卷用纸，共 页，第 页
3．已知 RB11=30k，RB12=20k，RB2=130k，，RC1=4k，，RE1=4k，RE2=3k， RL=3k ， 1=2=50，UCC=12V。求静态工作点及电压放大倍数。（12 分）
4. 已知 RG=10M，RG1=2M，RG2=47k，RD=30k， RS=2k ，
入电阻最小的是___共基极____.
10、晶体管阻容耦合放大器电路中，高频时放大倍数下降的主要原因是_极间电容__
的影响；低频时放大倍数下降的主要原因是_耦合电容旁路电容_的影响。
二.. .项选择题(每小题 2 分，共 12 分)在每小题列出的四个选项中只有一个选项是符合题目要求 的，请将正确选项前的字母填在题后的括号内。
6．某共射电路如题图，已知三极管的 rbb’＝300Ω ，rb’e＝700Ω ，gm=0.04s 不考虑 Cb’c， Cb’e＝400pF，图中 C1＝2μ F，C2＝4μ F，Rb＝20kΩ ，Rs＝800Ω ，Rc＝RL＝2kΩ ；（12 分） （1） 计算上、下限截止频率ƒH,ƒL ；
（2） 简要画出幅频、相频特性波特图；
A.35
B.37
C.40
D.43
16.输入信号 vi 的频率范围为 50Hz～20kHz，应选择下限频率 fL 和上限频率 fH 分别为（ C 放大电路，才能对信号进行不失真放大。
A.≤50Hz、≥15kHz
B. ≤100Hz、≥15kHz
C. ≤50Hz、≥20kHz
D. ≤100Hz、≥20kHz
UDD=18V, UGS=-0.2V,gm=1.2.mA/V 。 求 (1)静 态工 作 点 ;(2) 电压 放 大倍 数;(3)输入电阻和输出电阻。（12 分）
数字电子技术试题及答案(题库)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
数字电子技术测试试卷与答案精选全文完整版
可编辑修改精选全文完整版附录D 模拟试卷及参考答案D.1 模拟试卷一、填空（共10小题，每空2分，共40分）1、(8C.4)16 = （ ）10 =（ ）8=（ ）2421BCD 。
2、将160个字符用二进制编码，至少需要（ ）位二进制码。
3、已知F =A(B +C)+A +C ，则其对偶式为（ ）；其反函数为（ ）。
（直接用对偶规则和反演规则）。
4、已知TTL 与非门参数V CC =+5V ，U OH =3.6V ，U OL =0.4V ，U OFF =1.1V ，U ON =1.4V ，高电平输入时的抗干扰容限U NH 为（ ）。
5、连续异或1999个“1”的结果是（ ）。
6、如图D.1所示电路的输出函数F 为（ ）。
（化成最简“与或”式）F图D.1 题一（6）图7、图D.2为三态非门构成的电路，试根据输入条件填写表中的F 栏。
图D.2 题一（7）图表D.1题一（7）真值表D 1EN 1D 2EN 2F8、设计模值为61的自然二进制码计数器、十进制计数器和余3 BCD码计数器分别需要（）级、（）级和（）级触发器。
一个五位二进制加法计数器，由00000状态开始，问经过109个输入脉冲后，此计数器的状态为（）。
9、用（）片1024×4位的RAM可组成8K×8位的RAM，需要增加（）条地址线、（）条数据线。
10、在10位的倒T型电阻网络D/A转换器中，若U REF = ─10V，该D/A转换器能分辨的最小输出电压U LSB=（）mV。
二、选择题（共10小题，每小题2分，共20分）1、有符号位二进制数的补码为（10011），则对应的十进制数为（）。
A、-29B、+13C、-13D、-32、下列说法正确的是（）。
A、n个变量所构成的全部最小项之和恒等于0B、n个变量所构成的全部最大项之和恒等于0C、n个变量所构成的全部最小项之积恒等于1D、n个变量所构成的全部最大项之积恒等于03、下列说法正确的是（）。
广东工业大学数字电子技术试卷2
试卷二一填空题：（每空 2 分，共16 分）1 、十进制数27.25 对应的二进制数为，十六进制数为。
2 、二进制数1000111 对应的8421BCD 码为。
3 、逻辑函数的反函数，对偶函数F ′ = 。
4 、有一个容量为256 × 4 位的ROM ，该ROM 有个存储单元，根地址线。
5 、题5 图所示电路中，若输入时钟脉冲CP 的频率为40kHz ，则输出Z 的频率为。
题5 图二、选择题：在每小题的四个备选答案中选出一个或多个正确答案，并将其代号写在题中的括号“【】”内。
（每小题 2 分，共12 分）6 、在下列逻辑电路中，不是组合逻辑电路的有。
. 译码器. 编码器. 全加器. 寄存器7 、题7 图所示各电路中，能正常工作的是。
题 7 图《数字电子技术》试题A( 共5 页) 第1 页8 、题8 图所示TTL 电路中，若开门电阻，关门电阻，能实现逻辑功能的电路是。
题 8 图9 、题9 图所示电路中，能完成逻辑功能的电路是。
题 9 图10 、用ROM 实现逻辑设计时，要求ROM 的与阵列必须产生。
变量的个最小项变量的个或项变量的个与项变量的个或项11 、构造一个十进制加法计数器，至少要用JK 触发器。
. 3 个. 4 个. 5 个. 10 个三、分析与设计题（共72 分）12 、将下列逻辑函数化简为最简与或式（方法不限，但要写出化简过程。
共6 分）••，约束条件为。
《数字电子技术》试题 A( 共 5 页 ) 第 2 页13 、某双 4 选 1 数据选择器的功能如下表，接成如题 13 图 所示的电路。
分析电路功能，写出输出逻辑函数的表达式，用最小项之和的形式表示。
（共 8 分） 4 选 1 选择器功能表题 13 图选通 地 址 输出1 × × 0 0 00 0 0 1 0 10 0 1 1试卷二14 、写出题 14 图（ ）所示电路的次态函数（即），并画出在题 14 图（）给定信号作用下的电压波形。
数字电子技术试卷和答案
数字电子技术试卷和答案(总59页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--数字电子技术试卷(1)一．填空（16）1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。
2．是8421BCD码，其十进制为861 。
3．逻辑代数的三种基本运算是与，或和非。
4．三态门的工作状态是0 ， 1 ，高阻。
5．描述触发器逻辑功能的方法有真值表，逻辑图，逻辑表达式，卡诺图，波形图。
6．施密特触发器的主要应用是波形的整形。
7．设4位D/A转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为。
8．实现A/D转换的主要方法有，，。
二．判断题（10）1．BCD码即8421码（错）2.八位二进制数可以表示256种不同状态。
（对）3．TTL与非门与CMOS与非门的逻辑功能不一样。
（）4．多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。
（对）5．计数器可作分频器。
（对）三．化简逻辑函数（14）1．用公式法化简--+++=ADDCEBDBAY，化为最简与或表达式。
解；D B A Y +=-2．用卡诺图化简∑∑=m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。
四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。
（15） 解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。
五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15) 解；（1）AQ Q Qn +=-+1，（2）、A Q n =+1六．试用触发器和门电路设计一个同步的五进制计数器。
（15）七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作波形，并求出振荡频率。
数字电子技术期末考试试题及答案(试卷一)
、 代入规则 对偶规则 反
演规则
、
。
5、为 了 实 现 高 的 频 率 稳 定 度 ， 常 采 用 石英晶体
振荡
器 ； 单 稳 态 触 发 器 受 到 外 触 发 时 进 入 暂稳态 态
6、同步 RS 触发器中 R、S 为 高 电平有效，基本 R、S 触发器中 R、S
为低
电平有效
7、在进行 A/D 转换时，常按下面四个步骤进行， 采样 保持 量化 编
码、
、
、。Βιβλιοθήκη 二、选择题（每题 1 分，共 10 分）
1、有八个触发器的二进制计数器，它们最多有（
）种计数状态。
A、8； B、16； C、256； D、64
2、下列触发器中上升沿触发的是（ ）。
A、主从 RS 触发器；B、JK 触发器；C、T 触发器；D、D 触发器
3、下式中与非门表达式为（ d ），或门表达式为（a ）。
数字电子技术期末考试试题及答案（试卷一）
目录
数字电子技术期末考试试题及答案（试卷一） ........................................................................... 1 一、填空题（每空 1 分，共 20 分）.............................................................................................2 二、选择题（每题 1 分，共 10 分）.............................................................................................2 三、判断（每题 1 分，共 10 分）：...............................................................................................3 四、数制转化（每题 2 分，共 10 分）：.......................................................................................3 五、逻辑函数化简（每题 5 分，共 10 分）：...............................................................................3 六、分析电路：（每题 10 分，共 20 分）.....................................................................................4 七、设计电路（共 10 分）.............................................................................................................4 试题答案（一）...............................................................................................................................5
广东工业大学数字电子技术试卷1
试卷一一填空题（每题2 分，共14 分）•=( ) 16 。
•函数的反函数__________ 。
•一个10 位地址码、8 位输出的ROM ，其存储矩阵的容量为__________ 。
•单稳态触发器的主要用途为__________ 、__________ 和延时。
•一个8 位D/A 转换器的最小输出电压增量为0.02V ，当输入代码为11011001 时，输出电压为__________ 。
•若一个8 位D/A 转换器的分辨率用百分数表示，则应是__________ 。
•已知TTL 与非门的特性如下: 输入电流mA ，40 m A 。
输出低电平时，输出电流最大为10mA ，输出高电平时，输出电流最大为1mA ，则其扇出系数N 0 =__________ 。
二、判断下图所示各电路接法的对错，对的打“ ? ”，错的打“ × ”。
（除特殊说明外，均为TTL 电路）（8 小题，共16 分）（1 ）（2 ）CMOS 电路（3 ）（4 ）（5 ）（6 ）(7) (8)CMOS 电路三用卡诺图化简逻辑函数，约束条件为。
将结果写成与非—与非形式。
（6 分）四已知逻辑函数，（1 ）用公式法化简为最简与- 或式。
（2 ）用3 线-8 线译码器（逻辑符号如右图）和最少的门电路实现该逻辑函数。
译码器输出低电平有效，使能端。
（10 分）五在双积分式A/D 转换器中，计数器的最大计数容量为N 1 =(3000) 10 ，若参考电压V REF =+15V ，第二次计数值N 2 =(2000) 10 ，此时的输入模拟电压为多少？输出数字量是多少？（4 分）•六用RAM2114 芯片构成和3 线-8 线译码器组成4K × 8 的RAM ，画出逻辑图。
（6 分）七试用两片如图所示的四位二进制加法计数器74LS161 （Q 3 为高位端）构成85 进制计数器。
要求两片之间采用同步级连及整体置数法置0 实现。
（8 分）74LS161 功能表CPRD LD EP ET工作状态′ 0 ′ ′ ′ 清01 0 ′ ′ 预置数′ 1 1 0 ′ 保持′ 1 1 ′ 0 保持1 1 1 1 计数八设TTL 主从JK 触发器的初态Q n =0 ，试画出下图所示的输入信号作用下触发器的工作波形。
数字电子技术基础试卷及答案8套
数字电子技术基础试卷及答案8套(共29页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--数字电子技术基础1一．1．（1５分）试根据图示输入信号波形分别画出各电路相应的输出信号波形L1、L2、L3、L4、和L5。
设各触发器初态为“0”。
AB二．（15分）已知由八选一数据选择器组成的逻辑电路如下所示。
试按步骤分析该电路在M1、M2取不同值时（M1、M2取值情况如下表所示）输出F的逻辑表达式。
八选一数据选择器输出端逻辑表达式为：Y=Σm i D i,其中m i是S2S1S0最小项。
FM2M1 F0 00 1111三．（8分）试按步骤设计一个组合逻辑电路，实现语句“A>B”，A、B均为两位二进制数，即A （A1、A0），B（B1、B0）。
要求用三个3输入端与门和一个或门实现。
四．（12分）试按步骤用74LS138和门电路产生如下多输出逻辑函数。
23123Y AC Y ABC ABC BC Y BC ABC=⎧⎪=++⎨⎪=+⎩ 74LS138逻辑表达式和逻辑符号如下所示。
五．（15分）已知同步计数器的时序波形如下图所示。
试用维持-阻塞型D 触发器实现该计数器。
要求按步骤设计。
六．（18分）按步骤完成下列两题1．分析图5-1所示电路的逻辑功能：写出驱动方程，列出状态转换表，画出完全状态转换图和时序波形，说明电路能否自启动。
2．分析图5-2所示的计数器在M=0和M=1时各为几进制计数器，并画出状态转换图。
图5-14BCCPAEpE T LDDQ0Q1 Q3Q2 74LS163 Rd1M&1计数脉冲1图5-2七．八．（10分） 电路下如图所示，按要求完成下列问题。
1．指出虚线框T1中所示电路名称.2．对应画出V C、V01、A、B、C的波形。
并计算出V01波形的周期T=。
56数字电子技术基础2一．（20分）电路如图所示，晶体管的β＝100,Vbe=。
（1）求电路的静态工作点;（2） 画出微变等效电路图, 求Au 、r i 和r o ；（3）若电容Ce 开路，则将引起电路的哪些动态参数发生变化？并定性说明变化趋势.二．（15分）求图示电路中a U 、bU 、b U 、c U 及L I 。
数字电子技术试卷及答案(免费版)(1)课案
数字电子技术试卷及答案(免费版)(1)课案《数字电子技术》试卷姓名：_________班级：__________考号：___________成绩：____________本试卷共6页，满分100分；考试时间：90分钟；考试方式：闭卷题号一二三四（1）四（2）四（3）四（4）总分得分一、填空题（每空1分，共20分）1.有一数码10010011，作为自然二进制数时，它相当于十进制数（），作为8421BCD码时，它相当于十进制数（）。
2.三态门电路的输出有高电平、低电平和（）3种状态。
3．TTL与非门多余的输入端应接（）。
4．TTL集成JK触发器正常工作时，其Rd和Sd端应接（）电平。
5.已知函数FB?A?CD??AB?CD???，该函数的反函数F=（）。
6.如果对键盘上108个符号进行二进制编码，则至少要（）位二进制数码。
7.典型的TTL与非门电路使用的电路为电源电压为（）V，其输出高电平为（）V，输出低电平为（）V，CMOS电路的电源电压为（）V。
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出Y7Y6Y5Y4Y3Y2Y1Y0应为（）。
9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。
该ROM有（）根地址线，有（）根数据读出线。
10.两片中规模集成电路10进制计数器串联后，最大计数容量为（）位。
11.下图所示电路中，Y1＝（）；Y2＝（）；Y3＝（）。
AY1BY2第1页（共28页）13．驱动共阳极七段数码管的译码器的输出电平为（）有效。
二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
）1.函数F(A,B,C)=AB+BC+AC的最小项表达式为()。
A．F(A,B,C)=∑m（0，2，4）B.(A,B,C)=∑m（3，5，6，7）C．F(A,B,C)=∑m（0，2，3，4）D.F(A,B,C)=∑m（2，4，6，7）2．8线—3线优先编码器的输入为I0—I7，当优先级别最高的I7有效时，其输出Y2?Y1?Y0的值是（）。
数字电子技术试题库及答案(学霸专用,用了都说好)资料
数字电子技术期末试题库一、选择题：A组：1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的A、00100B、10100C、11011D、11110２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和３、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器４、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器５、555定时器不可以组成D。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。
A、有B、无C、允许D、不允许７、（D）触发器可以构成移位寄存器。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器８、速度最快的A/D转换器是（A）电路A、并行比较型B、串行比较型C、并－串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.（电子专业作）对于VHDL以下几种说法错误的是（A ）A VHDL程序中是区分大小写的。
B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ）A.二进制B.八进制C. 十进制D.十六进制2、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ）A.0101B.0110C. 0111D. 10003、在图1所示电路中，使__AY 的电路是---------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ）A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------（ C ）A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-------（ D ）A. 与门B. 与非门C. 或非门D. 异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ）A. 编码器B. 计数器C. 译码器D. 数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（ A ）A. 延迟B. 超前C. 突变D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路--------------------------------------------------------------------------------（ C ）A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如下图，正确输出的波形是-----------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○4C组：1．十进制数25用8421BCD码表示为 A 。
数字电子技术基础试卷及答案
数字电子技术基础 I 试 卷（作业考核 线下） B 卷（共 6 页）注：请您单面打印，使用黑色或蓝色笔，手写完成作业。
杜绝打印，抄袭作业。
一、化简逻辑函数1、用公式法化简逻辑函数C AB C B BC A AC C B A F +++=),,(。
答案：BCC B B C B C A C AB B C A C AB C B C B C A C AB C B BC AC C AB C B C B A A F =+=++⋅=++⋅=++⋅+⋅=+++=+++=)(2、用卡诺图法化简逻辑函数表达式F 1(A,B,C,D )=∑m (1，3，5，9)+∑d (7，11，13)和∑=),,,,,,,,,(),,,(15141312111098752m m m m m m m m m m D C B A F 。
要求：（1）写出最简的与或表达式；（2）用最少量的两输入与非门实现F 1和F 2，画出逻辑电路图。
答案：AB CD 00011110000111101111×××ABCF 1D AC D A D C F =+=1或D BC D B D C F =+=1AB CD 00011110000111101111111111AB DF 2BD A BD A F ⋅=+=2三、试设计一判定电路。
该电路输入为8421 BCD 码，当输入数大于3小于7时输出为1，否则为0。
要求：（1）只用一片四选一数据选择器实现，画出逻辑图。
四选一数据选择器的逻辑符号如图所示。
（2）用最少量二输入与非门实现，画出逻辑图。
D 0D 1D 2D 3FEA 0A 14选1MUX答案:AB CD 0001111000011110×1××1×××1D B D B D B D B D C B CD B D B C B F +=++⋅==+= D 0=D 3=0；D 1=D 2=1B D 0D 1D 2D 3FEA 0A 14选1MUXD10BC DF四、试用图(a)给定的触发器和门电路设计一个满足图 (b)所示的各信号时序关系的电路。
广工数电试卷 - 副本
与 输出（Y3 Y2Y1Y0）之间 的关系。
（8 分）
14. 写出题 14 图（ a ）所示电路的次态函数（即 Q n1 ），并在题 14 图（ b ）中画出给
定信号作用下 D 和 Q 的电压波形。假定触发器的初始状态为 0。（8 分）
题 14 图( a )
(b )
15. 试用 2 片同步十进制加法计数器 74160 构成 63 进制计数器。要求两片之间采用并
12. 试用 8 选 1 数据选择器及适当的门电路设计一个四变量奇偶检测器，要求当四个输
入变量中有偶数个 1 时输出为 1，否则输出为 0。（要有设计过程，12 分）
13. 由 4 位加法器 74LS283 组
题 13 图
成的电路如题 13 图所示，
输入为 8421BCD 码。列出
真值表，说明输入（DCBA）
的电路如题 16 图（a）所示 。（12 分）
（1）画出计数电路的状态转换图，说明这是几进制计数器；
（2）在题 16 图（b）中画出 Z1、Z2 的输出波形； 74161 的功能表与 74160 相同（见题 15 表），74LS138 的功能表见题 16 表。
题 16 表
74LS138 的功能表
输
入
输出电压 vo 为__________。
二、分析设计题（8 题共 80 分）
11. 将下列逻辑函数化简为最简与或式（方法不限，但要写出化简过程。8 分）
(1) F1 AB A C BC
(2) F2 ABC A CD C D( A B) ，约束条件为 AB CD 0
大学考试试卷
欢迎共阅
姓 名：
线
学 号：
课程名称: 考试时间: 第 21 周
数字电子技术试题及答案
数字电子技术试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，逻辑“与”门的输出为高电平的条件是：A. 所有输入均为高电平B. 至少有一个输入为高电平C. 所有输入均为低电平D. 至少有一个输入为低电平答案：A2. 下列哪个不是组合逻辑电路的特点？A. 输出只依赖于当前的输入B. 输出与输入之间存在时间延迟C. 没有存储功能D. 电路结构简单答案：B3. 在数字电路中，一个D触发器的初始状态为Q=0，当输入D=1时，触发器的输出Q变为：A. 0B. 1C. 保持不变D. 无法确定答案：B4. 以下哪个不是数字电路中常用的逻辑门？A. 与门B. 或门C. 非门D. 异或门答案：D5. 在数字电路中，一个JK触发器的J=0，K=1时，触发器的状态会发生：A. 保持不变B. 翻转C. 置0D. 置1答案：B6. 下列哪个不是数字电路中的编码方式？A. 二进制编码B. 格雷码C. 十进制编码D. 奇偶校验码答案：C7. 在数字电路中，一个计数器的计数范围是2^n，那么该计数器的位数是：A. nB. n-1C. n+1D. 2n答案：A8. 一个4位的二进制计数器，从0000开始计数，当计数到1111时，下一个状态是：A. 0000B. 1000C. 0001答案：A9. 在数字电路中，一个移位寄存器的移位方向是：A. 左移B. 右移C. 双向移位D. 随机移位答案：C10. 以下哪个不是数字电路中的触发器类型？A. SR触发器B. JK触发器C. D触发器D. 与非门答案：D二、填空题（每题2分，共20分）1. 在数字电路中，一个3输入的或门，当输入为100时，输出为________。
答案：12. 如果一个触发器的Q输出为0，那么它的非Q输出为________。
答案：13. 在数字电路中，一个T触发器的T输入为1时，触发器的状态会________。
答案：翻转4. 在数字电路中，一个同步计数器的计数速度比异步计数器的计数速度________。
(完整版)数字电子技术试题及答案(题库)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
广东工业大学数字电子技术典型习题
习题第一章1.1 将下列二进制数转换为等值的十进制数和十六进制数。
（100010111 ）2 ；（1101101 ）2 ；（0.01011111 ）2 ；（11.001 ）2 。
1.2 将下列十六进制数转换为等值的二进制数和十进制数。
（8C ）16 ；（3D.BE ）16 ；（8F .FF ）16 ；（10.00 ）16 。
1.3 将下列十进制数转换为等值的二进制数和十六进制数。
（37 ）10 ；（51 ）10 ；（25.25 ）10 ；（0.75 ）10 。
1.4 用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或式。
（ 1 ）（ 2 ）（ 3 ）（ 4 ）（ 5 ）1.5 将下列函数化为最小项表达式。
（ 1 ）（ 2 ）（ 3 ）1.6 用卡诺图化简法将下列逻辑函数化为最简与或式。
（ 1 ）（ 2 ）（ 3 ）（ 4 ）（ 5 ），约束条件为1.7 逻辑代数中三种最基本的逻辑运算是什么？1.8 任意两个不同的最小项之积恒为。
1.9 逻辑变量A 、B 、C 的全部最小项之和恒为。
1.10 8421BCD 码（10001000 ）对应的余3 码为。
1.11 函数的最简与或式是。
; ;; ;1.12 的原函数。
; ;1.13 以下的逻辑式中，正确的是。
则则习题第二章2.1 在逻辑电路中，以1 表示高电平，以0 表示低电平的逻辑关系称为逻辑。
2.2 用于实现基本逻辑运算的电子电路通称为。
2.3 要封锁一个或门（即输出恒为高电平），可将其中一个输入端接电平。
2.4 要封锁一个与门（即输出恒为低电平），可将其中一个输入端接电平。
2.5 三态输出门电路的三种输出状态是、和。
2.6 输出能实现线与（即输出端并联）的门电路有。
2.7 若将8 个三态门的输出端共用一条数据线，则在任何时刻应至少有个三态门的输出端处于高阻状态。
2.8 二极管门电路如下图所示，已知二极管、的导通压降为，当时，输出是。
2.9 在下列各TTL 门电路中，的是图。
数字电子技术基础-复习题(带答案)
7 / 41
考研专业课研发中心
A B C D CO 0 0 0 00 0 0 1 11 0 1 0 11 0 1 1 01 1 0 0 10 1 0 1 00 1 1 0 00 1 1 1 11
编程图为：（4 分）
卡诺图为：（3 分）
A BC 00 01 11 10
0010 1 1101 0
D
A B C
和 1111，并且利用 CO 端作 13 进制计数器的进位输出。74161 的功能表如下，可以附加必要的门电路 （10 分）
74161 功能表
输
入
输出
RD LD ET EP CP D0 D1 D2 D3 Q0 Q1
Q2 Q3
4 / 41
考研专业课研发中心
D0 D1 D2 D3
EP
CO
ET
74161
① AB
② AB
③ AB
④ AB
3. 一片 2k×16 存储容量的只读存储器（ROM），有[ ]个字节
①2000
②4000
③2048
④4096
4. 下列关于 TTL 与非门的输出电阻描述中，正确的是
[]
①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻
③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻
A BC 00 01 11 10
0011 1 1001 0
CO
或 阵 列
D
或阵列
CO
图 5.1 PLA 逻辑阵列图
2．（10 分） 解： （1）电路连接图如下：
（4 分）
8 / 41
考研专业课研发中心
VCC
8
4
R1
7
VCC
数字电子技术(广东工业大学)智慧树知到答案章节测试2023年
绪论单元测试1.世界上第一块集成电路芯片诞生于1947年。
（）A:错B:对答案:A第一章测试1.4位二进制数的最大数是1111B（）A:对B:错答案:A2.4位八进制数的最大数是8888O（）A:错B:对答案:A3.4位十六进制数的最大数是FFFFH（）A:对B:错答案:A4.与4位二进制数的最大值等值的十进制数是15（）A:错B:对答案:B5.与4位八进制数的最大值等值的十进制数是4038（）A:对B:错答案:B6.与4位十六进制数的最大值等值的十进制数为65535（）A:错B:对答案:B7.二进制数(1011.11)2 的十进制数是11.3（）A:错B:对答案:A8.十进制数 (26.335)10 转换成二进制数是= (11010.011) 2（）A:错B:对答案:A9.(000101010000)8421BCD 是(150)10也是(96)16（）A:错B:对答案:B10.用 BCD 码表示十进制数(36)10 = ( 00110111)8421BCD（）A:对B:错答案:B第二章测试1.两个变量的异或运算和同或运算之间是反逻辑的关系。
（）A:错B:对答案:B2.代入定理中对代入逻辑式的形式和复杂程度有限制。
（）A:对B:错答案:B3.将一个约束项写人逻辑函数式或不写入逻辑函数式,对函数的输出有影响。
（）A:对B:错答案:B4.将一个任意项写人逻辑函数式或不写入逻辑函数式,对函数的输出无影响。
（）A:对B:错答案:A5.去掉无关项才能得到更简单的逻辑函数化简结果。
（）A:错B:对答案:A6.逻辑运算是逻辑变量与及常量之间逻辑的算术运算，是数量之间的运算。
（）A:对B:错答案:B7.在逻辑代数中交换律和普通代数的运算规则是相同的。
（）A:错答案:B8.在逻辑代数中互补律和普通代数的运算规则是相同的。
（）A:对B:错答案:B9.反演定理是对任一逻辑式Y，若将式中与或互换、01互换，可以得到Y’ 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
试卷一
一填空题（每题2 分，共14 分）
•=( ) 16 。
•函数的反函数__________ 。
•一个10 位地址码、8 位输出的ROM ，其存储矩阵的容量为__________ 。
•单稳态触发器的主要用途为__________ 、__________ 和延时。
•一个8 位D/A 转换器的最小输出电压增量为0.02V ，当输入代码为
11011001 时，输出电压为__________ 。
•若一个8 位D/A 转换器的分辨率用百分数表示，则应是__________ 。
•已知TTL 与非门的特性如下: 输入电流mA ，40 m A 。
输出低电平时，输出电流最大为10mA ，输出高电平时，输出电流最大为1mA ，则其扇出系数N 0 =__________ 。
二、判断下图所示各电路接法的对错，对的打“ ? ”，错的打“ × ”。
（除特殊说明
外，均为TTL 电路）（8 小题，共16 分）
（1 ）（2 ）CMOS 电路
（3 ）（4 ）
（5 ）（6 ）
(7) (8)CMOS 电路
三用卡诺图化简逻辑函数，约束条件为。
将结果写成与非—与非形式。
（6 分）
四已知逻辑函数，（1 ）用公式法化简为最简与- 或式。
（2 ）用3 线-8 线译码器（逻辑符号如右图）和最少的门电路实现该逻
辑函数。
译码器输出低电平有效，使能端。
（10 分）
五在双积分式A/D 转换器中，计数器的最大计数容量为N 1 =(3000) 10 ，若参考电压V REF =+15V ，第二次计数值N 2 =(2000) 10 ，此时的输入模拟电压
为多少？输出数字量是多少？（4 分）
•
六用RAM2114 芯片构成和3 线-8 线译码器组成4K × 8 的RAM ，画出逻辑图。
（6 分）
七试用两片如图所示的四位二进制加法计数器74LS161 （Q 3 为高位端）构
成85 进制计数器。
要求两片之间采用同步级连及整体置数法置0 实现。
（8 分）
74LS161 功能表
CP
R
D LD EP ET
工作状
态
′ 0 ′ ′ ′ 清0
1 0 ′ ′ 预置数
′ 1 1 0 ′ 保持
′ 1 1 ′ 0 保持
1 1 1 1 计数
八设TTL 主从JK 触发器的初态Q n =0 ，试画出下图所示的输入信号作用下触发器的工作波形。
（ 5 分）
•
九 D 触发器组成的电路如右下图所示，已知触发器的输入波形，画出输出波形Q 。
触发器的初态Q n =0 。
（5 分）
•
十如图所示电路（ 1 ）说明555(1) 和555(2) 分别接成什么电路；（ 2 ）试
分别画出当开关S 断开和闭合情况下V O 的波形。
（管脚说明：2- ，
3-OUT ，4- ，6-TH ，7-DISC ，8-Vcc ）（8 分）
十一试分析如图所示电路，列出该时序电路的状态转换表。
（10 分）
十二已知输入为8421BCD 码，要求当输入小于 5 时，输出为输入数加 2 ，当输入大于、等于5 时，输出为输入数加6 。
试用一片如图所示的四位二进制加法器及与非门实现此电路。
要求写出必要的设计过程，并出画逻辑图。
（说明 A 0 ~A 3 为被加数，B 0 ~B 3 为加数，S 0 ~S 3 为和，C I 为低位进位，C O 为进位）（8 分）加法器。