设置约束规则

合集下载

allegro 约束规则设置

allegro 约束规则设置【原创版】目录1.Allegro 约束规则的概念2.Allegro 约束规则的设置方法3.Allegro 约束规则的实际应用4.Allegro 约束规则的优点与局限性正文一、Allegro 约束规则的概念Allegro 是一款专业的 EDA（电子设计自动化）软件，广泛应用于电路设计领域。

在 Allegro 中，约束规则是一种用于指导和约束电路设计过程的工具，可以帮助设计者更加高效、精确地完成电路设计。

二、Allegro 约束规则的设置方法1.打开 Allegro 软件，导入或创建需要设置约束规则的电路设计项目。

2.在设计界面中，找到需要添加约束规则的元件或线路，右键选择“Properties”（属性）。

3.在弹出的属性对话框中，找到“Constraints”（约束）选项卡。

4.在“Constraints”（约束）选项卡中，可以根据需要设置各种约束规则，如位置约束、尺寸约束、角度约束等。

5.设置完毕后，点击“OK”按钮关闭属性对话框，约束规则即可生效。

三、Allegro 约束规则的实际应用1.位置约束：通过设置位置约束，可以精确控制元件在电路板上的位置，确保电路布局的稳定性和可靠性。

2.尺寸约束：通过设置尺寸约束，可以控制元件的大小和间距，提高电路密度和性能。

3.角度约束：通过设置角度约束，可以确保元件和线路的摆放方向符合设计要求，提高电路的可读性和可维护性。

四、Allegro 约束规则的优点与局限性1.优点：Allegro 约束规则可以有效地提高电路设计的精度和效率，降低设计错误率，提高设计质量。

2.局限性：虽然 Allegro 约束规则功能强大，但设置过程较为繁琐，需要设计者具备一定的专业知识和操作技巧。

此外，约束规则的设置和调整可能需要多次迭代，对设计者的耐心和经验有一定要求。

Excel数据验证技巧如何设置有效性约束

Excel数据验证技巧如何设置有效性约束Excel是一款功能强大的电子表格软件，在商务和学术领域广泛应用。

为了确保数据的准确性和一致性，Excel提供了数据验证功能，可以通过设置有效性约束来限制输入数据的范围和格式。

本文将介绍Excel中的数据验证技巧，帮助读者更好地掌握有效性约束的设置方法。

1. 基本概念在Excel中，有效性约束是一种规则，用于限制单元格中输入的数据。

它可以确保数据符合特定条件，比如数值范围、文本长度、日期格式等。

通过设置有效性约束，可以避免输入错误和数据不一致性，提高数据处理的准确性。

2. 设置有效性约束2.1 打开数据验证对话框在Excel中，设置有效性约束的第一步是打开数据验证对话框。

选择需要设置约束的单元格，然后点击“数据”选项卡，再点击“数据验证”按钮。

或者使用快捷键Alt+D+L。

2.2 选择验证条件在数据验证对话框中，选择“设置”选项卡，可以看到多种验证条件可供选择。

根据实际需求，选择适合的验证条件，比如整数、小数、日期、时间、文本长度等。

2.3 配置验证规则在验证条件选择完毕后，需要配置具体的验证规则。

根据选定的条件，在相应的输入框中输入约束规则。

例如，如果选择整数条件，可以设置最小值、最大值等参数；如果选择文本长度条件，可以设置最小长度、最大长度等参数。

2.4 配置输入消息和错误警告在数据验证对话框的“输入消息”选项卡中，可以配置一个输入提示，以提醒用户输入数据的要求或输入的意义。

而在“错误警告”选项卡中，可以配置一个错误警告，以提醒用户输入错误或不合法数据时的提示。

这些消息和警告对于保证数据输入的准确性和规范性非常重要。

2.5 应用有效性约束完成对数据验证对话框中的设置后，点击“确定”按钮，就可以将有效性约束应用到选择的单元格中。

此时，输入的数据将会受到设置的约束条件的限制。

3. 实际应用场景有效性约束在实际应用中非常广泛。

下面列举几个常见的应用场景。

3.1 数值范围限制在进行数据统计和分析时，可能需要设置数值范围的有效性约束。

allegro 16.3 约束规则设置

Allegro 16.3约束规则设置约束管理器是一个交叉的平台，以工作簿和工作表的形式在 Cadence PCB设计流程中用于管理所有工具的高速电子约束。

可以使用约束管理器和SigXplorer Expert 开发电路的拓扑并得出电子约束，可以包含定制约束、定制测量和定制激励。

所谓约束就是用户定义的限制条件，当在板上走线和放置元件时会遵守这些约束。

电子约束（ECSets）就是限制PCB 上与电行为有关的对象，比如可以设置某个网络最大传输延迟为2ns。

以下图为一约束设置窗口。

一、说明先解释一下约束的类型以及约束中用到的简写名词，如下图所示：1、NCIs（NET CLASS）由众多nets或者buses、differential pairs、Xnet所组成的类，可对其赋予相似的约束。

如下图所示。

2、NCC（Net Class-Class）一般用在约束组与组之间的间距的时候使用，如下图。

3、DPr（Differential Pairs）差分对一组差分对一般由两条Xnet或者net以差分走线的方式组成，如下图。

差分对的形成有两种方式：一是由模型指定的差分对，再者就是由用户自己定义的差分对。

•模型定义的差分对：可以在器件信号模型中指定差分对，可以使用PCB Design，PCB SI，SigXplores 来将模型指定给相应的元件。

•用户定义的差分对：可以在约束管理器中 Net 一级的对象中创建差分对，可以灵活的更改差分对命名和更改差分对成员，但是没有模型指定差分对的精确性。

以下是设置差分对规则时，需要赋予约束的项。

针对以上约束中用到的一些约束点进行解释说明：差分对的worksheets包含5个主要的约束目录：(1)Pin Delay此值指一对网络之间管脚封装上的延迟，单位是时间ns 或者长度mil。

(2) 不耦合长度(Uncoupled Length)不耦合长度约束是用来限制差分对的一对网络之间的不匹配长度。

cadence 16.2约束规则设置

Cadence 16.2 约束规则设置
～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～ 1 物理规则设置 1.1 设置物理规则 →Constraints →Physical Constrait Sets 进入 Allegro Constraint Manager 界面。 Setup Setup→ Constraints→ →creat →Physical Cset，弹出 Creat Physical Cset 对话框，在框中输入规则名。 Objects Objects→ creat→ � � � � Line Width 的 Min 和 Max 值 Neck 的 Min Width 和 Max Length Differential Pair Vias 选择过孔的类型对上面各项进行参数设置。 1.2 分配物理约束选择 Physical，打开 Net 下 All layer，在右侧中的 Objects 中找到要设置的网络，在 Referenced Physical cset 中选择设置的物理规则。
3. 设置网络属性 →Constraints →Constrait manager 后，打开 Properties ，分别对 Net Properties 下 Setup Setup→ Constraints→ 的 Electrical Properties，General Properties 和 Ratsnest Properties 进行设置。 4. 元件属性设置 4.1 设置元件属性 →Constraints →Constrait manager 后，打开 Properties ，分别对 Component Setup Setup→ Constraints→ Properties 下的 General，Thermal，Swapping 和 Reuse 属性进行设置。 4.2 设置管脚属性 Setup →Constraints →Constrait manager 后，打开 Properties ，分别对 Pin Properties Setup→ Constraints→ 下的 General，Shapes 和 Manufacturing 属性进行设置。

allegro 约束规则设置

allegro 约束规则设置摘要：1.Allegro 约束规则的概念与作用2.Allegro 约束规则的设置方法3.Allegro 约束规则的实际应用4.Allegro 约束规则的优点与局限性正文：【1.Allegro 约束规则的概念与作用】Allegro 是一款专业的PCB 设计软件，其中的约束规则设置是PCB 设计过程中至关重要的一环。

约束规则是指在设计过程中，对元件、走线等进行布局和布线的限制条件，以确保设计满足电路功能和性能要求。

通过设置约束规则，可以有效地提高设计效率和准确性，降低设计风险。

【2.Allegro 约束规则的设置方法】在Allegro 中设置约束规则，可以分为以下几个步骤：（1）打开Allegro 软件，导入或创建PCB 设计文件。

（2）在设计界面中，选择需要设置约束规则的元件或走线，可以在原理图或布局视图中进行操作。

（3）点击鼠标右键，选择“约束规则”选项，打开约束规则对话框。

（4）在约束规则对话框中，根据需要设置的约束条件，分别设置“宽度”、“间距”、“角度”等参数。

同时，可以设置约束规则的优先级，以满足不同设计需求。

（5）点击“确定”按钮，完成约束规则设置。

【3.Allegro 约束规则的实际应用】Allegro 的约束规则在实际应用中具有广泛的作用，主要包括：（1）设置元件布局位置：通过设置约束规则，可以控制元件在布局中的位置，确保布局的合理性和美观性。

（2）设置走线宽度和间距：通过设置约束规则，可以保证走线的宽度和间距满足设计要求，降低电路故障的风险。

（3）设置元件和走线的角度：通过设置约束规则，可以控制元件和走线的摆放角度，以满足散热、信号传输等性能要求。

【4.Allegro 约束规则的优点与局限性】Allegro 的约束规则具有以下优点：（1）提高设计效率：通过设置约束规则，可以减少手动调整的时间和精力，提高设计效率。

（2）提高设计准确性：约束规则可以确保设计满足电路功能和性能要求，降低设计失误的风险。

ConstraintManager约束规则基本设置

C o n s t r a i n t M a n a g e r约束规则基本设置 Revised by Petrel at 2021约束规则的设置孙海峰在PCB设计中规则设置是必不可少的，它也可以被称为DRC检查规则，用来确定电路板的走线规则是否符合设计要求。

在AllegroPCB的电路板设计过程中，设计约束规则主要包括时序规则、走线规则、间距规则、信号完整性规则等以及物理规则等设置。

首先，需要认识一下，AllegroPCB的约束管理器：在PCB设计界面中，执行Setup/Constraints/ConstraintManager命令，弹出AllegroConstraintManager对话框，如下图。

在约束管理器中，设计者可以对电路板的电气规则、物理规则、间距规则等设计规则进行设置定义。

约束规则可以按板层、网络或者区域进行设置。

约束管理器是Cadence系统提供的专用规则设置系统，主要有菜单栏、工具栏、工作表选择区、工作状态报告栏四部分，在工作表中选择一个对象，然后右击，在弹出的命令菜单中，可以进行任意操作。

工作表选择区内可以选择电气规则、物理规则、间距规则等规则设置。

在对应Net文件夹内，可以创建指定网络的对象分组，如：系统、设计、总线、差分对、扩展网络（XNet）、网络、相对或匹配群组，也可以创建基于相关属性的电气规则（ECSet）、物理规则（PCSet）、间距规则(SCSet)等。

约束管理器的约束对象分为引脚对、总线和匹配群组，她们相互之间存在优先级差异，即底层对象会集成顶层对象指定约束，为底层对象指定的约束优先高于上层继承的约束，对象层次的优先级为系统、设计、总线、差分对、扩展网络、相对或匹配群组、引脚对。

一、电气规则设置在约束管理器中，选择Electrical选项卡，其中可以为设计或网络来设置时序规则、信号完整性规则、布线的电气规则（延时、差分对）等，执行Objects/Create/ElectricalCSet命令可新建电气规则。

allegro 约束规则设置

Allegro约束规则设置随着电子商务的不断发展，大量的交易评台涌现出来。

其中，Allegro 作为东欧最大的电商评台，拥有数百万的用户和商家。

为了保证评台的可持续发展和用户的利益，Allegro评台制定了一系列的约束规则，以规范和管理用户的行为。

本文将详细介绍Allegro评台的约束规则设置。

一、账户注册与使用规定1.1 注册要求在注册Allegro评台账户时，用户需要提供真实尊称、唯一识别信息号码等个人信息，以确保账户的真实性和有效性。

1.2 账户使用规定用户在使用账户进行交易时，需要遵守评台规定的交易流程和规则，不得有任何违反法律法规和评台规定的行为，如欺诈、虚假宣传、侵权等。

二、商品交易规定2.1 商品发布规定商家在发布商品时，需提供详细、真实的商品信息，不得发布违禁品或虚假商品，如有违反将面临相应的处罚。

2.2 交易行为规范买家和卖家在交易过程中应遵守规定的交易流程，如按时付款、按时发货，不得擅自修改订单或逾期交易。

三、评价与投诉规定3.1 评价规定买家在收到商品后，可对交易进行评价，评价内容需客观、真实，不得进行恶意、虚假的评价。

3.2 投诉处理规定对于买家或卖家的投诉，评台将进行核实和处理，如发现违规行为，将给予相应的处罚，并保障投诉方的权益。

四、违规处理规定4.1 违规行为处罚对于违反评台规定的行为，评台将根据情节严重程度给予相应的处罚，如下架商品、冻结账户等。

4.2 申诉机制对于被处罚的用户，可通过评台设立的申诉机制进行申诉，评台将重新审核相关情况，并依据申诉结果做出处理。

五、合作商家规定5.1 合作资格要求Allegro评台对合作商家有一定的资质和经营要求，包括经营年限、信誉度等。

5.2 合作权益合作商家可享受评台提供的一系列增值服务和营销支持，提升业务竞争力。

Allegro评台的约束规则设置是为了维护评台的正常运营秩序，保障用户和商家的合法权益，促进良好的交易环境。

用户在使用评台时，需严格遵守相关规定，如有违规行为，将面临相应的处罚。

allegro差分线分组约束规则设置

allegro差分线分组约束规则设置摘要：1.Allegro差分线分组约束规则简介2.设置差分线分组约束规则的步骤3.约束规则的应用场景及优势4.总结与建议正文：1.Allegro差分线分组约束规则简介Allegro软件是一款专业的印刷电路板（PCB）设计软件，其差分线分组约束规则是其中一项重要的功能。

通过这项功能，用户可以实现自动化布局，确保PCB上各个元件的正确位置和连接关系，从而提高整体设计的稳定性和可靠性。

2.设置差分线分组约束规则的步骤在Allegro软件中设置差分线分组约束规则，主要可以分为以下几个步骤：步骤一：创建差分线。

首先，在Allegro中创建差分线，它们用于定义分组约束规则。

步骤二：定义约束规则。

在创建差分线后，设置相应的约束规则，如最小间距、最大间距等。

步骤三：应用约束规则。

将设置好的约束规则应用于需要布局的元件，以确保它们在PCB上的位置和连接关系满足设计要求。

步骤四：检查与修复。

在布局过程中，不断检查PCB设计是否符合约束规则，如有问题，及时进行修复。

3.约束规则的应用场景及优势差分线分组约束规则在以下场景中具有显著优势：- 提高设计效率：通过自动化布局，设计者可以更快地完成PCB设计，减少重复性工作。

- 保证连接可靠性：约束规则确保了元件之间的正确连接，降低了故障风险。

- 优化电路性能：合理的布局可以降低信号干扰，提高电路性能。

- 易于维护：约束规则使得设计更加规范，便于后期维护和升级。

4.总结与建议差分线分组约束规则在Allegro软件中发挥着重要作用，能够帮助设计者实现自动化布局，提高PCB设计的质量。

在使用过程中，建议设计者熟练掌握约束规则的设置方法，并根据实际需求进行调整。

Allegro约束规则设置

Allegro约束规则设置约束规则的设置孙海峰在PCB设计中规则设置是必不可少的，它也可以被称为DRC检查规则，用来确定电路板的走线规则是否符合设计要求。

在Allegro PCB的电路板设计过程中，设计约束规则主要包括时序规则、走线规则、间距规则、信号完整性规则等以及物理规则等设置。

首先，需要认识一下，Allegro PCB的约束管理器:在PCB设计界面中，执行Setup/Constraints/Constraint Manager命令，弹出Allegro Constraint Manager对话框，如下图。

在约束管理器中，设计者可以对电路板的电气规则、物理规则、间距规则等设计规则进行设置定义。

约束规则可以按板层、网络或者区域进行设置。

工作表选择区内可以选择电气规则、物理规则、间距规则等规则设置。

在对应Net文件夹内，可以创建指定网络的对象分组，如:系统、设计、总线、差分对、扩展网络(XNet)、网络、相对或匹配群组，也可以创建基于相关属性的电气规则(ECSet)、物理规则(PCSet)、间距规则(SCSet)等。

一、电气规则设置在约束管理器中，选择Electrical选项卡，其中可以为设计或网络来设置时序规则、信号完整性规则、布线的电气规则(延时、差分对)等，执行Objects/Create/Electrical CSet命令可新建电气规则。

1、选择信号完整性仿真规则Signal Integrity属性，其中包括电气属性、反射属性、单调失真属性、初始串扰、仿真串扰以及同步开关噪声这六个规则设置。

Allegro16.6约束规则设置详解

Allegro16.6约束规则设置详解前言：本文主要讲解Allegro16.6约束管理器的使用，从基本约束规则到高级约束规则的设置。

目录：一、基本约束规则设置1、线间距设置2、线宽设置3、设置过孔4、区域约束规则设置5、设置阻抗6、设置走线的长度范围7、设置等长7.1、不过电阻的NET等长7.2、过电阻的XNET等长7.3、T型等长8、设置通用属性9、差分规则设置9.1、创建差分对9.2、设置差分约束10、Pin Delay二、高级约束规则设置11、单个网络长度约束12、a+b类长度约束13、a+b-c类长度约束14、a+b-c在最大和最小传播延迟中的应用1、线间距设置（1）、设置默认间距规则点击CM图标，如下图所示，打开约束管理器。

单击Spacing，再点击All Layers，如下图所示。

右边有一个DEFAULT就是默认规则，我们可以修改其值。

按住Shift键，点击第一个和最后一个即可选中所示，然后输入一个值，这样就都修改了，如下图所示（2）、定义特殊的间距约束点选Default按鼠标右键，执行Create-Spacing CSet加入新规则。

取一个有意义点的名字，如下图所示，单击OK。

其值是从默认规则拷贝的，先修改其值。

按住Shift键选中所有，输入12，回车。

然后为所需要设置的网络分配规则单击左边的Net-All Layers，在右边工作簿中，为GND网络设置12MIL_SPACE规则，在Referenced Spacing CSet下选中12MIL_SPACE，如下图所示（3）、设置Class-Class规则若针对不同的信号群组有不同的间距规则，则需要设置Class-Class选到Net Class-Class后，在右边CLOCK(2)上右键选择Ctreat-Class-Class...，如下图所示选择2个不同的Net Classes，如下图所示，单击OK如下图所示。

在右边的Referenced Spacing CSet栏可以修改其值。

Allegro中的约束规则设置1.2

A llegro中的约束规则设置Allegrophan刚好五个字修订记录日期版本描述作者2008-12V1.0初版，学完的总结。

适用于Cadence15.5版本。

Allegrophan 2009-09-08V1.1小改，修改部分措辞Allegrophan2009-10-14V1.2小改，更正、修改几个错漏之处。

添加一些说明性文字。

感谢群里的佳猪、梦姑娘等朋友的指正！Allegrophan目录一：Physical（Line/vias）rule物理特性（线宽和过孔）约束设置： (4)1）“Set values”设置约束特征值 (5)2）“Attach property”绑定约束 (6)3）“Assignment table”约束规则分配 (8)二“Spacing rule”间距约束设置 (9)1）“Set values”设置约束特征值 (9)2）“Attach property”绑定约束 (10)3）“Assignment table”约束规则分配 (11)三Constraint areas区域约束设置 (12)四Allegro中走线长度的设置 (13)1）差分线等长设置 (13)2）一组Net等长 (16)3）XNet等长 (17)线宽、线距、区域的约束主要在“Constraints Sys ”中设置，点击“Setup/Constraints ”或点击图标打开“Constraints Sys”窗口，如下：“Constraints Sys ”窗口分两个级别，第一级别有两类：Standard design rules 和Exte Extendednded design rules 。

Standard design rules 仅有一级分类，点击“Set standard values ”设置默认约束值，如下：“Extended design rules”下一级分为三类不同约束设置：Spacing rule间距约束设置、Physical（Line/vias）rule物理特性（线宽和过孔）约束设置和Constraint areas区域约束设置。

ALLEGRO约束规则设置步骤[图解]

ALLEGRO约束规则设置步骤[图解]ALLEGRO 约束规则设置步骤[图解]本文是我对约束规则设置方面的一些理解，希望对新手能有所帮助。

由于本人水平有限，错误之处难免，希望大家不吝赐教！在进行高速布线时，一般都需要进行线长匹配，这时我们就需要设置好constraint 规则，并将这些规则分配到各类 net group 上。

下面以 ddr为例，具体说明这些约束设置的具体步骤。

1．布线要求DDR 时钟:线宽 10mil，内部间距 5mil，外部间距30mil，要求差分布线，必需精确匹配差分对走线误差，允许在＋20mil 以内DDR 地址、片选及其他控制线：线宽 5mil，内部间距 15mil，外部间距20mil，应走成菊花链状拓扑，可比ddrclk 线长1000－2500mil，绝对不能短DDR 数据线，ddrdqs，ddrdm线：线宽 5mil，内部间距 15mil，外部间距20mil，最好在同一层布线。

数据线与时钟线的线长差控制在 50mil 内。

2．根据上述要求，我们在 allegro 中设置不同的约束针对线宽（physical），我们只需要设置3 个约束：DDR_CLK, DDR_ADDR, DDR_DATA设置好了上述约束之后，我们就可以将这些约束添加到net上了。

点击 physical rule set 中的attac h……，再点击右边控制面板中的more，弹出对话框如上图所示，找到 ckn0和 ckp0，点击 apply，则弹出选中左边列表中的NET_PHYSICAL_TYPE, 在右边空格内输入DDR_CLK, 点击apply，弹出即这两个 net已经添加上了 NET_PHYSICAL_TYPE 属性，且值为DDR_CLK.类似的，可以将DDR 数据线，数据选通线和数据屏蔽线的NET_PHYSICAL_TYPE 设为DDR_DATA, DDR 地址线，片选线，和其他控制线的 NET_PHYSICAL_TYPE 设为DDR_ADDR. 上述步骤完成后，我们就要将已经设好的约束分配到这些 net group 上。

cadence约束规则设计

1，添加库：setup/user preferences/paths/libraby里面修改padpath和psmpath。

如图2，线宽约束默认线宽DEFUALT：8mil，过孔选择：VIA100-50-120电源线宽：20milSetup/constraints/physical/all layers option/create/physical cset/LW_20MIL。

把电源网络，地线，晶振管脚设置成LW_20MIL在net/all layers下，将VCC12N,VCC12P,VCC1V2,VCC3V3，VCC5V,GND,GND1V2，CYVDD,OSC_POWER设置成LW_20MILLW_12MIL的线宽同上。

过孔为VIA60-35-95，将CS4272_LRCLK, CS4272_MCLK, CS4272_SCLK,DSP_CLKIN,MCBSP_CLKIN设置成LW_12MIL3，线间距约束在spacing constraints set/all layers下创建Space_12mil 和space_20mil属性。

option/create/spacing cset/space_12MIL和space_20mil。

在net/all layers下将CS4272_LRCLK, CS4272_MCLK, CS4272_SCLK,DSP_CLKIN,MCBSP_CLKIN设置成SPACE_12MIL。

将OSC_CLK,REFIN,REF_OUT, REF2_OUT, REF4_OUT设置为SPACE_20MIL。

4，Xnet 设置Analyze/SI EMIsim/model browser,点击library mgmt点击set search path后出现对话框，点击add directory,把minisystem中的sigxp.run加进来。

然后选中选中加进来的路径，点击check lib。

allegro 约束规则设置

allegro 约束规则设置摘要：一、Allegro约束规则设置简介二、约束类型及应用场景1.电源约束2.地线约束3.网络约束4.叠层约束5.通道约束三、约束规则设置方法1.设置电源约束2.设置地线约束3.设置网络约束4.设置叠层约束5.设置通道约束四、约束规则设置注意事项1.合理选择约束类型2.确保约束参数设置合适3.关注约束冲突解决五、总结与展望正文：一、Allegro约束规则设置简介Allegro是一款广泛应用于电子设计自动化（EDA）领域的软件，它为电子工程师提供了强大的电路设计和仿真功能。

在Allegro中，约束规则设置是电路设计过程中的关键环节，它有助于确保电路设计的稳定性和可靠性。

本文将详细介绍Allegro约束规则设置的方法和技巧，以帮助读者更好地应用这一功能。

二、约束类型及应用场景1.电源约束：在电路设计中，电源约束主要用于设置电源网络的电压、电流等参数，以确保电源系统的稳定运行。

2.地线约束：地线约束用于设置地线的属性，如电阻、电容等，以降低信号噪声和干扰。

3.网络约束：网络约束主要用于设置信号网络的传输特性，如延迟、速度等，以确保信号传输的准确性。

4.叠层约束：叠层约束用于设置电路板的叠层结构，包括层数、层名称、厚度等，以优化电路板的布局和性能。

5.通道约束：通道约束主要用于设置通道的宽度和间距，以确保电路板中的信号传输通道具有良好的电磁兼容性。

三、约束规则设置方法1.设置电源约束：在Allegro中，可以通过“Power”菜单下的“Power Analysis”和“Power Plan”命令来设置电源约束。

2.设置地线约束：选择“Routing”菜单下的“Ground”命令，设置地线的属性，如电阻、电容等。

3.设置网络约束：在“Routing”菜单下，选择“Net”命令，设置网络的传输特性，如延迟、速度等。

4.设置叠层约束：在“Design”菜单下，选择“Stackup”命令，设置电路板的叠层结构。

Allegro16.6约束规则设置详解(图文并茂)

Allegro16.6约束规则设置详解（图文并茂）此文章由丹心静居整理--- 2014.10.13（为了不侵犯别人的成果，所以在这里做了特殊说明，以示敬意）首先感谢詹书庭编写这篇文章，为我们学习交流Cadence al l egr o软件提供了丰富的知识和方法。

请大家认真学习，不要辜负作者的良苦用心！这篇文章写得很好，操作步骤详细，截图一目了然，通俗易懂，唯一的缺点就是部分截图不是很清晰，我对个别图片做了调整和替换，不易替换的不清晰图片，仔细看下也能明白其中的意思。

俗话说的好，社会在发展，技术在进步，技术的进步在于不断的学习交流和实践。

所以为了方便大家学习交流，为大家提供一个良好的交流平台，在这里留下我们的Q Q群( 原文作者的Q Q群拒绝任何人加入)。

对原文作者表示歉意!学习交流Cadence al l egr o请加Q Q群: 一起来学A l l egRo【2】. 群号：331730476 .以下是正文前言：本文主要讲解Allegro16.6 约束管理器的使用，从基本约束规则到高级约束规则的设置。

目录：一、基本约束规则设置1、线间距设置2、线宽设置3、设置过孔4、区域约束规则设置5、设置阻抗7、设置等长7.1 NET、不过电阻的等长7.2 XNET、过电阻的等长7.3、T型等长8、设置通用属性9、差分规则设置9.1、创建差分对9.2、设置差分约束10 Pin Delay、二、高级约束规则设置11、单个网络长度约束12、a+b 类长度约束13、a+b-c 类长度约束14、a+b-c 在最大和最小传播延迟中的应用第 2 页1、线间距设置（1）、设置默认间距规则点击CM 图标，如下图所示，打开约束管理器。

单击Spacing，再点击All Layers，如下图所示。

右边有一个DEFAULT 就是默认规则，我们可以修改其值。

按住Shift 键，点击第一个和最后一个即可选中所示，然后输入一个值，这样就都修改了，如下图所示（2）、定义特殊的间距约束点选Default 按鼠标右键，执行Create-Spacing CSet加入新规则。

Allegro16.6约束规则设置详解2

7.2、过电阻的XNET 等长这里关键是设置XNET。

假设有一排过电阻的线需要等长。

首先创建电阻模型。

单击Signal Model 图标，如下图所示点击电阻，如下图所示，单击RN0603 10所有这种模型的电阻都高亮了，如下图所示单击Create Model。

按钮。

默认，单击OK默认单击OK。

如下图所示。

再单击OK 结束命令。

假设我们要将DR_MD49 到DR_MD53网络等长。

打开约束管理器，选择相对延迟，这里可以看到我们刚才设置的XNET。

我们在DR_MD49 网络上右键创建PIN PAIR选择2 个端点，如上图所示，单击OK。

同理，其他需要设置等长的网络，也创建PIN PAIR。

然后按住Ctrl 键选择这些PIN PAIR，右键创建MATCH GROUP 如下图所示设定约束值，及目标网络，方法同不过电阻网络等长设置。

7.3、T 型等长T 型等长设置，比如两个D DR 之间的等长就属于T 型等长，设置方法如下（以text_drr 举例）。

首先添加T 型连接点。

点击Logic-Net Schedule，单击你要设置网络的一个pin。

如下图。

在中间右键Insert T，加入T 型连接点，如下图所示然后去点击第二个pin，再回到T 型连接点，然后去点击第三个pin，右键done 即可。

创建的T 型连接点如下图所示这只是创建了一个网络的T 型连接点，如果需要创建多个，可点击进入约束管理器设置。

在N et-Routing——Wiring 下面，刚才设置的网络拓扑便会显示成UserDefined。

如下图所示选中那个网络，右键创建Creat-Electrical CSet，如下图然后将你需要设置T 型结构的网络选择刚才设置的ECSet 作为参考,Verify Schedule 选择yes 即打开验证，如下图所示。

然后打开检查模式，在约束管理器Analyze-Analysis Modes弹出的对话框中，将Stub length/Net 的检查模式选择为on 如下如所示。

ad中约束规则设置

ad中约束规则设置一、准确性约束规则广告中的准确性约束规则要求广告内容必须准确无误。

这意味着广告中的信息应当真实可靠，不得夸大或虚假宣传。

例如，广告中不得宣称某产品的功效或效果，而实际上并无科学依据支持。

此外，广告中的数据和统计信息也应当准确可靠，不得进行数据造假或误导性的统计分析。

二、道德约束规则道德约束规则要求广告内容应当符合社会道德标准，不得含有低俗、恶俗、淫秽或暴力等不良内容。

广告不能利用不正当手段来吸引消费者注意，如使用色情暗示、恶俗语言或无关的耸人听闻的内容。

此外，广告应当尊重他人的权益，不得诋毁竞争对手或侵犯他人的知识产权。

三、合规约束规则合规约束规则要求广告内容必须符合法律法规的规定，不得违反广告行业的自律规范。

广告中不得含有违法、违禁或违背公序良俗的内容。

例如，广告不得宣传非法药品、不得涉及非法赌博等。

此外，广告还应当符合广告行业的行为准则，不得使用欺骗性的手法来误导消费者。

四、合理性约束规则合理性约束规则要求广告内容必须合理合规，不得违背常理或误导消费者。

广告不得含有不合理的承诺或虚假的宣传，不得误导消费者对产品或服务的性能、价格或质量等方面产生错误的认知。

广告应当以客观的事实为依据，提供准确的信息，使消费者能够做出理性的决策。

五、公平竞争约束规则公平竞争约束规则要求广告内容必须遵守公平竞争的原则，不得进行虚假比较或诋毁竞争对手。

广告不得使用不公平手段来获取竞争优势，如恶意侵犯他人的商标权或商业秘密。

广告应当以真实、客观的方式来展示产品或服务的优势，而不是通过诋毁竞争对手来获取消费者的青睐。

六、可信度约束规则可信度约束规则要求广告内容必须具有一定的可信度和可靠性。

广告不得含有不明确、不具体或无法验证的承诺或宣传。

广告应当提供充分的证据或权威的认证来支持宣传的内容，以增加消费者对广告的信任度。

此外，广告也应当尽量避免使用过于夸张或不切实际的言辞，以免降低广告的可信度。

在广告中，约束规则的设置可以有效地提高广告的质量和效果。

ALLEGRO约束设置

ALLEGRO约束规则设置介绍目录：第一部分：差分对的约束设置 (1)第二部分：非差分信号约束设置 (8)第三部分：区域约束设置 (11)第四部分：XNet等长设置 (12)本文所有操作与设置均在Allegro PCB editor 15.5环境中进行。

第一部分：差分对的约束设置下面我们将通过对LVDS差分对信号的约束设置分步骤的讲解各个设置过程，其约束条件如步骤1：全局约束设置。

在PCB editor界面下，点击“Setup→Constraints”或点击图标打开“Constraints Sys”窗口，将出现下图所示窗口。

点击“Set standard values”，弹出“Default values form”界面，在此可设置默认值，且窗口中所有设置值各自分属于spacing rule 和Physical rule 中名为“Default”的约束集。

此处我们取默认值。

图1下面步骤2-步骤4为Physical（Line/vias）rule物理特性（线宽和过孔）约束设置过程步骤2：线宽约束设置。

点击“Physical（Line/vias）rule set→set values”，在出现的窗口上方空白处填入新约束名称，如“LVDS_SIG”，然后点击“ADD”，新的约束就产生了。

如果需要设置这是某一层的约束，还要在“subclass”中选择相应的层面。

接下来就在相应栏填入需要的值。

如下图所示：图2如果还有其它信号的线宽要求，请重复上述步骤。

Min line width：最小线宽Max line width：最大线宽，填0=∞Min neck width：Neck 模式最小线宽Max neck length：Neck 模式最大走线长度DiffPair primary gap：首选差分间距（单端线可不填）DiffPair neck gap：Neck 模式差分间距（单端线可不填）过孔规格在“Via list property”中设定，一般设定在默认约束规则下。

约束法操作流程

约束法操作流程一、概述。

约束法是一种常见的管理方法，通过对个人或团队进行一定的约束和规范，以达到提高工作效率、规范行为的目的。

在实际操作中，约束法可以帮助管理者更好地管理团队，提高工作效率，规范员工行为，促进团队的良好发展。

下面将详细介绍约束法的操作流程。

二、明确约束目标。

在实施约束法之前，首先需要明确约束的目标。

具体来说，就是要明确约束的对象是谁，需要约束的行为是什么，约束的范围是多大。

只有明确了约束的目标，才能有针对性地制定约束措施，确保约束的有效性和合理性。

三、制定约束规则。

明确了约束目标之后，就需要制定约束规则。

约束规则是约束法的具体体现，它可以是一些行为规范、工作制度、管理流程等。

在制定约束规则时，需要考虑到实际情况，合理设置规则内容，确保规则的可执行性和合理性。

四、沟通和培训。

制定好约束规则之后，需要进行沟通和培训工作。

通过有效的沟通和培训，可以让被约束的对象充分理解约束规则的重要性和必要性，增强其执行约束规则的意识和能力。

同时，也可以帮助被约束的对象更好地适应新的约束环境，提高工作效率。

五、监督和检查。

在约束法的实施过程中，监督和检查是非常重要的环节。

管理者需要对约束规则的执行情况进行监督和检查，及时发现和解决问题，确保约束规则的有效执行。

通过监督和检查，可以及时发现问题，加强约束的有效性，确保约束法的顺利实施。

六、激励和惩罚。

在实施约束法的过程中，激励和惩罚是必不可少的手段。

对于执行约束规则良好的对象，可以给予适当的激励，以增强其执行约束规则的积极性和主动性；对于违反约束规则的行为，也需要进行相应的惩罚，以维护约束规则的严肃性和权威性。

七、持续改进。

约束法的实施是一个持续改进的过程。

管理者需要不断总结经验，及时调整和完善约束规则，以适应不断变化的环境和需求。

同时，也需要不断提升约束法的有效性和合理性，确保约束法能够持续发挥作用，促进团队的良好发展。

八、总结。

约束法是一种常见的管理方法，通过对个人或团队进行一定的约束和规范，以达到提高工作效率、规范行为的目的。

CADENCE学习笔记5

CADENCE学习笔记8设置约束规则setup-constraint注意：在约束管理器中经常很多命令不能用，是因为PCB当前处于某个命令状态。

设置完规则后，需要update DRC，否则很多DRC标记不消除。

setup-constraint：打开规则管理器，必须设置间距和线宽；net-class：仅用于设置线宽、线距的信号集合;可以同时为physical和spacing约束创建net class，在electrical中看不到；在electrical中创建的net class在其他约束中看不到。

不要对电源地创建net group，可以创建net classnet-group：16.6以后归集某类信号的几个，可以设置所有规则，代替以前版本的bus，创建net group后，在physical、spacing、electrical约束中都可以看到这个网络组；不要对电源地创建net group，可以创建net class。

match-group：仅用于某类信号的等长参数。

给电源和地网络创建了net group后，移动包含电源和地网络的元件，给包含电源和地网络的元件布线都变得非常卡顿，删除这个net group后卡顿消除。

建议电源和地网络使用net class。

添加器件模型后（设置xnet后），很多网络被合并在一起，可以通过下图来查找网络。

在添加器件模型时，不要对所有元件添加模型，建议对具体的元件单个添加模型。

8.1Spacing间距约束必须设置，需要设置有电气属性的布线、引脚、过孔、shape相互之间的间距。

1Spacing constrain set-All layer:可以对所有层设置，也可以单独对每一层设置。

在右侧表格内，default行连续选择多个表格，输入数值，然后按enter键可以实现多个表格统一赋值。

一般间距不要小于6mil，一般板厂都能加工。

注意此间距是走线边沿间的安全间距，不是走线中心间距。