集成电路工艺第一章硅集成电路衬底加工技术
硅工艺 第一章-硅的晶体结构、环境与衬底制备
1.1 硅晶体结构的特点
晶体中组成原子、分子、离子按一定规则周期排列。任一晶体都可以看成由 质点（原子、分子、离子）在三维空间按一定规则重复排列构成的。 晶格－晶体中这种周期性结构。 单晶－整个晶体由单一的晶格连续组成的晶体。 多晶－晶体由相同结构的很多小晶粒无规则地堆积而成。
硅的晶体结构
硅的晶体结构：构成一个正四面体，具有金 刚石晶体结构。
22 1 4 1 2 4
4
2.83
2a a
2a2 a2
1.2.3 堆积模型
面心立方晶格又称立方密排晶格 两种堆积方式：AB-六角密积 配位数－12 ABC－立方密积
1.2.4 双层密排面
金刚石结构为两套面心立方晶格套构而成，所以它的{111}晶面也是原子
密排面。沿体对角线滑移1/4梯对角线的长度，刚好是晶胞面心立方原子
1.3 单晶中的原生缺陷和有害杂质
原生缺陷是晶体生长过程中形成的缺陷。主要有宏观缺陷
和微观缺陷两大类。孪晶、裂纹、夹杂、位错、小角度晶界、微缺陷和 微沉积等。
有害杂质则是会影响晶体性质的杂质或杂质团，主要有
受主、施主、重金属、碱金属等。原量生缺陷和有害杂质除影响材料的 力学性质、载流子的输运或杂质的扩散行为外,还与加工工艺中产生的诱 生缺陷密切相关。
所在位置。形成AA
BB´CC´堆积。故硅晶体的密排面都是双层的。
双层密排面内距离： 3a /12
双层密排面间距离： 3a / 4
金刚石晶面的特点： 1、易沿{111}密排面形成解理面。 2、 {111}密排面结合牢固，化学腐 蚀困难、缓慢，腐蚀后容易暴露在 表面。 3、 {111}密排面面间距离大，结合 弱，晶格缺陷容易在此形成和扩展。 4、 {111}密排面晶面能量低，在晶 体生长中易使晶体表面形成{111} 晶面。
硅集成电路工艺基础
硅集成电路（Silicon Integrated Circuit，简称Si IC）工艺是制造集成电路的关键技术。
下面是硅集成电路工艺的基础知识：
半导体材料：硅是最常用的半导体材料，因其丰富、稳定、可控制的电子特性而被广泛应用于集成电路制造。
显示基片：硅晶圆（Silicon Wafer）是制造硅集成电路的基础材料。
晶圆要求高纯度和平整度，并通过特定的杂质掺入工艺形成P型或N型半导体。
清洁和沉积：在制造过程中，晶圆需要经过清洁工艺以去除杂质和污染物。
然后，在晶圆上进行化学气相沉积（CVD）或物理气相沉积（PVD）等薄膜沉积工艺，将各种功能层沉积在晶圆表面。
光刻：光刻是通过光刻胶（Photoresist）层和光刻机将设计好的图形传输到晶圆上。
光刻胶在曝光后通过显影工艺形成光刻图形，可以作为掩模来制备电路中的电子器件。
电子器件制造：通过沉积、蚀刻、掺杂等工艺步骤，在晶圆上制造各种类型的电子器件，如晶体管、电容器和电阻器等。
这些器件通常由不同的半导体材料和各种金属、氧化物和多层薄膜组成。
金属互连：通过沉积导电金属（如铜、铝等），并通过光刻、蚀刻等工艺形成金属线、连线和接触以连接各个电子器件。
金属互连提供了电子信号和电能传输的路径。
封装测试：晶圆完成器件制造后，它们被切割成单个芯片，然后通过封装工艺将芯片封装在塑料或陶瓷封装中。
最后，通过功能测试和可靠性测试来验证芯片的工作状态和性能。
这些是硅集成电路工艺的基础知识，基于这些基础，可以制造各种类型和规模的集成电路。
还有许多先进的工艺技术和制造方法，如多晶硅、离子注入、深紫外光刻等，用于制造更复杂、更高性能的集成电路。
硅集成电路 工艺
3、有机物污染：
来源于真空设备等的润滑剂、溶剂、清洗 剂、潮气、细菌等。
影响对Si表面无机物的清洗；影响氧化栅 的生长。
4、天然氧化层：
暴露在室温下的空气或含溶解氧的去离子 水中，硅片的表面将被迅速氧化（几秒~几分 钟，厚度20~30Å）。
影响接触。
硅集成电路 工艺.ppt
1.1. 基本污染类型及其对器件的影响 1、颗粒：引起电路的开路和短路
mm
基本要求：器件工艺中能接受的颗粒尺度 必须小于最小器件特征尺寸的一半。
颗粒的来源： 空气、人、厂房、水、工艺用化学品
、工艺用气体、生产设备
检测：激光扫描（>0.1m)
2、金属杂质：
引入深能级改变少子寿命增加漏电流；过饱和 析出形成缺陷团；快速扩散迁移到界面增加表面 态；改变栅结构。
• 整体要求：
– 净化等级
– 温度22°C
– 湿度43%
– 空气质量
– 室内气压m/sec
–
8~10Hz
– 接地
– 抗电磁干扰
– 静电释放
• IC生产线投资分布
• Building
25%
• Cleanroom system
25%
• Central utilities
或单片清洗
– 去离子水（Deionized Water）
• 阳离子交换树脂 • 如：R（SO3H）+Na+R（SO3Na）+H+ • 阴离子交换树脂 • 如：R（NOH）+Cl-R（NCl）+OH-
– 去离子水的测量
• 18M-cm（25°C）
DI Water还要进行现场超过滤（0.005m的颗粒 )和脱气处理(氧含量<10ppb)
集成电路基本制造工艺
– Na、K、Fe、Cu、Au 等元素 – 扩散系数要比替位式扩散大6～7个数量级 – （绝对不许用手摸硅片—防止Na+沾污。）30
Sc
Sc
xJ
xJ
立体图
柱面
平面 球面
横向扩展宽度=0.8xj
剖面图
杂质横向扩散示意图
31
离子注入
离子注入是另一种掺杂技术，离子 注入掺杂也分为两个步骤：离子注入和 退火再分布。离子注入是通过高能离子 束轰击硅片表面，在掺杂窗口处，杂质 离子被注入硅本体，在其他部位，杂质 离子被硅表面的保护层屏蔽，完成选择 掺杂的过程。进入硅中的杂质离子在一 定的位置形成一定的分布。通常，离子 注入的深度(平均射程)较浅且浓度较大， 必须重新使它们再分布。掺杂深度由注 入杂质离子的能量和质量决定，掺杂浓 度由注入杂质离子的数目(剂量)决定。
27
1.2.3 掺杂工艺（扩散与离子注入）
通过掺杂可以在硅衬底上形成不同类型的半导体区
域，构成各种器件结构。掺杂工艺的基本思想就是通过 某种技术措施，将一定浓度的Ⅲ价元素，如硼，或Ⅴ价 元素，如磷、砷等掺入半导体衬底。
D
G
S
G
D
S
Al
SiO2
N
N
P-si
28
掺杂：将需要的杂质掺入特定的 半导体区域中，以达到改变半导 体电学性质，形成PN结、电阻、 欧姆接触
湿法刻蚀：利用液态化学试剂或溶液通过化 学反应进行刻蚀的方法。
干法刻蚀：主要指利用低压放电产生的等离子 体中的离子或游离基(处于激发态的分子、原子 及各种原子基团等)与材料发生化学反应或通过 轰击等物理作用而达到刻蚀的目的。
26
集成电路工艺第一章硅集成电路衬底加工技术
3 微电子工艺特点及用途
• 超净 环境、操作者、工艺三方面的超净，如超净 室，ULSI在100级超净室制作，超净台达10级。 • 超纯 指所用材料方面，如衬底材料、功能性电子 材料、水、气等； Si、Ge单晶纯度达11个9。 • 高技术含量 设备先进，技术先进。 • 高精度 光刻图形的最小线条尺寸在深亚微米量级， 制备的介质薄膜厚度也在纳米量级，而精度更在上 述尺度之上。 • 大批量，低成本 图形转移技术使之得以实现。
In 加热、 降温 pn结
Ge
N-Ge
合金法pn结示意图
The First Transistor from Bell Labs
Photo courtesy of Lucent Technologies Bell Labs Innovations
诞生
• 1958年在美国的德州仪器公司和仙 童公司各自研制出了集成电路，采 用的工艺方法是硅平面工艺。
2
2
DROM集成度与工艺的进展
年代
集成度
1985年
1M 1.25
1988年
4M 0.8
1991年
16M 0.6 准分子 电子束
1994年 1997年 2000年
64M 0.5 电子束 256M 0.35 1G 0.18
最小 线宽 光刻 技术
光学曝光
X射线 （电子束）
摩尔定律：每隔3年IC集成度提高4倍
CZ Crystal Puller
Crystal puller and rotation mechanism
Crystal seed
Single crystal silicon Quartz crucible Carbon heating element
半导体衬底—集成电路工艺技术
半导体衬底—集成电路工艺技术半导体衬底是集成电路工艺技术中非常重要的一个环节，它相当于集成电路的基础材料，承载着芯片的各种功能。
在集成电路工艺中，半导体衬底起到了支撑和隔离的作用，保证了芯片的稳定性和可靠性。
本文将从半导体衬底的材料、制备和表面处理等方面，详细介绍半导体衬底在集成电路工艺技术中的重要性。
首先，半导体衬底的选择对集成电路的性能和可靠性有着重要影响。
常见的半导体衬底材料有硅(Si)和镓砷(GaAs)等，它们具有良好的导电性和半导体特性。
硅作为最常用的半导体材料，其价格低廉、晶体质量好、热稳定性和刻蚀性能较强，被广泛用于集成电路制造。
而镓砷则在高频器件和光电器件中表现出较强的优势。
其次，半导体衬底的制备工艺对芯片性能的影响也是不可忽视的。
制备半导体衬底的工艺主要包括晶体生长和衬底切片。
晶体生长通常有单晶生长和多晶生长两种方式，其中单晶生长技术可以制备出较高质量的单晶硅。
而衬底切片是将大块的单晶硅或其他材料切割成薄片，以满足集成电路制造的要求。
此外，半导体衬底的表面处理也是集成电路工艺中的关键步骤之一、半导体衬底的表面处理主要包括清洗、刻蚀和涂覆等工艺。
清洗可以去除衬底表面的杂质和污染物，保证表面的纯度；刻蚀可以改善衬底的表面形貌和平整度，提高集成电路的器件性能；涂覆则是将各种功能材料覆盖在衬底表面，制作出具有特定功能的结构和元件。
最后，随着集成电路工艺的不断发展和进步，半导体衬底的制备和工艺技术也在不断创新和完善。
例如，目前已经提出了一种新型的衬底材料，绝缘体衬底。
绝缘体衬底具有较低的电阻率和较好的绝缘性能，可以用于制备低功耗和高速的集成电路。
此外，还有一些新型的半导体材料，如碳化硅和氮化镓等，也被广泛应用于集成电路的制造。
总之，半导体衬底在集成电路工艺技术中起着至关重要的作用。
它不仅是芯片的基础材料，还承载着芯片的各种功能和性能。
通过选择合适的材料、优化制备工艺和表面处理技术，可以提高集成电路的性能和可靠性。
集成电路制造工艺流程
P N+ N-P+
23
1.1.1 工艺流程（续5） 蒸镀金属 反刻金属
P P+ N+ N- P+
P-Sub
2021/1/7 韩良
P N+ N-P+
24
1.1.1 工艺流程（续6） 钝化 光刻钝化窗口后工序
P P+ N+ N- P+
P-Sub
2021/1/7 韩良
P N+ N-P+
25
1.1.2 光刻掩膜版汇总
N–-epi
钝化层
SiO2
P+
P-Sub 2021/1/7 韩良
N+埋层 27
EB C
N+ P
N+
N–-epi
P+
1.1.4 埋层的作用
1.减小串联电阻（集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生pnp晶体管的影响（第二章介绍）
光P+刻胶
SiO2
EB C
N+ P
计公司。
2021/1/7
2
韩良
引言
2. 代客户加工（代工）方式
➢ 芯片设计单位和工艺制造单位的分离，即芯片设计单位可以不拥有生产线而存在和发 展，而芯片制造单位致力于工艺实现，即代客户加工（简称代工）方式。
➢ 代工方式已成为集成电路技术发展的一个重要特征。
2021/1/7
3
韩良
引言
3. PDK文件
2021/1/7
5
韩良
引言
5. 掩模与流片
➢ 代工单位根据设计单位提供的GDS-Ⅱ格式的版图 数据，首先制作掩模（Mask），将版图数据定义 的图形固化到铬板等材料的一套掩模上。
硅集成电路工艺基础：第一章 硅的晶体结构
2、70年代生产设备实现了半自动操作
3、出现了标准化组织
1970年，SEMI (Semiconduct or Equipment and Meterials International)国际半导体设备及材料协会成立。
1977年，SIA(Semiconductor Industry Association ) 半导体 协会成立。
第一个晶体管的发明者： Willian Shockley、John Bardeen、Walter Brattain
1950年代—— 晶体管技术不断发展
1952年，第一个单晶Ge晶体管。
1954年，第一个单晶硅晶体管，德州仪器公司， Gordon Teal。
1957年，加利福尼亚州的仙童半导体公司（FairChild Semiconductor） 制造出第一个商用平面晶体管。—— 平面技术 。
1999
2001
2004
2007
最小特征尺寸（μm）
0.35
动态随机存储器(Dynamic Random Access Memory,简称DRAM芯片)
每片芯片的字节数 每字节的成本（毫分）
微处理器（ Microprocessor） 每cm2面积的晶体管数
每个晶体管的成本（毫分）
专用集成电路 (application specific integrated circuits，ASIC) 每cm2面积的晶体管数 每个晶体管的成本（毫分）
Ultra Large Scale Integration ULSI （超大规模）
Super Large Scale Integration SLSI （甚大规模）
IC工艺技术1引言和硅衬底.pptx
N+
p
P+
N+ P+
N+
双极集成电路工艺
• 接触孔光刻
N+
p
P+
N+ P+
N+
双极集成电路工艺
• 金属连线
N+
p
N+
P+
P+
N+
集成电路制造环境
• 超净厂房 无尘、恒温、恒湿
• 超净水 • 超净气体
常用气体(N2、O2、H2)纯度>99.9999% 颗粒控制严 0.5/L • 超净化学药品 纯度、颗粒控制
电流
IDS
门延迟 T
缩小因子
1/λ 1/k λ2/k λ/k λ/k2 k/ λ2
恒电场和恒电压缩小
参数
变量
恒电场
几何尺寸 W, L, tox, xj 1/λ
电压
VDS,VGS
1/λ
掺杂浓度 NA, ND
λ
电场
E
1
电流
IDS
1/ λ
门延迟 T
1/ λ
恒电压 1/ λ 1 λ2 λ λ 1/λ2
双极型晶体管的等比例缩小
工艺整合
• 双极集成电路 *数字双极集成电路－高速 *模拟双极集成电路－精度（含电容，pnp)
• CMOS集成电路 *数字逻辑，存储器CMOS *数字模拟混合CMOS
• BiCMOS集成电路 • 高压功率MOS • BCD集成电路
双极集成电路工艺
• 埋层光刻
P (111) Sub 10-20-cm
• 发射极条宽
k
• 基区掺杂浓度
k1.6
半导体衬底—集成电路工艺技术
③靠近顶部，这里的温度低于1500℃，根据热力学，预计逆向反应占主导地
位：
SiO+CO→SiO2+C
炉料是从炉顶加入炉内的，而液态硅从炉底周期性的放出，铸成 锭 条。如果铸锭是定向的，符合被称为正常凝固的条件，其杂质 再分 布可利用来进行一定提纯：Cs=keffC0(1-g)keff-1，为了使电弧 炉反应 进行得顺利，要保持炉料的多孔性，使得SiO和CO能有
439,457,1935). 然而，由于材料的困难实际
制 备 晶 体 管 在 1960 年 以 前 是 不 可 能 的
。 Shockley最初的场效应晶体管的专利申请
被完 全 驳 回 ； Bardeen，巴 丁 ( 美 国 物 理
学家, 点接触晶
19体56管,19的7专2两利度也获因诺为贝有尔L物il理ie学nf奖el)d集的的成电路工艺
两个集成电路的独立发明人
杰克.基尔比和罗伯特•诺伊斯
罗伯特•诺伊斯（Robert Noyce）
集成电路工艺
INTEGRATED CIRCUIT TECHNOLOGY
人类智力的一次飞跃
JILIN UNIVERSITY
瑞典皇家科学院将2000年诺贝
尔物理奖授予俄罗斯圣彼得堡约飞
物理技术研究所的阿尔弗洛夫博士,
参考 2、《微电子制造科学原理与
工程技
术》，作者 Stephen A. Campbell，电子
工业出版社。
集成电路工艺
INTEGRATED CIRCUIT TECHNOLOGY
第一章 半导体衬底
晶体生长、晶圆片制造及硅晶圆片的n and Basic
个晶体管
集成电路工艺
集成电路工艺技术
集成电路工艺技术集成电路工艺技术是现代电子工程中非常重要的一部分，主要是指将多个电子器件集成在同一块硅片上，并通过一系列的制程步骤将电路图形转化为实际的电子器件。
集成电路工艺技术的发展对现代电子产品的小型化、高性能和低功耗提供了重要支持。
首先，集成电路工艺技术需要进行几个基本的制程步骤。
首先是硅片准备，即将硅片进行清洗和去除杂质等预处理工作。
接下来是光刻，通过光罩将电路图形投影在硅片上，并用光刻胶固化后，通过化学蚀刻去除光刻胶以及暴露的硅片表面，形成电路图形。
然后是沉积，将金属或氧化物等材料沉积在硅片表面，形成连接电路或绝缘层。
接下来是蚀刻，通过化学或物理手段将不需要的材料去除，保留需要的电路图形。
最后是封装，将芯片封装成具有引脚的封装体，以便与其他电子器件或系统连接。
其次，集成电路工艺技术的发展带来了许多重要的技术突破。
例如，随着摩尔定律的不断发展，集成电路的器件尺寸越来越小，同时集成度也越来越高。
这就要求工艺技术能够有效地制备出微纳米级别的器件结构，并保证其性能和可靠性。
另外，随着功耗问题的日益凸显，低功耗工艺技术逐渐成为研究热点，如低功耗CMOS工艺以及3D集成电路技术等。
此外，材料的应用也得到了极大的发展，如高介电常数材料、高迁移率材料、氮化硅等，都提高了芯片的性能。
最后，集成电路工艺技术在现代电子产品中发挥着重要的作用。
首先，集成电路工艺技术的发展支持了电子产品小型化的发展趋势。
通过将多个电子器件集成在同一块硅片上，可以大大减小电路板的体积，从而实现电子产品的小型化。
其次，集成电路工艺技术的进步提高了电子产品的性能。
通过微纳米级别的器件制备和优化的工艺流程，可以提高芯片的运算速度、存储容量等性能指标。
最后，集成电路工艺技术的发展降低了电子产品的成本。
随着工艺技术的不断进步，芯片的制造成本越来越低，从而使得电子产品的价格也越来越低廉。
综上所述，集成电路工艺技术是现代电子工程中至关重要的一部分。
集成电路制造技术(原理与工艺)--硅衬底之一
集成电路制造技术（原理与工艺）--硅衬底之一现在集成电路使用的最基本的本征材料有：硅（Si)，锗（Ge），砷化镓（GaAs)，室温下硅的晶格电子迁移率为1350，较锗3900，砷化镓8600要小得多，说到晶格下面会有介绍，而电子迁移率表征着器件的运行速度，所以硅一般会用在频率相对较低的集成电路生产中，而高频器件，高速，微波微电子产品的衬底材料领域由砷化镓占领。
硅作为地球最普遍的材料，所以让我们先来了解生产一颗常用的硅基IC需要的工艺流程，产品的生产过程示意图如下：如图所示，从单晶硅锭切割加工成硅片，然后从硅片通过20～30的工艺步骤制成集成电路芯片，然后调试好后，就划分为小单元的芯片，然后进行封装，测试后，就可以出品做生意了。
看到这里我们应该多问几个How，Why，When了。
单晶硅是怎样制成的（How)？切割加工的芯片的厚度（为什么是这个厚度，Why)？20～30个工艺步骤（为什么需要这些工序Why,在什么时候做When)?且听下面分解。
对于以上的几个问题，让我们先了解下原始硅片变成集成芯片的步骤，就拿硅基双极型NPN晶体管芯片（即普通的NPN型三极管）为例，制造的主要工艺流程如下所示步骤（1）--外延工艺，是在重掺杂的单晶硅片上通过物理（或化学)的方法生长轻掺杂的单晶硅层，晶体管的两个PN结就是做在这层轻掺杂的外延层上。
步骤（2）--氧化工艺，是在硅片表面用氧化方法或物理(或化学）薄膜积淀的方法得到一层二氧化硅薄膜，作为后续定域掺杂的掩蔽膜。
步骤（3）--一次光刻工艺，是在二氧化硅掩膜上光刻出基区窗口图形来，以进行下一步的基区掺杂。
步骤（4）--硼掺杂工艺，是用热扩散或离子注入等方法在N型硅上掺入P型杂质硼，目的是获得晶体管的集电极。
步骤（5）--二次光刻工艺，是晶体管制作的第二次光刻，和步骤3一样，目的是在二氧化硅掩膜上光刻出发射区窗口图形来，以进行下一步的发射区掺杂。
二次光刻是在一次光刻基础上进行的，必须与一次光刻图形对准。
集成电路工艺第一章硅集成电路衬底加工技术
在加工过程中使用的各种化学试剂和气体 ，如酸、碱、氧化剂、还原剂等，具有高 纯度和低杂质含量等特点。
03
硅集成电路衬底加工技 术的发展趋势
硅集成电路衬底加工技术的未来发展方向
01
硅集成电路衬底加工技术将继续 向精细化、高集成度方向发展， 以满足更小尺寸、更高性能的集 成电路需求。
02
随着新材料、新技术的不断涌现 ，硅集成电路衬底加工技术将不 断拓展应用领域，如柔性电子、 生物医疗等新兴领域。
化学机械抛光设备
用于在完成电路制作后，对硅片表面 进行抛光处理。
硅集成电路衬底的加工材料
单晶硅片
二氧化硅
作为集成电路的衬底材料，具有高纯度、 低缺陷密度和高机械强度等特点。
作为保护层和介质层，具有高绝缘性能和 化学稳定性。
光刻胶
化学试剂和气体
用于将电路图形转移到硅片表面，具有高 灵敏度、高分辨率和低缺陷密度等特点。
随着纳米加工技术的发展，硅集成电路衬底的纳米级加工已经逐渐实现，这将为 更小尺寸的集成电路提供技术支持。
在新型材料的应用方面，硅集成电路衬底加工技术也在不断探索和尝试，如石墨 烯、氮化镓等新型材料的衬底加工技术已经取得了一定的进展。
04
硅集成电路衬底加工技 术的应用场景
硅集成电路衬底在电子设备中的应用
硅集成电路衬底在通信设备中的应用主要涉及光纤通信、无线通信等领域，为现代通信技术的发展提 供了重
军事设备中的雷达、导弹、导航系统 等精密仪器，都需要使用高精度、高 性能的硅集成电路衬底。
VS
硅集成电路衬底在军事设备中的应用， 不仅提高了军事设备的性能，还为军 事技术的创新发展提供了有力支持。
硅集成电路衬底加工技术的技术难题
集成电路工艺
集成电路工艺1. 引言集成电路工艺是指在硅基片上进行多重工艺步骤，以形成集成电路器件。
集成电路工艺的发展对电子信息领域的技术进步起到了重要的推动作用。
本文将介绍集成电路工艺的基本概念、工艺步骤以及工艺流程。
2. 集成电路工艺的基本概念集成电路工艺是通过将不同的材料和化学物质沉积、刻蚀、蚀刻、掺杂等工艺步骤，使得硅基片上形成各种电子器件和互联线路的过程。
集成电路工艺的主要目标是实现器件的微缩化、高集成度和高性能。
3. 集成电路工艺步骤3.1 掺杂掺杂是指在硅基片上加入杂质，以改变硅基片的电性质。
通过掺杂可以形成n 型或p型的半导体材料。
常用的掺杂方法有离子注入和扩散两种。
3.2 脱膜脱膜是去掉硅基片表面的氧化层或者硝化层，使得表面光滑，并且便于后续工艺步骤的进行。
脱膜的方法有湿法脱膜和干法脱膜两种。
3.3 沉积沉积是指在硅基片表面沉积一层薄膜材料，如二氧化硅、氮化硅等。
沉积的目的是保护硅基片并形成器件的绝缘层或介质层。
常用的沉积方法有化学气相沉积和物理气相沉积。
3.4 电镀电镀是在硅基片上沉积一层金属薄膜，以形成电线或电极。
电镀可以通过化学方法或电化学方法来实现，常用的电镀材料有铜、铝等。
3.5 制备器件制备器件是集成电路工艺的核心步骤，通过光刻、曝光和蚀刻等工艺步骤，将沉积的薄膜材料加工成具有特定功能的电子器件，例如晶体管、电容器等。
4. 集成电路工艺流程集成电路工艺通常分为前端工艺和后端工艺。
4.1 前端工艺前端工艺是指制备器件的过程，主要包括掺杂、脱膜、沉积、电镀和制备器件等步骤。
前端工艺的目标是将材料沉积在硅基片上并形成各种电子器件。
4.2 后端工艺后端工艺是指完成整个芯片的组装和测试过程。
后端工艺主要包括封装、焊接和测试等步骤。
封装是将芯片封装到芯片包装容器中，以保护芯片并便于与其他元器件连接。
焊接是将芯片与线路板进行连接，形成完整的电子产品。
测试是通过特定的测试设备对芯片进行电性能和功能测试，以确保芯片符合设计要求。
集成电路制造工艺之衬底制备
集成电路制造工艺之衬底制备集成电路的制造技术是由分离器件的制造技术发展起来的，从制造工艺上看，两种工艺流程中绝大多数制造工艺是相通的，但集成电路制造技术中包含了分离器件制造所没有的特殊工艺。
综观其发展历程，由四十年代末的合金工艺原理到五十年代初的合金扩散工艺原理，又由于硅平面工艺的出现而发展为硅平面工艺原理、继而发展为硅外延平面工艺原理，硅外延平面工艺是集成电路制造的基础工艺。
现代大规模至甚大规模集成电路的制造工艺包括很多种基本的单项工艺，如掺杂技术、光刻技术（制版技术）、电极制造技术等。
其中，在整个的制造流程中，衬底材料和衬底制备是集成电路制造工艺的基础。
目前用于制造半导体器件的材料主要有元素半导体（如Si、Ge）和化合物半导体（如GaAs、InSb）下面以硅材料为例来说明衬底制备中的具体流程。
首先，由多晶硅制备出单晶硅，单晶硅的制备可以由直拉法（克洛斯基(CZ)法）生长来获得；具体步骤如下：1.引晶：当温度稳定时，可将籽晶与熔体接触。
此时要控制好温度，当籽晶与熔体液面接触，浸润良好时，可开始缓慢提拉，随着籽晶上升硅在籽晶头部结晶，这一步骤叫“引晶”，又称“下种”。
2.缩颈：“缩颈”是指在引晶后略为降低温度，提高拉速，拉一段直径比籽晶细的部分。
其目的是排除接触不良引起的多晶和尽量消除籽晶内原有位错的延伸。
颈一般要长于20mm3.放肩：缩颈工艺完成后，略降低温度，让晶体逐渐长大到所需的直径为止。
这称为“放肩”。
在放肩时可判别晶体是否是单晶，否则要将其熔掉重新引晶。
单晶体外形上的特征—棱的出现可帮助我们判别，<111>方向应有对称三条棱，<100>方向有对称的四条棱。
4.等径生长：当晶体直径到达所需尺寸后，提高拉速，使晶体直径不再增大，称为收肩。
收肩后保持晶体直径不变，就是等径生长。
此时要严格控制温度和拉速不变。
5.收晶：晶体生长所需长度后，拉速不变，升高熔体温度或熔体温度不变，加快拉速，使晶体脱离熔体液面。
硅集成电路基本工艺流程简介
硅集成电路基本工艺流程简介近年来，日新月异的硅集成电路工艺技术迅猛发展，一些新技术、新工艺也在不断地产生，然而，无论怎样，硅集成电路制造的基本工艺还是不变的。
以下是关于这些基本工艺的简单介绍。
IC制造工艺的基本原理和过程IC基本制造工艺包括：基片外延生长、掩模制造、曝光、氧化、刻蚀、扩散、离子注入及金属层形成。
一、硅片制备（切、磨、抛）1、晶体的生长（单晶硅材料的制备）：1) 粗硅制备: SiO2+2H2=Si+2H2O 99％经过提纯: >99.999999%2) 提拉法基本原理是将构成晶体的原料放在坩埚中加热熔化，在熔体表面接籽晶提拉熔体，在受控条件下，使籽晶和熔体的交界面上不断进行原子或分子的重新排列，随降温逐渐凝固而生长出单晶体.2、晶体切片：切成厚度约几百微米的薄片二、晶圆处理制程主要工作为在硅晶圆上制作电路与电子元件，是整个集成电路制造过程中所需技术最复杂、资金投入最多的过程。
功能设计à模块设计à电路设计à版图设计à制作光罩其工艺流程如下：1、表面清洗晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。
2、初次氧化有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力氧化技术干法氧化 Si(固) + O2 à SiO2(固)湿法氧化 Si(固) +2H2O à SiO2(固) + 2H23、CVD法沉积一层Si3N4。
CVD法通常分为常压CVD、低压CVD 、热CVD、电浆增强 CVD及外延生长法（LPE）。
着重介绍外延生长法（LPE）：该法可以在平面或非平面衬底上生长出十分完善的和单晶衬底的原子排列同样的单晶薄膜的结构。
在外延工艺中，可根据需要控制外延层的导电类型、电阻率、厚度，而且这些参数不依赖于衬底情况。
4、图形转换（光刻与刻蚀）光刻是将设计在掩模版上的图形转移到半导体晶片上，是整个集成电路制造流程中的关键工序，着重介绍如下：1）目的：按照平面晶体管和集成电路的设计要求，在SiO2或金属蒸发层上面刻蚀出与掩模板完全对应的几何图形，以实现选择性扩散和金属膜布线。
硅集成电路基本工艺流程简介教学文案
硅集成电路基本工艺流程简介硅集成电路基本工艺流程简介近年来，日新月异的硅集成电路工艺技术迅猛发展，一些新技术、新工艺也在不断地产生，然而，无论怎样，硅集成电路制造的基本工艺还是不变的。
以下是关于这些基本工艺的简单介绍。
IC制造工艺的基本原理和过程IC基本制造工艺包括：基片外延生长、掩模制造、曝光、氧化、刻蚀、扩散、离子注入及金属层形成。
一、硅片制备（切、磨、抛）1、晶体的生长（单晶硅材料的制备）：1) 粗硅制备: SiO2+2H2=Si+2H2O99％经过提纯: >99.999999%2) 提拉法基本原理是将构成晶体的原料放在坩埚中加热熔化，在熔体表面接籽晶提拉熔体，在受控条件下，使籽晶和熔体的交界面上不断进行原子或分子的重新排列，随降温逐渐凝固而生长出单晶体.2、晶体切片：切成厚度约几百微米的薄片二、晶圆处理制程主要工作为在硅晶圆上制作电路与电子元件，是整个集成电路制造过程中所需技术最复杂、资金投入最多的过程。
功能设计à模块设计à电路设计à版图设计à制作光罩其工艺流程如下：1、表面清洗晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。
2、初次氧化有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力氧化技术干法氧化 Si(固) + O2 à SiO2(固)湿法氧化 Si(固) +2H2O à SiO2(固) + 2H23、CVD法沉积一层Si3N4。
CVD法通常分为常压CVD、低压CVD 、热CVD、电浆增强 CVD及外延生长法（LPE）。
着重介绍外延生长法（LPE）：该法可以在平面或非平面衬底上生长出十分完善的和单晶衬底的原子排列同样的单晶薄膜的结构。
在外延工艺中，可根据需要控制外延层的导电类型、电阻率、厚度，而且这些参数不依赖于衬底情况。
4、图形转换（光刻与刻蚀）光刻是将设计在掩模版上的图形转移到半导体晶片上，是整个集成电路制造流程中的关键工序，着重介绍如下：1）目的：按照平面晶体管和集成电路的设计要求，在SiO2或金属蒸发层上面刻蚀出与掩模板完全对应的几何图形，以实现选择性扩散和金属膜布线。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路从小规模集成电路迅速发展到大规模 集成电路和超大规模集成电路，从而使电子产 品向着高效能低消耗、高精度、高稳定、智能 化的方向发展。
什么是微电子工艺
• 微电子工艺，是指用半导体材料制作微电 子产品的方法、原理、技术。
• 不同产品的制作工艺不同，但可将制作工 艺分解为多个基本相同的小单元（工序）， 称为单项工艺。
– 微电子技术与其它领域相结合将产生新的产业 和新的学科，例如MEMS、DNA芯片等----其 核心是将电子信息系统中的信息获取、信息执 行与信息处理等主要功能集成在一个芯片上， 而完成信息处理处理功能。
互连技术
– 铜互连已在0.25/0.18um技术代中使 用；但是在0.13um以后，铜互连与 低介电常数绝缘材料共同使用时的 可靠性问题还有待研究开发
张忠谋：台湾半导体教父
• 全球第一个集成 电路标准加工厂 （Foundry）是 1987年成立的台 湾积体电路公司， 它的创始人张忠 谋也被誉为“晶 体芯片加工之 父”。
张忠谋
戈登-摩尔提出摩尔定律
•英特尔公司的联合创始人之
一----戈登-摩尔2
2
•早在1965年，摩尔就曾对集
成电路的未来作出预测。
第一章：超大规模集成电路硅衬底加工技术
CZ Crystal Puller
Crystal puller and rotation mechanism
Crystal seed
Single crystal silicon
Quartz crucible
Carbon heating element
Figure 4.10
未来
• 电子产品发展趋势：更小，更快，更冷 • 现有的工艺将更成熟、完善；新技术不断出现。
当前，光刻工艺线宽已达0.045微米。由于量子 尺寸效应，集成电路线宽的物理极限约为0.035 微米，即35纳米。 • 另外，硅片平整度也是影响工艺特征尺寸进一 步小型化的重要因素。 • 微电子业的发展面临转折。上世纪九十年代纳 电子技术出现，并越来越受到关注。
Crystal Growth Shaping
Wafer Slicing
Wafer Lapping and Edge Grind
Etching
Polishing
Cleaning Inspection Packaging
Figure 4.19
硅单晶的加工成型技术
硅片加工：将硅单晶棒制作成硅片的过程
滚圆（rounding）－ X射线定位 （x－ray orientation）－切片（slicing）－ 倒角（edge contouring）－硅片研磨 （lapping）－清洗（cleaning）－化学腐蚀 （etching）－热处理（heat treatment)
• 不同产品的制作就是将单项工艺按需要顺 序排列组合来实现的。
微电子工业生产过程图
前工序：微电子产 品制造的特有工艺 后工序
npn-Si双极型晶体管芯片工艺流程 ----硅外延平面工艺举例
举例
be
n+
p n
n+
c
2 微电子工艺发展历程
• 诞生:1947年12月在美国的贝尔实验室，发明了 半导体点接触式晶体管，采用的关键工艺技术 是合金法制作pn结。
硅片加工的目的
1、提高硅单晶棒的使用率 2、制造硅片二个高平行度与平坦度的洁净表
明 3、维持硅片表面结晶性能、化学性能与电特
性等性质与其内层材料一致，力图避免出 现位错、微裂纹、应力等缺陷，以免影响 半导体中载体的形成
单晶锭外形整理
单晶锭外形整理包括：切割分段、外圆滚磨、定位面研磨 1、切割分段
Molten polysilicon
Heat shield
Water jacket
Silicon Ingot Grown by CZ Method
Photograph courtesy of Kayex Corp., 300 mm Si ingot
Photo 4.1
单晶硅片
Basic Process Steps for Wafer Preparation
• 2003年3月12日：针对笔记本的英特尔·迅驰·移动技术平台诞 生，采用英特尔0.13µm制程技术生产，包含7700万个晶体管。
• 2005年5月26日：英特尔第一个主流双核处理器“英特尔奔腾 D处理器”诞生，含有2.3亿个晶体管----90nm制程技术生产。
• 2006年7月18日：英特尔安腾2双核处理器发布，含有17.2亿个 晶体管----90nm制程技术生产。
• 2006年7月27日：英特尔·酷睿™2双核处理器,含有2.9亿多个 晶体管，采用英特尔65nm制程技术。
• 2007年1月8日：65nm制程英特尔·酷睿™2四核处理器和另外 两款四核服务器处理器。英特尔·酷睿™2四核处理器含有5.8亿 多个晶体管。
• 2007年1月29日：英特尔酷睿™2双核、英特尔酷睿™2四核处 理器以及英特尔至强系列多核处理器的数以亿计的45nm晶体 管或微小开关中用来构建
• 近10年来 ，“轻晶圆厂”（fab-light）或“无晶圆厂” （fabless）模式的兴起，而没有芯片设计公司反过来 成为IDM（Integrated Device Manufacturer） 。
• 5年前英特尔做45纳米时，台积电还停留在90纳米， 中间隔了一个65纳米。但到45纳米，台积电开始“抢 先半步”。即遵循“摩尔定律”的英特尔的路线是45、 32、22纳米，台积电的路线则是40、28、20纳米。
氧化
SiO2
光刻
Si
扩散掺杂
pn结
Jack Kilby’s First Integrated Circuit
•1959年2月，德克萨 斯仪器公司（TI）工 程师J.kilby申请第一个 集成电路发明专利；
•利用台式法完成了用硅来 实现晶体管、二极管、电 阻和电容，并将其集成在 一起的创举。 •台式法----所有元件内部 和外部都是靠细细的金属 导线焊接相连。
Photo courtesy of Texas Instruments, Inc.
仙童（Fairchild）半导体公司
• 1959年7月，诺依斯提出：可以用蒸发沉 积金属的方法代替热焊接导线，这是解 决元件相互连接的最好途径。
• 1966年，基尔比和诺依斯同时被富兰克 林学会授予巴兰丁奖章，基尔比被誉为 “第一块集成电路的发明家”而诺依斯 被誉为“提出了适合于工业生产的集成 电路理论”的人。
3 微电子工艺特点及用途
• 超净 环境、操作者、工艺三方面的超净，如超净 室，ULSI在100级超净室制作，超净台达10级。
• 超纯 指所用材料方面，如衬底材料、功能性电子 材料、水、气等； Si、Ge单晶纯度达11个9。
• 高技术含量 设备先进，技术先进。 • 高精度 光刻图形的最小线条尺寸在深亚微米量级，
In
Ge
N-Ge
加热、 降温
pn结
合金法pn结示意图
The First Transistor from Bell Labs
Photo courtesy of Lucent Technologies Bell Labs Innovations
诞生
• 1958年在美国的德州仪器公司和仙 童公司各自研制出了集成电路，采 用的工艺方法是硅平面工艺。
装、测试，以及新工艺、新技术、工艺技 术的发展趋势。
4 氧化
第一单元 硅衬底
1 单晶硅结 2 硅锭及圆
构
片制备
3 外延
第二单元 氧化与掺杂
5 扩散
6 离子注 入
基本单项 工艺
第三单元 薄膜制备
7 CVD
8 PVD
9 光刻
课程 内容 框架图
第四单元 光刻技术
10 现代光 刻技术
11 刻蚀
第五单元
工艺集成和测 试封装
Figure 4.21
N-type (100)
Wafer Notch and Laser Scribe
Notch
Scribed identification number
Figure 4.22
Ingot Diameter Grind
5. 刘玉岭等著,《微电子技术工程》 ，电子工业 出版社，2004
集成电路制造过程
系 统 需 求 设计
掩膜版
单晶、外 延材料
芯片制 造过程
芯片检测 封装 测试
硅片与晶片（chip）
集成电路
集成电路工艺
1. 衬底加工及清洗 2. 热氧化 3. 图形转移 4. 掺杂：扩散、离子注入 5. 刻蚀 6. 薄膜工艺：外延、溅射、蒸发 7. 金属化及多层布线
制备的介质薄膜厚度也在纳米量级，而精度更在上 述尺度之上。 • 大批量，低成本 图形转移技术使之得以实现。
超净环境
微电子技术的三个发展方向
• 21世纪硅微电子技术的三个主要发展方向
– 特征尺寸继续等比例缩小
–集成电路(IC)将发展成为系统芯片(SOC)---SoC是一个通过IP设计复用达到高生产率的软 /硬件协同设计过程
光学曝光
16M 64M 256M 1G
0.6
0.5
准分子 电子束
电子束
0.35 0.18
X射线 （电子束）
摩尔定律：每隔3年IC集成度提高4倍
• 2002年1月：英特尔奔腾4处理器推出，它采用英特尔0.13µm 制程技术生产，含有5500万个晶体管。
• 2002年8月13日：英特尔透露了90nm制程技术的若干技术突破， 包括高性能、低功耗晶体管，应变硅，高速铜质接头和新型低k介质材料。这是业内首次在生产中采用应变硅。
12 金属化与 多层互连