硅集成电路工艺基础5

合集下载

硅超大规模集成电路工艺技术 5光刻

硅超大规模集成电路工艺技术 5光刻

Kodak 809 UV Positive Resist S = 150 mJ/cm2 G-Line (436 nm) t = 1 mm
Q: Significance of Exposure Dose 150 mJ/cm2
Photon Energy E = hf = hc/l = 4.54x10-19 J @ h = 6.62x10-34 Js, c = 2.99x1010 cm/s, l = 436 nm
微电子工艺技术
第五讲 单项工艺 图形形成技术-光刻
钱鹤 清华大学微纳电子系
32亿个晶体管,典型尺寸21 nm。如何形成如此 巨量和精细的图形?
对光刻图形的要求
光刻工艺
三种典型的光刻模式---接触式光刻
三种典型的光刻模式---1:1投影式光刻
三种典型的光刻模式 ---分步缩小投影式光刻(Stepper)
光学光刻技术总结
DPT(double patterning tech.)技术
电子束光刻技术简介
制约电子束光刻分辨率和产率的主要因素
分辨率: 束斑大小 散射 扫描抖动 产率: 束流 改进光刻胶的灵敏度 混合光刻技术(mix-and-match with stepper)
极紫外(EUV)光刻技术
课后请阅读教材第5章。
作业(下周上课时交!):
1. 教材中习题 5.1 2. 教材中习题 5.7 3. 教材中习题 5.9 4. 教材中习题 5.10
1 cm
1 mm 1 cm
Stepper光刻在Si片上的曝光布局示意图
考虑夫琅和费衍射的爱里(Airy)圆环:
对于直径d=2a的园图形
瑞利(Rayleigh)准则:
Depth of Focus (DOF)

硅集成电路复习提纲(最终版)

硅集成电路复习提纲(最终版)

集成电路工艺基础复习绪论1、Moore law:芯片上所集成的晶体管的数目,每隔18个月翻一番。

2、特征尺寸:集成电路中半导体器件能够加工的最小尺寸。

3、提拉法(CZ法,切克劳斯基法)和区熔法制备硅片:答:区熔法制备的硅片质量更高,因为含氧量低。

目前8英寸以上的硅片,经常选择选择CZ法制备,因为晶圆直径大。

4、MOS器件中常使用什么晶面方向的硅片,双极型器件呢?答:MOS器件:<100> Si/SiO2界面态密度低;双极器件:<111>的原子密度大,生长速度快,成本低。

氧化1、sio2的特性二氧化硅对硅的粘附性好,化学性质比较稳定,绝缘性好2、sio2的结构,分为结晶形与不定形二氧化硅3、什么是桥键氧和非桥键氧连接两个Si-o四面体的氧称为桥键氧;只与一个硅连接的氧称为非桥键氧。

4、在无定形的sio2中,si、o那个运动能力强,为什么?氧的运动同硅相比更容易些;因为硅要运动就必须打破四个si-o键,但对氧来说,只需打破两个si-o键,对非桥键氧只需打破一个si-o键。

5、热氧化法生长sio2过程中,氧化生长的方向是什么?在热氧化法制备sio2的过程中,是氧或水汽等氧化剂穿过sio2层,到达si-sio2界面,与硅反应生成sio2,而不是硅向sio2外表面运动,在表面与氧化剂反应生成sio26、Sio2只与什么酸、碱发生反应?只与氢氟酸、强碱溶液发生反应7、杂质在sio2中的存在形式,分别给与描述解释,各自对sio2网络的影响能替代si-o四面体中心的硅,并能与氧形成网络的杂志,称为网络形成者;存在于sio2网络间隙中的杂志称为网络改变者。

8、水汽对sio2网络的影响水汽能以分子态形式进入sio2网络中,并能和桥键氧反应生成非桥键氢氧基,本反应减少了网络中桥键氧的数目,网络强度减弱和疏松,使杂志的扩散能力增强。

9、为什么选用sio2作为掩蔽的原因,是否可以作为任何杂质的掩蔽材料为什么?10、制备sio2有哪几种方法?热分解淀积法,溅射法,真空蒸发法,阳极氧化法,化学气相淀积法,热氧化法等。

硅集成电路工艺基础

硅集成电路工艺基础

硅集成电路(Silicon Integrated Circuit,简称Si IC)工艺是制造集成电路的关键技术。

下面是硅集成电路工艺的基础知识:
半导体材料:硅是最常用的半导体材料,因其丰富、稳定、可控制的电子特性而被广泛应用于集成电路制造。

显示基片:硅晶圆(Silicon Wafer)是制造硅集成电路的基础材料。

晶圆要求高纯度和平整度,并通过特定的杂质掺入工艺形成P型或N型半导体。

清洁和沉积:在制造过程中,晶圆需要经过清洁工艺以去除杂质和污染物。

然后,在晶圆上进行化学气相沉积(CVD)或物理气相沉积(PVD)等薄膜沉积工艺,将各种功能层沉积在晶圆表面。

光刻:光刻是通过光刻胶(Photoresist)层和光刻机将设计好的图形传输到晶圆上。

光刻胶在曝光后通过显影工艺形成光刻图形,可以作为掩模来制备电路中的电子器件。

电子器件制造:通过沉积、蚀刻、掺杂等工艺步骤,在晶圆上制造各种类型的电子器件,如晶体管、电容器和电阻器等。

这些器件通常由不同的半导体材料和各种金属、氧化物和多层薄膜组成。

金属互连:通过沉积导电金属(如铜、铝等),并通过光刻、蚀刻等工艺形成金属线、连线和接触以连接各个电子器件。

金属互连提供了电子信号和电能传输的路径。

封装测试:晶圆完成器件制造后,它们被切割成单个芯片,然后通过封装工艺将芯片封装在塑料或陶瓷封装中。

最后,通过功能测试和可靠性测试来验证芯片的工作状态和性能。

这些是硅集成电路工艺的基础知识,基于这些基础,可以制造各种类型和规模的集成电路。

还有许多先进的工艺技术和制造方法,如多晶硅、离子注入、深紫外光刻等,用于制造更复杂、更高性能的集成电路。

硅集成电路专业考试基础知识

硅集成电路专业考试基础知识

1.常用的半导体材料为何选择硅(1)硅的丰裕度。

消耗更低的成本;(2)更高的熔化温度允许更宽的工艺容限。

硅1412℃>锗937℃(3)更宽的工作温度。

增加了半导体的应用围和可靠性;(4)氧化硅的自然生成,高质量、稳定的电绝缘材料si,金刚石110面(线)密度最大,111面(线)密度最小2.缺陷:原生缺陷(生长过程)、有害杂质(加工过程)(1)点缺陷:自间隙原子、空位、肖特基缺陷(原原子跑到表面)、弗伦克尔缺陷(原原子进入间隙)、外来原子(替位式、间隙式)(2)线缺陷:位错(刃位错(位错线垂直滑移方向)、螺位错(位错线平行滑移方向)、扩展位错(T增大,位错迁移))(3)面缺陷:层错(分界面上的缺陷,与原子密堆积结构次序错乱有关)(4)体缺陷:杂质沉积析出(5)有害杂质:1)杂质条纹:电活性杂质的条纹状缺陷,造成晶体电阻率的微区不均匀性2)有害杂质(三类):非金属、金属和重金属非金属:O,C重金属:铁、铜(引入复合中心,减小载流子寿命;易在位错处沉积)金属:Na,K(引入浅能级中心,参与导电;Al引入对N型材料掺杂起补偿作用)3.对衬底材料要求:通过单晶生长过程中的质量控制和后续处理来提高单晶的质量,使之趋于完美。

减少单晶材料缺陷和有害杂质的后续处理方法通常采用吸除技术。

吸除技术主要有物理吸除、溶解度增强吸除和化学吸除。

1)物理:本征,背面损伤,应力,扩散2)溶解度增强:T增加,固溶度增加,杂质运动能力增加,难以沉积3)化学:含氮气体与硅表金属杂质反应,产生挥发性产物缺陷要求,参数均匀性要求,晶片平整度要求4.将籽晶与多晶棒紧粘在一起,利用分段熔融多晶棒,在熔区由籽晶移向多晶另一端的过程中,使多晶转变成单晶体。

1)水平区熔法(布里吉曼法)---GaAs单晶2)悬浮区熔法(FZ)可制备硅、锗、砷化镓等多种半导体单晶材料5.单晶整形:单晶棒存在细径、放肩部分和尾部。

从晶片等径和电阻率均匀性要求出发,必须去掉这些部分,保留等颈部分。

硅集成电路工艺简介

硅集成电路工艺简介
艺中,一般只采用正胶
负胶:分辨率差,适于加工线宽≥3m的
线条
几种常见的光刻方法
接触式光刻、接近式曝光、投影式曝光
光学曝光的各种曝光方式及其利弊
接成品率低。
优点:掩模版寿命长,成本低。
接近式

缺点:衍射效应严重,影响分辨率。

优点:无像差,无驻波效应影响。
D
G
S
G
D
S
Al
SiO2
N
N
P-si
掺杂:将需要的杂质掺入特定的 半导体区域中,以达到改变半导 体电学性质,形成PN结、电阻、 欧姆接触
磷(P)、砷(As) — N型硅
硼(B) — P型硅
掺杂工艺:扩散、离子注入
扩散
替位式扩散:杂质离子占据硅原子的位:
– Ⅲ、Ⅴ族元素 – 一般要在很高的温度(950~1280℃)下进行,
蚀。具有溅射刻蚀和等离子刻蚀两者的优点,同 时兼有各向异性和选择性好的优点。目前,RIE 已成为VLSI工艺中应用最广泛的主流刻蚀技术。
2.3 掺杂工艺(扩散与离子注入)
通过掺杂可以在硅衬底上形成不同类型的半导体区
域,构成各种器件结构。掺杂工艺的基本思想就是通过 某种技术措施,将一定浓度的Ⅲ价元素,如硼,或Ⅴ价 元素,如磷、砷等掺入半导体衬底。
2. 集成电路制造工艺
2.1 集成电路加工过程简介
一、硅片制备(切、磨、抛)
*圆片(Wafer)尺寸与衬底厚度: 3— 0.4mm 5— 0.625mm 4— 0.525mm 6— 0.75mm
硅片的大部分用于机械支撑。
晶圆退火工艺流程
晶体生长
Crystal Growth
硅晶体
Si Crystal

集成电路制造工艺第5章 外延工艺

集成电路制造工艺第5章 外延工艺
1. 外延生长 从生长机构来分,外延方法可以归纳为直接生长法和间接生长法。
2. 外延生长过程
反应气体分子从气相转移到生长层表面;反应气体分子被生长 层表面吸附;在生长层表面,反应物完成化学反应,生成硅原 子和其它副产物;副产物从生长层表面脱离;副产物排出反应 室;硅原子在生长层表面扩散;硅原子扩散至晶格形成处,与 其它硅原子结合形成晶核;晶核生长成单晶外延层。
Si������4 → ������������ + 2������2
1. 外延设备系统组成
5.2外延设备
图5-4 外延系统设备框图
2. 外延反应室 (1)卧式(水平式)反应室
(2) 立式(盘式)反应室
图5-5 卧式反应室
图5-6 立式反应室
3.筒式反应室
图5-7筒式反应室
5.3 气相外延
气相外延(Vapor Phase Epitaxy, VPE)是指含外延层材料的 物质以气相形式流向衬底,在衬底上发生化学反应,生长出和 衬底晶向相同的外延层的外延工艺。
SiCl4+2H2→Si+4HCl (2)SiHCl3:外延温度可略低于,生长速度快,每分钟可超过1μm,这 种源主要用于较厚的外延层生长。
3 SiH������������3 + 2 ������2 → Si + 3HCl (3)SiH2Cl2:常温下为气体。蒸汽压大于1个大气压,可在较上两种源 更低的温度下外延,从而有利薄层外延工艺中减少外扩散与自掺杂。 Si������2������������2 → ������������ + 2������������������ (4)SiH4:为气体,用于较低温度(950~1000℃)下薄层硅外延。
(3)换气

集成电路制造工艺之光刻与刻蚀工艺[5]

集成电路制造工艺之光刻与刻蚀工艺[5]

L h 2 2mE
结论:
➢ 若粒子束的能量E给定后,则粒子的质量m愈大,ΔL愈小,因而分辨 率愈高。以电子和离子作比较,离子的质量大于电子,所以它的ΔL小, 即分辨率高。但这个说法有一定的限制,因为离子本身的线度一般大 于1Å,所以用它加工的尺寸不可能做到小于它本身的线度。
➢ 对于m一定,即给定一种粒子,例加电子,则其动能愈高, ΔL愈小, 分辨率愈高。
8.1、光刻工艺流程
曝光、显影、刻蚀(或淀积)是光刻过程中的三个主要步骤。
、涂胶
在集成电路工艺中,光刻胶层的作用是在刻蚀或离子注入过程中,保 护被光刻胶覆盖的材料。因此,光刻胶层与硅片表面之间需要牢固地黏 附。
涂胶的目的是在硅片表面形成厚度均匀、附着性强、并且没有缺陷的 光刻胶薄膜。
在涂胶之前,硅片一般需要经过脱水烘焙并且涂上用来增加光刻胶与 硅片表面附着能力的化合物。
线宽与线条间距相等的情况下,R定义为
R 1 (mm1) 2L
线条越细,分辨率越高。 光刻的分辨率受到光刻系统、光刻胶和工艺等各方面的限制。这
里我们只从物理角度对分辨率进行探讨。 光刻中所用的曝光光源是光、电子、离子和X射线等各种粒子束。
从量子物理的角度看,限制分辨率的因素是衍射。
最高的分辨率
设有一物理线度L,为了测量和定义它,必不可少的误差为ΔL,根据量子 理论的不确定性关系,则有
光学稳定
光刻胶的光学稳定是通过紫外光辐照和加热来完成的。经过UV辐照 和适度的热处理(110℃)之后,在光刻胶的表面图形上可以形成交叉链接 的硬壳,可以使光刻胶图形在高温过程中不会变形。
光学稳定可以使光刻胶产生均匀的交叉链接,提高光刻胶的抗刻蚀能 力,进而提高刻蚀工艺的选择性。
经过UV处理的光刻胶,要先经过氧等离子的活化,然后通过湿法除 去。

集成电路工艺第一章硅集成电路衬底加工技术

集成电路工艺第一章硅集成电路衬底加工技术

在加工过程中使用的各种化学试剂和气体 ,如酸、碱、氧化剂、还原剂等,具有高 纯度和低杂质含量等特点。
03
硅集成电路衬底加工技 术的发展趋势
硅集成电路衬底加工技术的未来发展方向
01
硅集成电路衬底加工技术将继续 向精细化、高集成度方向发展, 以满足更小尺寸、更高性能的集 成电路需求。
02
随着新材料、新技术的不断涌现 ,硅集成电路衬底加工技术将不 断拓展应用领域,如柔性电子、 生物医疗等新兴领域。
化学机械抛光设备
用于在完成电路制作后,对硅片表面 进行抛光处理。
硅集成电路衬底的加工材料
单晶硅片
二氧化硅
作为集成电路的衬底材料,具有高纯度、 低缺陷密度和高机械强度等特点。
作为保护层和介质层,具有高绝缘性能和 化学稳定性。
光刻胶
化学试剂和气体
用于将电路图形转移到硅片表面,具有高 灵敏度、高分辨率和低缺陷密度等特点。
随着纳米加工技术的发展,硅集成电路衬底的纳米级加工已经逐渐实现,这将为 更小尺寸的集成电路提供技术支持。
在新型材料的应用方面,硅集成电路衬底加工技术也在不断探索和尝试,如石墨 烯、氮化镓等新型材料的衬底加工技术已经取得了一定的进展。
04
硅集成电路衬底加工技 术的应用场景
硅集成电路衬底在电子设备中的应用
硅集成电路衬底在通信设备中的应用主要涉及光纤通信、无线通信等领域,为现代通信技术的发展提 供了重
军事设备中的雷达、导弹、导航系统 等精密仪器,都需要使用高精度、高 性能的硅集成电路衬底。
VS
硅集成电路衬底在军事设备中的应用, 不仅提高了军事设备的性能,还为军 事技术的创新发展提供了有力支持。
硅集成电路衬底加工技术的技术难题

硅集成电路工艺基础

硅集成电路工艺基础
高质量的外延生长需要非常清洁的硅 表面。因为外延是横向生长的,晶体表 面的杂质会阻碍生长,进而在薄膜上产 生层错或位错缺陷。
硅集成电路工艺基础
最大淀积率
如果吸附原子的迁移过程受到抑制,就有可能生成多晶薄膜,与淀积速率 和温度有关。 ➢在高生长速率的情况下,吸附原子没有足
够的时间迁移到扭转点,会形成多晶;
⑤二氯硅烷(SiH2Cl2,DCS):SiH2Cl2广泛应用于在更低温度下生长高 质量薄外延层,外延层的缺陷密度低,是选择外延常用的一种硅源。
④硅烷(SiH4):可在低于900度的温度下生长很薄的外延层,而且可得
到高淀积率。
硅集成电路工艺基础
7.1.2 外延薄膜的生长模型
同质外延层是生长在完整晶体的某个晶面上,晶面的构造特征描述为: 平台、扭转、台阶,是切割硅片时偏离了晶向产生的,这样的表面称为 近晶面。
比大于6:1的沟槽,以及间距为0.35m金属线之间的间隙,而不形成空隙。
三层绝缘结构:
➢在TEOS/O3淀积之前,先用PECVD方法淀积一层薄的SiO2层,以保证有相同的 沉积速率(淀积速率依赖于薄膜淀积的表面材料);
➢在TEOS/O3淀积SiO2层; ➢再用PECVD方法淀积一层SiO2作为保护层,避免氧化层中含有的Si-OH键吸收水
与做在体硅上相比,在外延层上制做的CMOS器件有很好的电介质完 整性和很小的漏电流。
硅集成电路工艺基础
主要内容
➢ 气相外延的基本原理 ➢ 外延层中的杂质分布 ➢ 低压外延 ➢ 选择外延 ➢ SOS技术 ➢ MBE(分子束外延) ➢ 外延层厚度和电阻率的测量
硅集成电路工艺基础
7.1 硅气相外延的基本原理
➢随温度升高,硅原子表面迁移率增强,在 与其他吸附原子形成硅串之前就已经到达 了扭转点,易形成单晶。

超大规模集成电路设计基础-第五章.讲义

超大规模集成电路设计基础-第五章.讲义

在每一层上的图形都有设计 规则,说明一条线的最小宽 度w及在相邻多边形之间的 边至边的最小间距s。
w和s的实际值取决于在什么层。设计规则只是针对 那一层掩膜上的图形。
5.2.1 n阱
• 运用n阱掩膜来定义n阱
• 当一个n阱用来制造pFET时,它必须连接到电源VDD
5.2.2 有源区
• 在隔离(场)氧化物生长之后,有源区是平坦的部分且通向硅圆 片顶部。而场氧(FOX)则存在于圆片其余地方。 • Wa和Sa-a是在最大密度设计中应当保证的最小值。 • 一个区域不是有源区,那么按设定它就是场氧区。
为了得到一对并联的FET,中间增 加了接触孔。
s g g 两条栅之间的距离 d ac 2 s p ac
• 当采用公共的有源区形成具有不同W值的FET时,需要引入另一 条设计规则 • 多晶栅至有源区的间距 Sp-a是指一条栅的边与有源 的边界改变处之间的距离。
在这一设计中这条规则要应
p ( pSelect) ( Active) (nWell )
5.2.4 MOSFET
• 当一条多晶栅线完全越过n+或p+区域时,就会形成自对准的 MOSFET结构。 wp 多晶最小宽度 • 对多晶图形的基本设计规则是:
s p p 多晶至多晶的最小间距
为了建立掩膜,只是把一个多边形加到多晶掩膜 上,把n+区分隔成两个区域
pFET ( pSelect) ( Active) ( Poly) (nWell ) p ( pSelect) ( Active) ( NOT [ Poly]) (nWell )
MOSFET的设计值及有效值
• 关键尺寸是沟长L和沟宽W • L是由多晶栅线的宽度确定的。 • W是由晶体管有源区的边长确定的,因为这一区域定义了源/漏离 子注入硅中的地方。 Lo的存在是由于在 注入退火步骤期 间的横向掺杂所 致。 有效沟长:

《集成电路制造工艺与工程应用》第五章课件

《集成电路制造工艺与工程应用》第五章课件
15
《集成电路制造工艺与工程应用》讲义 2018/09/28
BVD测试条件
测量MOS晶体管击穿电压的基本原理是在晶体管的四端分别加载电压,栅极和衬底之间没有形成电压差 , 衬底没有形成反型层,晶体管工作在截止区,漏端加载的电压不断增大,量测沟道中漏电流。当漏端上 电压还没有达到击穿电压时,源和漏之间的电流是非常小的,当电压达到击穿电压时,源和漏之间的电流 会突然增大,达到微安级甚至更高。此时加载在漏端的电压就是击穿电压。
G
G
SB
+ -
Vg=Vd=VDD或 者VDDA
+ -
SB
Vg=Vd=-VDD或 者-VDDA
12
《集成电路制造工艺与工程应用》讲义 2018/09/28
影响晶体管饱和电流的因素
影响晶体管饱和电流的因素包括以下几方面: a) 阱离子注入异常导致; b) N+或者P+离子注入异常; c) LDD离子注入异常; d) 离子注入损伤在退火过程中没有激活; e) AA或多晶硅栅刻蚀后的尺寸异常; f) 栅氧化层的厚度异常。
G
测量 Id
或者VDDA +
+
或者-VDDA +
+
-
-
Vd=0.1V
-
SB
-
SB
Vd=-0.1V
9
《集成电路制造工艺与工程应用》讲义 2018/09/28
Vtlin测试条件
第二种方式是利用电流常数测量阈值电压,简单认为Id/W=0.1uA/um晶体管开启: 1. 对于NMOS,首先设定Vd=0.1V和Vs=Vb=0V,然后线性扫描Vg 从0V到VDD或者VDDA,测得Vg在
《集成电路制造工艺与工程应用》讲义 2018/09/28

硅集成电路工艺——硅的制备及其晶体结构

硅集成电路工艺——硅的制备及其晶体结构

无缺陷
层错
无缺陷
a
b
c
a
b
c
a
b
c
a
b
c
a
b
c
a
b
c
a
b
a c b a c b a c b a
天津工业大学
体缺陷 Body defects
当向晶体中掺入杂质时,因为杂质在晶体中的溶解度 是有限的,如果掺入数量超过晶体可接受的浓度时, 杂质将在晶体中沉积,形成体缺陷。这是一种三维尺 度上的缺陷。
天津工业大学
区域熔融法(FZ)
区域提炼系统的原理图
天津工业大学
直拉法和区熔法的比较
直拉法 区熔法
优点:可以生长更大直径的晶锭; 生长过程同时可以加入掺杂剂方便地掺杂
缺点:生长过程中容器、气氛污染较多
优点:生长过程中污染少,可生长极高 纯单晶(高功率、高压器件)
缺点:涡流感应加热的“趋肤”效应限 制了生长的单晶硅锭的直径
天津工业大学
空位( Vacancies )
空位的产生需要打破化学键,因而需要一定的能量, 空位的数量随温度的增加而增加。
在不考虑杂质的情况下(即本征intrinsic 情况下), 含有N个粒子的晶体,在温度为T时空位的平衡浓度为:
n
N
exp
EV kBT
EV 是空位产生能量, kB 是Boltzmann常数,常 温下肖特基缺陷浓度约为1*1010cm-3
天津工业大学
1.2.3 IC制造的基本工艺流程
天津工业大学
§1.3 硅片(晶园、wafer)的制备
1.单晶生长
2.单晶硅锭 3.单晶去头和径
向研磨 4.定位边研磨 5.硅片切割

集成电路工艺基础硅的晶体结构培训

集成电路工艺基础硅的晶体结构培训

晶体是由原子、分子或离子在三 维空间中以周期性重复排列形成
的固态物质。
晶体具有长程有序的原子排列, 这使得晶体具有各向异性、对称
性和物理性质上的周期性。
晶体的原子排列具有高度的稳定 性,这使得晶体在特定条件下表
现出不同的物理和化学性质。
硅晶体的基本结构
硅晶体属于面心立方晶格结构 ,其原子排列呈现高度的对称 性。
集成电路封装测试流程
01
02
03
04
芯片贴装
将芯片粘贴到基板上,并进行 焊接。
引脚连接
将芯片的引脚与基板的引脚进 行连接。
功能测试
对封装完成的集成电路进行功 能测试和性能评估。
环境测试
对集成电路进行高温、低温、 湿度等环境测试,以确保其可
靠性。
2023
PART 05
硅晶体结构对集成电路性 能的影响
集成电路的应用领域
集成电路广泛应用于通信、计算机、消费电子、工业控制 、军事等领域。
在通信领域,集成电路被用于手机、基站、路由器等设备 中;在计算机领域,集成电路被用于CPU、GPU、内存等 部件中;在消费电子领域,集成电路被用于电视、音响、 相机等产品中。
2023
PART 03
硅晶体在集成电路中的应 用
硅晶体结构对集成电路机械性能的影响
硬度与脆性
热膨胀系数
硅晶体的高硬度和脆性特性,使得集 成电路在受到外力作用时容易发生机 械损伤,如划痕、断裂等。
硅晶体的热膨胀系数较大,使得集成 电路在温度变化时容易发生形变,影 响其性能和可靠性。
弹性模量
硅晶体的弹性模量决定了集成电路在 受到应力作用时的变形程度,影响其 可靠性。
稳定性
硅晶体具有优良的热稳定 性和化学稳定性,能够在 高温和各种化学环境下保 持性能稳定。
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

衬底与薄膜材料,可异质生长
厚度范围:

典型薄膜:~nm ─ ~μm 也可以生长更厚的膜
PVD生长条件

高真空 高纯材料


清洁和光滑的衬底表面
提供能量的能源
5.0.2 薄膜生长
薄膜分类
按厚度:



超薄膜: ~10 nm 薄膜: 50 nm─1 m 中间范围:1 m ─ ~10 m 厚膜: ~10 m ─ ~100 m 单晶薄膜:外延生长GaAs薄膜 多晶薄膜: ZnO,ITO 无序薄膜:a-Si,SiO2
第五章 物理气相沉积
5.0 物理气相沉积 5.1、真空蒸发法 5.2、蒸发源 5.3、气体辉光放电
5.4、溅射
5.0 物理气相沉积 (Physical Vapor Deposition)
5.0.1 物理气相沉积 5.0.2 薄膜生长 5.0.3 真空的获得
5.0.1 物理气相沉积(PVD)
PVD通常指满足下面三个步骤的薄膜生长技术:
真空的测量
测量栅极和收集极之间的电流。
5.1、真空蒸发制备薄膜的基本原理
真空蒸发和溅射是物理气相淀积技术中最基本的两种方法。 蒸发的优点:较高的沉积速率,相对高的真空度,较高的薄
膜质量等。
蒸发法缺点:台阶覆盖能力差;沉积多元合金薄膜时,组分 难以控制。 溅射法特点:在沉积多元合金薄膜时,化学成份容易控制; 沉积的薄膜与衬底附着性好。
蒸发物质分子才能无阻挡地、直线达到衬底的表面。 一般蒸发源到衬底距离d在30cm左右,要求真空室气体压强为10-2~ 10-4Pa,这时的平均自由程与蒸发源到基片的距离相比要大得多。
薄膜厚度的均匀性
薄膜厚度的均匀性同蒸发源的形状有很大的关系。
对于点蒸发源,基片平行放臵在蒸发源的正上方, 则膜厚分布为:
20个动叶轮组成的整体式转子
阳极和阴极间加高压,电子在阳极被加速,在磁场作用下旋转。 气体分子与旋转的电子碰撞而电离(潘宁放电),气体离子被加速向阴极
运动,被阴极材料(如Ti)吸附,并且把表面的Ti溅射出来。
溅射出来的Ti原子还可以与气体离子反应,使抽速增大。
加热Ti丝,使Ti原子蒸发出来。 Ti与反应室内的气体分子反应,凝结在腔壁上。
1、所生长的材料以物理方式由固体转化为气体; 2、生长材料的蒸气经过一个低压区域到达衬底; 3、蒸气在衬底表面上凝结,形成薄膜。
PVD的物理原理
衬底 扩散、吸附、凝 结成薄膜
物质输运 能量输运
能量
块状材料 (靶材)
残留气体对薄膜生长的影响
Substrate 残留气体在衬底上 形成一单原子层所需时间
环境温度
固体物质的蒸发率
5 . 8 3 3 1 0 2 a M T ( PS P ) ( 单 位 : g/cm 2 s )
蒸发系数 分子量 环境压强
气体分子的平均自由程
λ 1 /( 2 π nd )
2
单位体积内的气体分子数
kT 2πd 2 P
分子的有效直径
蒸发沉积过程需在高真空下进行
多组分薄膜的蒸发方法
利用蒸发制备多组分薄膜的方法主要有三种:单源蒸发法、多源同时蒸 发法和多源顺序蒸发法。
5.2 蒸发源加热方式 ① 电阻加热蒸发

用高熔点金属(W, Mo, Ta, Nb)制成的加热丝或舟通上直流电,利用欧姆热加热材料 升高温度,熔解并蒸发材料
钟罩
衬底 衬底架
反应气体管道 充气管道
常用真空泵的汉语拼音代号及名称
代 号 W 名 往复真空泵 称 代 号 Z 名 称 油扩散喷射泵(油增压泵)
D
X H ZJ YZ L XD F
定片真空泵
旋片真空泵 滑阀真空泵 罗茨真空泵 余摆线真空泵 溅射离子泵 单级多旋片式真空泵 分子泵
S
LF GL DZ DG IF SZ PS
升华泵
复合式离子泵 锆铝吸气剂泵 制冷机低温泵 灌注式低温泵 分子筛吸附泵 水环泵 水喷射泵
Plume 厚度监控仪
加热丝、舟或坩埚
真空泵
常用电阻加热源
加热丝 加热舟
坩埚
慢下来的蒸汽流向下运动过程中碰到水冷的泵壁,
油分子冷凝,沿着泵壁流回蒸发器继续循环使用。
结构特点和工作原理
1958年,德国的W.贝克首次提出有实用价值的涡轮分子泵,以后相继出现 了各种不同结构的分子泵,主要有立式和卧式两种。 涡轮分子泵主要由泵体、带叶片的转子(即动叶轮)、 静叶轮和驱动系统等组成。 动叶轮和静叶轮交替排列,动、静叶轮几何尺寸基本 相同,但叶片倾斜角相反。 每两个动叶轮之间装一个静叶轮。静叶轮外缘用环固 定并使动、静叶轮间保持1毫米左右的间隙,动叶轮可 在静叶轮间自由旋转。动叶轮外缘的线速度高达气体 分子热运动的速度(一般为150~400米/秒)。
常用真空泵的工作压强范围及起动压强
真空泵种类 活塞式真空泵 旋片式真空泵 水环式真空泵 罗茨真空泵 涡轮分子泵 水蒸气喷射泵 油扩散泵 油蒸气喷射泵 分子筛吸附泵 溅射离子泵 钛升华泵 锆铝吸气剂泵 低温泵 工作压强范围(Pa) 1×105—1.3×102 1×105—6.7×10-1 1×105—2.7×103 1.3×103—1.3 1.3—1.3×10-5 1×105—1.3×10-1 1.3×10-2—1.3×10-7 1.3×10—1.3×10-2 1×105—1.3×10-1 1.3×10-3—1.3×10-9 1.3×10-2—1.3×10-9 1.3×10—1.3×10-11 1.3—1.3×10-11 起动压强(Pa) 1×105 1×105 1×105 1.3×103 1.3 1×105 1.3×10 <1.3×105 1×105 6.7×10-1 1.3×10-2 1.3×10 1.3—1.3×10-1

上节课内容小结
热退火:T,t
消除晶格损伤 使注入的杂质进入晶格位臵以实现电激活 热退火中的扩散效应:杂质分布展宽,偏离注入时杂质分布 快速退火:脉冲激光、脉冲电子束与离子束、扫描电子束、 连续波激光以及非相干宽带光源等。 特点:瞬时,某个区域加热到所需要温度,
退火时间短(10-3-102秒)
上节课内容小结
按结构:


薄膜生长
在薄膜生长过程中,由于衬底与薄膜的晶格失配度和 表面能与界面能不同,其生长模式也不同。
三种生长模式
晶格匹配体系的二维层状(平面)生长
Frank-van der Merwe (FVDM) Mode Layer by Layer ( 2D )
衬底
大晶格失配和大界面能材料体系 的三维岛状生长
衬底到蒸发源的距离d
蒸发时一般要选择λ比d大2~3倍,因为在蒸发过程中,真空室内温
度升高后要放出大量气体,会使真空度降低。
当气体分子平均自由程λ等于蒸发源到衬底的距离时,约有63%的 分子会在途中发生碰撞;当平均自由程λ 10倍于蒸发源到衬底的距
离时,就只有9%左右的分子在途中发生碰撞。可见只有当λ>>d时,
饱和蒸气压与蒸发速率
任何物质总在不断地发生着固、气、液三态变化,设在一定环境温度T下, 真空室内从固体物质表面蒸发出来的气体分子与该气体分子从空间回到 该物质表面的过程达到平衡时的压力,称为饱和蒸气压Ps。

被蒸发物质的饱和蒸气压PS
PS K e
积分常数

H /( R T )
分子蒸发热
油分子与气体分子碰撞,由于油分子量大,碰撞的
结果是油分子把动量交给气体分子自己慢下来,而 气体分子获得向下运动的动量后便迅速往下飞去。
在射流的界面内,气体分子不可能长期滞留,因而
界面内气体分子浓度较小.由于这个浓度差,使被 抽气体分子得以源源不断地扩散进入蒸汽流而被逐 级带至出口,并被前级泵抽走。

旋片式机械泵原理

当转子顺时针转动时,空气由被抽 容器通过进气管被吸入,旋片随着 转子的转动使与进气管相连的区域 不断扩大,而气体就不断地被吸入。 当转子达到一定位臵时,另一旋片 把被吸入气体的区域与被抽容器隔 开,并将气体压缩,直到压强增大 到可以顶开出气口的活塞阀门而被 排出泵外,转子的不断转动使气体 不断地从被抽容器中抽出。
利用高速旋转的动叶轮将动量传给气体分子,使气体产生定向流动而 抽气的真空泵。 涡轮分子泵的优点是启动快,能抗各种射线的照射,耐大气冲击,无 气体存储和解吸效应,无油蒸气污染或污染很少,能获得清洁的超高 真空。 涡轮分子泵广泛用于高能加速器、 可控热核反应装臵、重粒子加速器 和高级电子器件制造等方面。
K
油扩散原理

旋片式机械泵通常由转子、定子、 旋片等结构构成。 偏心转子臵于定子的圆柱形空腔 内切位臵上,空腔上连接进气管 和出气阀门。


转子中镶有两块旋片,旋片间用 弹簧连接,使旋片紧压在定子空 腔的内壁上,转子的转动是由马 达带动的 。
定子臵于油箱中,油起到密切、 润滑与冷却的作用。
气体分子密度、气体压力、平均自由程
真空系统:真空室、真空泵、真空测量规 真空泵:低真空泵:机械泵、低温吸附泵
高真空泵:扩散泵、涡轮分子泵、
超高真空泵:离子泵、Ti升华泵
真空规管:低真空规管:热偶规、pirani规
高真空规管:离子规
泵的底部—是装有真空泵油的蒸发器,真空泵油经
电炉加热沸腾后,产生一定的油蒸汽,蒸汽沿着蒸 汽导流管传输到上部,经由三级伞形喷口向下喷出, 形成一股向出口方向运动的高速蒸汽流。
近或达到蒸发材料的熔点,则固态源表面的原子容 易逸出,转变为蒸气。
气化原子或分子在蒸发源与基片间输运过程:
原子或分子由源飞向衬底,飞行过程中可能与真空 室内的残余气体分子发生碰撞,碰撞次数取决于真 空度以及源到衬底之间的距离。
被蒸发的原子或分子在衬底表面的淀积过程:
相关文档
最新文档