逻辑门电路原理图

合集下载

MOS管及简单CMOS逻辑门电路原理图

MOS管及‎简单CMO‎S逻辑门电‎路原理图现代单片机‎主要是采用‎C MOS工‎艺制成的。

1、MOS管 MOS管又‎分为两种类‎型：N型和P型‎。

如下图所示‎：以N型管为‎例，2端为控制‎端，称为“栅极”；3端通常接‎地，称为“源极”；源极电压记‎作Vss，1端接正电‎压，称为“漏极”，漏极电压记‎作VDD。

要使1端与‎3端导通，栅极2上要‎加高电平。

对P型管，栅极、源极、漏极分别为‎5端、4端、6端。

要使4端与‎6端导通，栅极5要加‎低电平。

在CMOS‎工艺制成的‎逻辑器件或‎单片机中，N型管与P‎型管往往是‎成对出现的‎。

同时出现的‎这两个CM‎O S2、CMOS逻‎辑电平高速CMO‎S电路的电‎源电压VD‎D通常为+5V；Vss接地‎，是0V。

高电平视为‎逻辑“1”，电平值的范‎围为：VDD的6‎5%～VDD（或者VDD‎-1.5V～VDD）低电平视作‎逻辑“0”，要求不超过‎V DD的3‎5%或0～1.5V。

+1.5V～+3.5V应看作‎不确定电平‎。

在硬件设计‎中要避免出‎现不确定电‎平。

近年来，随着亚微米‎技术的发展‎，单片机的电‎源呈下降趋‎势。

低电源电压‎有助于降低‎功耗。

VDD为3‎.3V的CM‎O S器件已‎大量使用。

在便携式应‎用中，VDD为2‎.7V，甚至1.8V的单片‎机也已经出‎现。

将来电源电‎压还会继续‎下降，降到0.9V，但低于VD‎D的35%的电平视为‎逻辑“0”，高于VDD‎的65%的电平视为‎逻辑“1”的规律仍然‎是适用的。

3、非门非门（反向器）是最简单的‎门电路，由一对CM‎O S管组成‎。

其工作原理‎如下：A端为高电‎平时，P型管截止‎，N型管导通‎，输出端C的‎电平与Vs‎s保持一致‎，输出低电平‎；A端为低电‎平时，P型管导通‎，N型管截止‎，输出端C的‎电平与VD‎D一致，输出高电平‎。

4、与非门与非门工作‎原理：①、A、B输入均为‎低电平时，1、2管导通，3、4管截止，C端电压与‎V DD 一致‎，输出高电平‎。

CMOS逻辑门电路

CMOS逻辑门电路CMOS逻辑门电路是在TTL电路问世之后，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件。

CMOS电路的工作速度可与TTL 相比较，而它的功耗和抗干扰能力则远优于TTL。

此外，几乎所有的超大规模存储器件，以及PLD器件都采用CMOS艺制造，且费用较低。

早期生产的CMOS门电路为4000系列，随后发展为4000B系列。

当前与TTL兼容的CMO器件如74HCT系列等可与TTL器件交换使用。

下面首先讨论CMOS反相器，然后介绍其他CMO逻辑门电路。

MOS管结构图MOS管主要参数：1.开启电压V T·开启电压（又称阈值电压）：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压；·标准的N沟道MOS管，V T约为3～6V；·通过工艺上的改进，可以使MOS管的V T值降到2～3V。

2. 直流输入电阻R GS·即在栅源极之间加的电压与栅极电流之比·这一特性有时以流过栅极的栅流表示·MOS管的R GS可以很容易地超过1010Ω。

3. 漏源击穿电压BV DS·在V GS=0（增强型）的条件下，在增加漏源电压过程中使I D开始剧增时的V DS称为漏源击穿电压BV DS·I D剧增的原因有下列两个方面：（1）漏极附近耗尽层的雪崩击穿（2）漏源极间的穿通击穿·有些MOS管中，其沟道长度较短，不断增加V DS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的I D 4. 栅源击穿电压BV GS·在增加栅源电压过程中，使栅极电流I G由零开始剧增时的V GS，称为栅源击穿电压BV GS。

5. 低频跨导g m·在V DS为某一固定数值的条件下，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导·g m反映了栅源电压对漏极电流的控制能力·是表征MOS管放大能力的一个重要参数·一般在十分之几至几mA/V的范围内6. 导通电阻R ON·导通电阻R ON说明了V DS对I D的影响，是漏极特性某一点切线的斜率的倒数·在饱和区，I D几乎不随V DS改变，R ON的数值很大，一般在几十千欧到几百千欧之间·由于在数字电路中，MOS管导通时经常工作在V DS=0的状态下，所以这时的导通电阻R ON可用原点的R ON来近似·对一般的MOS管而言，R ON的数值在几百欧以内7. 极间电容·三个电极之间都存在着极间电容：栅源电容C GS 、栅漏电容C GD和漏源电容CDS·C GS和C GD约为1～3pF·C DS约在0.1～1pF之间8. 低频噪声系数NF·噪声是由管子内部载流子运动的不规则性所引起的·由于它的存在，就使一个放大器即便在没有信号输人时，在输出端也出现不规则的电压或电流变化·噪声性能的大小通常用噪声系数NF来表示，它的单位为分贝（dB）·这个数值越小，代表管子所产生的噪声越小·低频噪声系数是在低频范围内测出的噪声系数·场效应管的噪声系数约为几个分贝，它比双极性三极管的要小一、CMOS反相器由本书模拟部分已知，MOSFET有P沟道和N沟道两种，每种中又有耗尽型和增强型两类。

第二章逻辑门电路

• （2）放大状态：当VI为正值且大于死区电压时，三极管导通。有 V V V
IB
I BE
Rb

I
Rb
• 此时，若调节Rb↓，则IB↑，IC↑，VCE↓，工作点沿着负载线由A点→B点→C点→D点向上移动。在此期间，三极管工作在放大区，其特点为： IC＝βIB。 • 三极管工作在放大状态的条件为：发射结正偏，集电结反偏
VIL VOL
VNL
0
4、扇入与扇出数： 1）扇入数：取决于它的输入端的个数。 2）扇出数: MIN (NOH, NOL)
拉电流工作情况：输出为高电平时，与非门带拉电流负载
N OH
I OH （驱动门） I IH （负载门）
0 1
4
IIH II
L
输出为低电平时，与灌电流工作情况：非门带灌电流负载
0
T3 通
该与非门输出低电平，门 2 T3导通
集电极开路TTL“与非”门（OC门）
OC门的结构
当输入端全为高电 VCC 逻辑符号：平时，T2、T3导通， A A A R 输出为低电平； L B B B 输入端有一个为低电平时， T2 、输出逻辑电平： T3 截止，输出高低电平0.3V 电平接近电源电（5-30V） TTL与非门高电平为VC 压VC。 OC门完成集电极开路与非门（OC门） “与非”逻辑功能
§2.3
CC
基本逻辑门电路
真值表
一、二极管“与门”及“或门”电路 A V (5V) 1、与门电路： 0 0 R 3k 0 A 1 L 1 B 1 C 1
A，B，C 任一为0V，其中一个二极管导通，VL被钳制在0.7V

数字电子技术逻辑门电路课件

F 1 0
数字电子技术-逻辑门电路
二极管与门/或门电路的缺点
（1）在多个门串接使用时，会出现低电平偏离标准数值的情况。（2）负载能力差。
+VCC（+5V）
R 3kΩ
D1
0V
D2
5V
D1
p
5V
D2
0.7V
+VCC（+5V） R 3kΩ
L
RL
1.4V
数字电子技术-逻辑门电路
解决办法：
将二极管与门（或门）电路和三极管非门电路组合起来。
1
3
2T 3
Hale Waihona Puke R e21kΩ输入级
中间级
输出级
数字电子技术-逻辑门电路
TTL与非门的逻辑关系分析
1、输入全为高电平3.6V时。
T2、T3饱和导通，由于T2饱和导通，VC2=1V。
由于T3饱和导通，输出电压为： VO=VCES3≈0.3V
T4和二极管D都截止。
实现了与非门的逻辑功能之一：输入全为高电平时，输出为低电平。 A
管相当于一个闭合的开关。
D
K
V
F
IF
RL
V
F
IF
RL
数字电子技术-逻辑门电路
半导体二极管的理想开关特性
(2)加反向电压VR时，二极管截止，反向电流IS可忽略。二
极管相当于一个断开的开关。
D
K
V
R
IS
RL
V
R
RL
iD
理想二极管伏安特性
uD
0V
数字电子技术-逻辑门电路
半导体二极管的实际开关特性
实际的硅二极管正向导通时，存在一个0.7V的门槛电压（锗二极管为 0.3V),其伏安特性曲线为：

逻辑门电路

1)晶体管的饱和 1)晶体管的饱和
晶体管工作在饱和状态时，具有提高负载能力、输出晶体管工作在饱和状态时，具有提高负载能力、电平稳定的优点，电平稳定的优点，但基区存储的多余电荷将增加晶体管在状态转换过程中的转换时间。管在状态转换过程中的转换时间。
2)电容充放电 2)电容充放电
开关电路中输入输出电压的变化，实际上都是对一定开关电路中输入输出电压的变化，的电容充放电过程。这些电容表现为发射结输入电容、的电容充放电过程。这些电容表现为发射结输入电容、集电结输出电容、负载电容和寄生电容。集电结输出电容、负载电容和寄生电容。若晶体管工作在深度饱和及截止区，作在深度饱和及截止区，则需要的充放电时间相对较为减少充放电时间，晶体管需要工作在放大区，长。为减少充放电时间，晶体管需要工作在放大区，但这会降低开关幅度，使集成电路的抗干扰能力下降。但这会降低开关幅度，使集成电路的抗干扰能力在制造过程中利用多个晶体 DTL型逻辑门电路在制造过程中利用多个晶体二极管来实现“ 功能输入，二极管来实现“与”功能输入，同时在电路中利用晶体三极管来实现反相，所以DTL DTL逻辑门电路用晶体三极管来实现反相，所以DTL逻辑门电路直接实现了“与非”的功能。直接实现了“与非”的功能。
R1 b1 c1 e1A e1B e1C e1D b2 c2 R2
充电电流
L 负载电容
T1
T2
e2
输出信号波形前沿变缓
为解决 TTL集成电路的速度问题，实际的TTL集成电 TTL集成电路的速度问题实际的TTL 集成电路的速度问题， TTL集成电路由5个晶体三极管来构成，其典型结构如下：路由5个晶体三极管来构成，其典型结构如下： Ec 在这个电路中，增加了T 在这个电路中，增加了T3、T4、三个三极管和电阻R T5三个三极管和电阻R3、R4、 R R R 组成的输出部分。 R5组成的输出部分。这就使 T 输出电压在上升和下 T T e T 降时，降时，都以低阻抗对 e L R T 负载电容进行充放电， e 负载电容进行充放电， e R 是反相器， T5是反相器，T3、T4 构成两级跟随器，构成两级跟随器，反相器和跟随器串接后形成推拉式输出级。相器和跟随器串接后形成推拉式输出级。反相器在导通时呈现低阻抗，使得输出电压下降边很好。通时呈现低阻抗，使得输出电压下降边很好。当反相器截止时，跟随器导通，使得输出电压上升边好，器截止时，跟随器导通，使得输出电压上升边好，两者合一使得输出波形得到改善。者合一使得输出波形得到改善。

第2章逻辑门电路

VDD '
A
1
≥1
B1
VDD R
A&
TP
Y B
Y
TN Y
TN
VOH=VDD＇- iLR
2.1.6 CMOS漏极开路门
4．OD门和OC门的应用应用一：可以线与，简化硬件电路。
+5V
A
&
B
C
&
D
R L
L AB CD
2.1.6 CMOS漏极开路门
线与的实际应用实例——光电报警系统
光电传 1
+5V
R3kCΩ VT5
VT6
A
&
F
B
OC 门
A
&
L
B
2.2.2 LSTTL与非门
集成与非门—74LS00
74LS00是在一个封装内有四个相同的与非门。其外形如图所示。
绝大多数左上角Vcc
引线排列从左下角开始,逆时针计算
14
8
正视图
VCC
&
&
缺口标记
&
&
GND
绝大多数
右下角GND
1
7
2.2.3 LSTTL门电路的电气特性
CMOS门电路几种常见系列：（1）CD4000系列：基本系列，速度较慢（2）74HC系列：速度比CD4000系列提高近10倍（3）74HCT系列：与LSTTL门电路兼容（4）LVC系列：低电压系列
TTL集电极开路门 OC 门Open-Collector
A B
VD5
R1 20kΩ VD1
VD2 VD6
2.2.2 LSTTL与非门

逻辑门电路详解1（最透彻）

逻辑门电路详解1（最透彻）逻辑门（Logic Gates）是集成电路设计的基本组件。

通过晶体管或MOS管组成的简单逻辑门，可以对输⼊的电平（⾼或低）进⾏⼀些简单的逻辑运算处理，⽽简单的逻辑门可以组合成为更复杂的逻辑运算，是超⼤规模集成电路设计的基础。

最基本的逻辑门有三种，即“与”、“或”、“⾮”，其符号如下图所⽰：⾄于它们的逻辑作⽤这⾥不再列出了，免得⼤家说编剧我灌⽔，为了显得我能勉强⾼逼格⼀点，我们仔细看看逻辑门芯⽚中有哪些信息值得我们关注，Follow me!如果你仔细观察过74HC系列与、或、⾮逻辑器件数据⼿册（datasheet）的逻辑原理图（Logic Diagram），我们会发现上⾯三个门会是下图那样的：我们利⽤以前教材上的知识来化简⼀下这三个组合逻辑，如下所⽰：果然还是“与”、“或”、“⾮”逻辑，有⼼⼈可能⽴马就发现其中的奥秘：这些逻辑全都被表达成“与⾮”、“或⾮”！原来以前在学校做的那些将逻辑表达式化成“与⾮”、“或⾮”的题⽬在这⾥就有呀，真是学以致⽤呀，我太兴奋了，我太有才了，我太…打住，今天我来这不是让你来做这些简单的表达式化简，⽽是想问你们两个问题：（1）为什么这么简单且基本得不能再基本的逻辑运算要做得这么复杂？或者换句话说，为什么学校的书本上有那么多将逻辑表达式化成“与⾮”、“或⾮”的题⽬？（2）为什么插⼊那么多⾮门？好像不要钱似的!这两个问题涉及到集成电路的设计，我们⾸先来看看在CMOS集成电路设计中是如何将这三个逻辑设计出来的，如下图所⽰的“⾮门”逻辑构造：上⾯带圆圈的是PMOS晶体管，下⾯是NMOS晶体管，从开关的⾓度来看，PMOS管相当于PNP三极管，输⼊为“1”时截⽌，输⼊为“0”时导通；⽽NMOS则相当于NPN三极管，输⼊为“1”时导通，输⼊为“0”时截⽌（这个⽐喻可能不太合适，但你可以这么去理解这个开关⾏为，因为相对于MOS管，可能更多⼈对三极管更熟悉，如果不是的话，可以忽略这个⽐喻）。

电路中的逻辑门基本的逻辑运算与逻辑电路设计

电路中的逻辑门基本的逻辑运算与逻辑电路设计逻辑门是电子电路中的基本组成元件，负责进行逻辑运算。

通过逻辑门的组合，可以实现复杂的逻辑功能，从而实现数字电路中的各种计算和控制。

一、逻辑门的基本运算逻辑门主要有与门、或门、非门、异或门等几种基本类型。

下面分别介绍各种逻辑门的基本运算原理及其电路图。

1. 与门与门是最简单的逻辑门之一。

它的逻辑运算规则是：当所有输入端都为高电平时，输出端才会产生高电平；只要有一个输入端为低电平，输出端就为低电平。

与门的电路图如下所示：```输入A 输入B 输出─────▷││ ├────▷│─────▷│```2. 或门个输入端为高电平，输出端就为高电平；只有所有输入端都为低电平时，输出端才会为低电平。

或门的电路图如下所示：```输入A 输入B 输出─────▷│ ├────▷─────▷```3. 非门非门是逻辑运算最简单的一种。

它只有一个输入端和一个输出端，当输入端为高电平时，输出端为低电平；当输入端为低电平时，输出端为高电平。

非门的电路图如下所示：```输入输出─────▷│```4. 异或门端的电平相同时，输出端为低电平；当输入端的电平不同时，输出端为高电平。

异或门的电路图如下所示：```输入A 输入B 输出─────▷│└────│```二、逻辑电路设计通过将不同类型的逻辑门组合，可以实现复杂的逻辑运算和控制。

下面以一个简单的逻辑电路设计为例进行说明。

假设我们需要设计一个简单的两输入四输出选择器。

根据需求，只有某个特定的输入端的输出端才能为高电平，其他输出端为低电平。

我们可以通过逻辑门的组合来实现这个功能。

首先，我们可以使用或门，将输入信号与某个输出端相连，使得当输入信号为高电平时，对应的输出端为高电平；而其他输出端则需要与非门相连，当输入信号为低电平时，这些输出端才会为高电平。

具体的电路设计如下所示：```输入A 输入B 输出1 输出2 输出3 输出4─────────────│╶─▷│─────────────│ ├────▷╶─▷│ ─────►│─────────────│ ├────▷╭─────────┴──────►│─────────────│```通过以上的逻辑电路设计，我们可以实现输入信号选择某个输出端的功能。

数字电路-门电路

八、TTL门的动态特性：
传输延迟时间：输出波形相对于输入波形滞后的时间：50ns
通常把输出电压由高电平变为低电平的传输延迟时间记作tPHL，由低电平变为高电平的传输延迟时间记作tPLH。
在此TTL非门中，由于输出管T5工作在深度饱和状态，所以 tPLH>tPHL。一般在器件手册上给出的是平均传输延迟时间tpd。其定义为：tpd=(tPHL+tPLH)/2
正逻辑：用高电平表示逻辑1，用低电平表示逻辑0 负逻辑：用低电平表示逻辑1，用高电平表示逻辑0
Vcc
Vo VI
S
2.2 半导体二极管和三极管的开关特性 2.2.1 半导体二极管开关特性
2.2.2、晶体三极管开关特性
截止区时，内阻很大，相当于开关断开状态；饱和区时，内阻很低，相当于开关接通状态。
饱和区 iC (mA)
i CS
Nቤተ መጻሕፍቲ ባይዱ
iBS 放大区
Vi
Vo
Q iBQ
iB VBE
0 VCES 截止区
M ICEO VCC VCE (V)
VBE<VT
IB=ICBO≈0 IC=ICEO≈0 VCE≈VCC
VBE=VBES=0.7V
IC=ICS VCE=VCES≈0.2V
IB

I BS

VCC
Rc
二、三极管的开关时间：
实际中，晶体三极管也是有惰性的开关，截止状态和饱和状态之间的转换不能在瞬间完成。
四、输入特性：
+VCC R1 4k II
Vi
T1
be2
D1
be5
当VI<0.6v时，T2和T5管截止，当VI=VIL=0.3v时，输入低电平电流为

逻辑门电路ppt课件

第3章逻辑门电路
3.2.1 TTL系列门电路 ◆ TTL（晶体管—晶体管逻辑）门电路只制成单片集成电路。输入级由多发射极晶体管构成，输出级由推挽电路（功率输出电路）构成。标准TTL与非门如下图所示。
◆ 标准TTL与非门
◆ 电路工作原理
1. 电路组成 2. 逻辑关系当当3一个个发发射射极极都或接3高个电发平射（极A都、接B、低C电都平接导通（定U通，+B工A25≈（则、V作0）.有倒B2在V、时置饱，C，工接和晶T作地导体1的状）通管集态，状T电2）多态必结至发，定处使射其截于T极集止正2晶电，、向体使极T偏4管T电饱置3T饱压和而1一和导导U通B4，≈0而.7VT，4截U止CE，S2≈输0出.2V端L 为高电平。 UB3≈0.9V，T3截止，UL≈0
带灌电流负载特性:与非门输出uO为低电平时，带灌电流负载。当输入都为高电平时，与非门的V2、V5饱和导通，输出uO为低电平 UOL，这时，各个外接负载门的输入低电平电流都流入（即灌入）V5的集电极，形成了输出低电平电流。当外接负载门的个数增加时，流入V5集电极的电流随之增大，输出低电平稍有上升，只要不超过输出低电平允许的上限值，与非门的正常逻辑功能就不会被破坏。设与非门输出低电平时，允许V5最大集电极电流为ＩOL（max），每个负载门输入低电平电流为ＩIL时，则输出端外接灌电流负载门的个数NOL为。NOL＝IOL（max）/IIL
第3章逻辑门电路
第3章逻辑门电路
一、学习目的
逻辑门电路是构成数字电路的基本单元。要从内部结构上认识了解逻辑门电路的基本构造和性能特点，了解逻辑门电路的逻辑关系用分立元件是如何实现的，了解集成门电路的分类和各类集成逻辑门电路的工作特点及主要参数。

数字电子技术基础第二章门电路课件

内内电电场场
IF
外加的正向电压有一部分降落在PN结区，方向与PN结内电场方向相反，削弱了内电场。于是，内电场对多数载流子扩散运动的阻碍减弱，扩散电流加大。扩散电流远大于漂移电流，可忽略漂移电流的影响，PN结呈现低阻性。
数字电子技术基础第二章门电路课件
反向截至
PN结 P 外电场 NN
数字电子技术基础第二章门电路课件
• PN节的动态开关特性
– 动态开关特性是指二极管由导通到截止，或由截止到导通，瞬变状态下的特性
v
动态时，加到两边的电压突
t
然反向时，电流的变化要稍
微滞后，这是因为PN结要建
i
立起足够的电荷梯度后才有
扩散运动
t
数字电子技术基础第二章门电路课件
三极管的开关特性
数字电路中，三极管作为开关使用，它工作在饱和区和截止区，对应电路的两个状态
R 1A
0
&
B
&
&
Y
C
&
数字电子技术基础第二章门电路课件
【例3】三层楼房，楼道只有一盏灯。试设计该楼道灯控制电路。要求：在每一层均可控制开关。
开关—A、B、C
合——“1” 开——“0”
灯—Y
亮——“1” 灭——“0”
A、B、C Y
000
0
001
010
1
100
011
101 0
110 111 1
CB A Y 0 00 0 001 1 010 1 011 0 10 0 1 10 1 0 110 0 111 1
数字电子技术基础第二章门电路课件
组合逻辑电路设计
（1）根据设计要求，定义输入、输出逻辑变量，并给输入、输出逻辑变量赋值，即用0和1表示信号的有关状态；

与或非门电路

（8）低电平输入电流IIL （9）输出短路电流IOS （10）电源电流（11）传输延迟时间tPLH和tPHL （12）时钟脉冲fmax
IOH和IOL反映芯片带载能力
IIH和IIL反映其对前级集成电路的影响
2.4.1 TTL系列数字电路的分类及主要参数指标
1. TTL系列数字电路分类
2. TTL◆系按列集数成字度电大路小的分主类要参数指标中小、规大模规模集集成成电电路路集的集成
1 1 1 1 11 1 1 1 1 1 1 11 1 1
L1 ABCD
L2 ABCD
L3 ABCD
L 4 A A B B C A C B C D D L 1 D L 2 L 3 L4L1L2L3
写成与非形式的逻辑表达式 L1 ABCD
L2 ABCD L3 ABCD
L 4 L 1 L 2 L 3 L 1 L 2 L 3 L 1 L 2 L 3
器校验、器三、态算门术、运算锁器存、器多、（触四、发六、器八、）单触稳发态器、、寄多存谐器振堆荡、
◆按超逻大辑规功模能的分集类成电路。 ◆按国家标准分类
CV54/74系列
器时钟；发生器、码制转换器、数冲据分位片选配器式择器以、处器、及驱理/显多一动器示路些器片译开、码扩等关异器、展比步/驱译门较计动码、基数器器缓本器、/ 、、简同步单计、数通器用、的A/V数D字和V逻D辑/A转单
逻辑符号：波形图：
L A
2.1.2 与门
与门电路：
逻辑符号：
LAB
与门波形图：
1）两个输入，一个输出 2）分析电路，（围绕导通与否，先看输入，再分析输出） 3）确定逻辑关系，L=AB
ห้องสมุดไป่ตู้
2.1.3 或门

TTL逻辑门电路

§2.2 TTL逻辑门电路在第一章中讨论过由二极管构成的与门和或门。

由于实际的二极管并不是理想的，正向导通时存在压降（硅管均为0.7V），所以低电平信号经过一级与门后，其电平将升高0.7V；高电平信号每经过一级或门其电平将下降0.7V。

也就是说由二极管构成的与门和或门均不能用以构成实用的逻辑电路。

为克服二极管门电路的上述缺点，可采用具有反相放大特性的三极管来构成门电路，即 TTL门电路。

在讨论TTL门电路之前，先简要回顾三极管反相器的基本特性。

一、三极管反相器1. 三极管的开关特性图2-10为基本的三极管电路及其输出特性。

该输出特性可划分成三个区——截止区、饱和区和放大区。

图2-10 三极管反相器①截止区发射结与集电结均反偏，，，，。

此时三极管的三个电极如同断开一样，其等效电路如图2-11（a）所示。

②饱和区发射结与集电结均正偏，此时C、E间的电压称为极电极饱和压降。

硅管的约为0.1V~0.3V。

几乎不随的变化而变化。

饱和条件可用≥来描述。

而表示管子的包和深度。

三极管饱和时的等效电路如图2-11（b）所示。

图2-11 三极管的开关特性③放大区发射结正偏，集电结反偏，随线性变化。

放大区与饱和区的交界处称为临界饱和。

这时，和分别被称为临界饱和集电极电流和基极电流。

在数字电路中，许多三极管都处于开关状态，即工作在截止区或饱和区或在两区之间转换。

提高这种转换速度就可提高电路的开关工作速度。

2. 三极管反相器的工作原理图2-10也是一种典型的反相器电路，其工作原理如下：①输入为低电平此时输入电平足够小;使得V, ，，晶体管处于截止状态，如曲线上D点所示，，电路输出高电平。

②输入为高电平此时输入电平足够大；使≥，晶体管处于饱和状态，如曲线上A点所示，，电路输出低电平。

3. 三极管的开关时间由晶体管电路有关知识可知，当输入信号由高电平变为低电平或由低电平变为高电平时，晶体管不可能立即实现截止与饱和之间的转换。