实验五 计数器的设计——实验报告
显示计数器的设计实验报告
数字电路与逻辑设计实验报告
（一）实验名称：显示计数器的设计。
（二）实验目的：熟悉同步、异步计数器的工作原理及应用。
掌握任意进制计数器的设计方法。
（三）实验内容：掌握双二-五-十进制计数器74LS390的功能。
利用74LS390设计一个模18的计数器,使用555定时器产生计数脉冲信号，计数结果用数码管显示。
利用示波器观察CP、1QA、1QB、1QC、1QD、2QA的波形，并在报告中绘制。
（四）模拟电路上的运行结果：
（五）心得体会：
此次计数器的有关实验，不仅帮我巩固了计数器相关方面的知识，而且让我懂得和体会到了计数器功能测试的方法，并且也掌握了一些计数器的设计方法。
与此同时，还让我熟悉了同步、异步计数器的工作原理和应用。
虽然刚开始的时候还是遇到了一些难于解决的问题，但最后经过老师的讲解和自己大胆的尝试操作后，最终问题都迎刃而解了。
（六）思考题解答：。
计算机组成原理实验报告
计算机组成原理实验报告实验目的，通过本次实验，深入了解计算机组成原理的相关知识，掌握计算机硬件的基本组成和工作原理。
实验一，逻辑门电路实验。
在本次实验中，我们学习了逻辑门电路的基本原理和实现方法。
逻辑门电路是计算机中最基本的组成部分，通过逻辑门电路可以实现各种逻辑运算，如与门、或门、非门等。
在实验中，我们通过搭建逻辑门电路并进行实际操作，深入理解了逻辑门的工作原理和逻辑运算的实现过程。
实验二，寄存器和计数器实验。
在本次实验中，我们学习了寄存器和计数器的原理和应用。
寄存器是计算机中用于存储数据的重要部件，而计数器则用于实现计数功能。
通过实验操作，我们深入了解了寄存器和计数器的内部结构和工作原理，掌握了它们在计算机中的应用方法。
实验三，存储器实验。
在实验三中，我们学习了存储器的原理和分类，了解了不同类型的存储器在计算机中的作用和应用。
通过实验操作，我们进一步加深了对存储器的认识，掌握了存储器的读写操作和数据传输原理。
实验四，指令系统实验。
在本次实验中，我们学习了计算机的指令系统，了解了指令的格式和执行过程。
通过实验操作，我们掌握了指令的编写和执行方法，加深了对指令系统的理解和应用。
实验五，CPU实验。
在实验五中，我们深入了解了计算机的中央处理器（CPU）的工作原理和结构。
通过实验操作，我们学习了CPU的各个部件的功能和相互之间的协作关系，掌握了CPU的工作过程和运行原理。
实验六，总线实验。
在本次实验中，我们学习了计算机的总线结构和工作原理。
通过实验操作，我们了解了总线的分类和各种总线的功能，掌握了总线的数据传输方式和时序控制方法。
结论：通过本次实验，我们深入了解了计算机组成原理的相关知识，掌握了计算机硬件的基本组成和工作原理。
通过实验操作，我们加深了对逻辑门电路、寄存器、计数器、存储器、指令系统、CPU和总线的理解，为进一步学习和研究计算机组成原理奠定了坚实的基础。
希望通过不断的实践和学习，能够更深入地理解和应用计算机组成原理的知识。
实验报告——计数器及其应用
实验五项目名称：计数器及其应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成1/N分频器二、实验设备1、数字电路实验箱 2 译码显示器3、74LS74*274LS192*374LS00*174LS20*1三、实验内容及步骤1、用74LS74（引脚如图5-7所示）D触发器构成4位二进制异步加法计数器。
(1) 按图5－1接线，R D接至逻辑开关输出插口，将低位CP0端接单次脉冲源，输出端Q3、Q2、Q3、Q0接数码管显示输入插口D、C、B、A（如图5-8所示），各S D接高电平“1”。
(2) 令R D=1，清零后，逐个送入单次脉冲，观察并列表记录Q3～Q0状态。
(3) 将单次脉冲改为1HZ的连续脉冲，观察Q3～Q0的状态。
图5-7 74LS74引脚图图5-8 数码管接口2、测试74LS192同步十进制可逆计数器的逻辑功能计数脉冲由单次脉冲源提供，清除端CR、置数端LD、数据输入端D3 、D2、D1、D0 分别接逻辑开关，输出端 Q3、Q2、Q1、Q0接实验设备的一个译码显示输入相应插口D、C、B、A；CO和BO接逻辑电平显示插口。
图4-9 74LS192引脚图(1)清除令CR=1，其它输入为任意态，这时Q3Q2Q1Q0＝0000，译码数字显示为0。
清除功能完成后，置CR＝0(2)置数CR＝0，CP U，CP D任意，数据输入端输入任意一组二进制数，令LD= 0，观察计数译码显示输出，予置功能是否完成，此后置LD＝1。
(3)加计数CR＝0，LD＝CP D＝1，CP U接单次脉冲源。
清零后送入10个单次脉冲，观察译码数字显示是否按8421码十进制状态转换表进行；输出状态变化是否发生在CP U的上升沿。
(4)减计数CR ＝0，LD ＝CP U ＝1，CP D 接单次脉冲源。
参照3)进行实验。
****拓展实验图5－3所示，用两片CC40192组成两位十进制加法计数器，输入1Hz 连续计数脉冲，进行由00—99累加计数，记录之。
实验五可编程定时器计数器8254实验
实验五 可编程定时器计数器 8254/8253 实验图 1 可编程定时器/计数器 8253/8254 原理图1 实验目的 了解计数器的硬件连接方法及时序关系，掌握 8254/8253 的各种模式的编程及其原理，用示波器观察 各信号之间的时序关系。
2 实验设备(1) PC 机一台；(2) QTH-8086B 16 位微机教学实验仪一套。
3 实验说明8253/8254 是一种可编程的定时器/计数器芯片，它具有 3 个独立的 16 位计数器通道，每个计数器都 可以按照二进制或二-十进制计数，每个计数器都有 6 种工作方式，计数频率可高达 24MHz ，芯片所 有的输入输出都与 TTL 兼容。
计数器都有 6 种工作方式：方式 0—计数过程结束时中断；方式 1—可编程的单拍脉冲；方式2— 频率发生器；方式 3—方波发生器；方式 4—软件触发；方式 5—硬件触发。
6 种工作方式主要有 5 点 不同：一是启动计数器的触发方式和时刻不同；二是计数过程中门控信号 GATE 对计数操作的影响不 同；三是 OUT 输出的波形不同；四是在计数过程中重新写入计数初值对计数过程的影响不同；五是计 数过程结束，减法计数器是否恢复计数初值并自动重复计数过程的不同。
4 实验内容将 32Hz 的晶振频率作为 8254 的时钟输入，利用定时器 8254 产生 1Hz 的方波，发光二极管不 停闪烁，用示波器可看到输出的方波。
5 实验原理图6 实验步骤（1）实验连线：信号源模块短路32.0Hz，CLK 连到8254 模块的CLK0。
8254 模块选通线CS 连到MCU 主模块的地址A14。
8254 模块GATE0 接电源+5*；OUT0 接发光二极管L1。
该模块的WR、RD 分别连到MCU 主模块的WR、RD。
该模块该模块的数据（AD0～AD7）、地址线（A0～A7）分别连到MCU 主模块的数据（AD0～AD7）、地址线（A0～A7）。
5进制计数器课程设计
5进制计数器课程设计一、课程目标知识目标：1. 学生能理解5进制计数的基本原理，掌握5进制数与10进制数的相互转换方法。
2. 学生能够运用5进制计数进行简单的数学运算，如加、减运算。
3. 学生了解5进制计数在计算机科学和生活中的应用。
技能目标：1. 学生能够独立设计并搭建一个简单的5进制计数器模型，锻炼动手操作能力。
2. 学生通过小组合作，解决5进制计数相关问题，提升团队协作能力和问题解决能力。
情感态度价值观目标：1. 学生对数学产生兴趣，认识到数学知识与实际生活的紧密联系。
2. 学生在学习过程中，培养耐心、细心的学习态度，提高自信心和自主学习能力。
3. 学生了解我国在数学领域的贡献，增强民族自豪感。
课程性质：本课程为数学学科的一节实践探究课，结合学生年级特点和认知水平，注重理论与实践相结合，培养学生的动手操作能力和实际问题解决能力。
学生特点：五年级学生具有一定的数学基础和逻辑思维能力，对新鲜事物充满好奇心，喜欢动手操作和团队合作。
教学要求：教师需注重启发式教学，引导学生主动探究5进制计数原理，关注学生的个体差异，鼓励学生积极参与课堂讨论和实践活动。
同时，教师应关注学生的情感态度，激发学生的学习兴趣和自信心。
通过本节课的学习，使学生达到课程目标，为后续相关知识的学习打下基础。
二、教学内容本节课依据课程目标，选取以下教学内容：1. 5进制计数原理：介绍5进制计数的基本概念、计数规则及其与10进制数的区别与联系。
2. 5进制与10进制的转换：讲解5进制数与10进制数之间的转换方法，并通过实例进行演示。
3. 5进制计数器设计与搭建：引导学生利用生活中的材料，设计并搭建一个简单的5进制计数器模型。
4. 5进制数学运算：教授5进制数的加、减运算方法，让学生通过实际操作进行练习。
5. 5进制计数在生活中的应用：介绍5进制计数在计算机科学、电子技术等领域的应用，激发学生学习兴趣。
教学内容安排如下：第一课时：5进制计数原理、5进制与10进制的转换。
实验五 计数器及其应用
实验五计数器及其应用一、实验目的1.熟悉由集成触发器构成的计数器电路及其工作原理。
2.熟练掌握常用中规模集成电路计数器及其应用方法。
二、实验原理所谓计数,就是统计脉冲的个数,计数器就是实现“计数”操作的时序逻辑电路。
计数器的应用十分广泛,不仅用来计数,也可用作分频、定时等。
计数器种类繁多。
根据计数体制的不同,计数器可分成二进制（即2n进制）计数器和非二进制计数器两大类。
在非二进制计数器中,最常用的是十进制计数器,其它的一般称为任意进制计数器。
根据计数器的增减趋势不同,计数器可分为加法计数器——随着计数脉冲的输入而递增计数的；减法计数器——随着计数脉冲的输入而递减的,可逆计数器——既可递增、也可递减的。
根据计数脉冲引人方式不同,计数器又可分为同步计数器——计数脉冲直接加到所有触发器的时钟脉冲（CP）输入端；异步计数器——计数脉冲不是直接加到所有触发器的时钟脉冲（CP）输入端。
1.异步二进制加法计数器异步二进制加法计数器是比较简单的。
图32 (a)是由4个JK（选用74LS112集成片）触发器构成的4位二进制(十六进制)异步加法计数器,图32 (b)和(c)分别为其状态图和波形图。
对于所得状态图和波形图可以这样理解：触发器FFo(最低位)在每个计数沿(CP)的下降沿(1 → 0)翻转,触发器FF1的 CP 端接 FF0的 Q0端 .因而当 FF0(Q0)由1→0时,FF1翻转。
类似地,当 FF l(Q l)由1→0时,FF2翻转,FF2(Q2)由1→0时,FF3翻转。
（a）逻辑图(b)状态图（c）波形图图32 4位二进制（十六进制）异步加法计数器4位二进制异步加法计数器从起始态0000到1111共十六个状态,因此,它是十六进制加法计数器,也称模16加法计数器 (模M = 16)。
从波形图可看到,Q0的周期是CP周期的二倍；Q l是Q0的二倍,CP的四倍；Q2是Q1的二倍,Q0的四倍,CP的八倍；Q3是Q2的二倍,Q l的四倍,Q0的八倍,CP 的十六倍。
数电实验
实验五时序电路测试及研究一、实验目的：1.掌握常用时序电路分析，设计及测试方法。
2.训练独立进行实验的技能。
二、实验仪器及材料：1.双踪示波器2.器件：74LS73 双J-K触发器2片74LS175 四D触发器1片74LS10 三输入端三与非门1片74LS00 二输入端四与非门1片三、实验内容和步骤：1.异步二进制计数器（1）按图5.1接线（2）由CP端输入单脉冲，测试并记录Q1—Q4端状态及波形。
Q1到Q4端的状态图为：计数顺序Q4 Q3 Q2 Q1 计数顺序Q4 Q3 Q2 Q10 0 0 0 0 8 1 0 0 01 0 0 0 1 9 1 0 0 12 0 0 1 0 10 1 0 1 03 0 0 1 1 11 1 0 1 14 0 1 0 0 12 1 1 0 05 0 1 0 1 13 1 1 0 16 0 1 1 0 14 1 1 1 07 0 1 1 1 15 1 1 1 1 Q1到Q4端的波形图为：CPRQ1Q2Q3Q4（3）试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验并记录。
二进制减法计数器的电路图如下：二进制减法计数器的状态表为：计数顺序Q4 Q3 Q2 Q1 计数顺序Q4 Q3 Q2 Q10 0 0 0 0 9 0 1 1 11 1 1 1 1 10 0 1 1 02 1 1 1 0 11 0 1 0 13 1 1 0 1 12 0 1 0 04 1 1 0 0 13 0 0 1 15 1 0 1 1 14 0 0 1 06 1 0 1 0 15 0 0 0 17 1 0 0 1 16 0 0 0 08 1 0 0 0 17 1 1 1 1 波形图为：CPRQ1Q2Q3Q42．异步二一十进制加法计数器（1）按图5．2接线。
Q A、Q B、Q C、Q D 4个输出端分别接发光二极管显示，CP端接连续脉冲或单脉冲。
（2）在CP端接连续脉冲．观察 CP、Q A、Q B、Q C及Q D的波形。
单片机实验五-定时计数器查询方式应用
实验五定时/计数器查询方式应用一、定时器工作方式0、1、2的应用（工程文件名：05定时器方式012.DSN）已知单片机晶体振荡器频率为12MHz，使用定时器编制延时程序，采用查询溢出方式控制红灯D1交替闪烁，将定时器工作方式分别设置为方式0、方式1和方式2，实现上述功能。
1.1定时器工作方式0（文件名：05定时器方式0.ASM，填空并回答问题）P1_0 EQU P1.0ORG 0000HMain:CLR P1_0MOV TMOD,# 00 H ; 定时器0，工作方式0（13位计数值）MOV TH0,#00H ; 计数初值MOV TL0,#01HSETB TR0; 启动T0，从1开始增1计数，计满溢出LP1: JBC TF0, LP2;查询定时器0是否计满溢出，溢出转LP2处理SJMP LP1LP2: CPL P1_0 ;溢出P1.0取反，灯明暗变化MOV TH0,#00H ; 重装定时器计数初值MOV TL0,#01HSJMP LP1END1.2定时器工作方式1（文件名：05定时器方式1.ASM，填空并回答问题）P1_0 EQU P1.0ORG 0000HMain:CLR P1_0MOV TMOD,# 01 H ; 定时器0，工作方式1（16位）MOV TH0,#00H ; 计数初值MOV TL0,#010HSETB TR0 ; 启动T0，从16开始增1计数，计满2^16=65536溢出LP1: JBC TF0, LP2 ;查询定时器0是否计满溢出，若溢出转LP2处理SJMP LP1LP2:CPL P1_0 ; P1.0取反，灯明暗变化MOV TH0,#00H; 重新赋计数初值MOV TL0,#010HSJMP LP1END1.3定时器工作方式2（文件名：05定时器方式2.ASM，填空并回答问题）P1_0 EQU P1.0ORG 0000HMain:CLR P1_0MOV R1,#250MOV TMOD,# 02 H ; 定时器0，工作方式2（8位重装初值）MOV TH0,#01H ; 计数初值MOV TL0,#01HSETB TR0; 启动T0，定时器0从1开始增1计数，满2^8=256溢出LP1: JBC TF0, LP2;查询定时器值是否计满溢出，若溢出转JP2处理SJMP LP1LP2: DJNZ R1,LP1;有无溢出250次，若没有，继续查询是否溢出;若有执行下一句，改变灯的明暗CPL P1_0; 溢出250次P1.0取反，灯明暗变化SJMP LP1END二、计数器工作方式0、1、2的应用（文件名:计数器方式012.DSN）已知单片机晶体振荡器频率为12MHz，使用计数器编制延时程序，采用查询溢出方式控制红灯D1交替闪烁，将计数器工作方式分别设置为方式0、方式1和方式2，实现上述功能。
最新东南大学-微机原理-微机系统与接口-实验五-六-实验报告-自动化学院
东南大学《微机实验及课程设计》实验报告实验五8253 计数器/定时器实验六8255 并行输入输出姓名：学号：08011专业：自动化实验室：计算机硬件技术实验时间：2012年04月27日报告时间：2013年05月15日评定成绩：审阅教师：一. 实验目的实验五：1）掌握计数器/定时器8253 的基本工作原理和编程应用方法；2）了解掌握8253 的计数器/定时器典型应用方法实验六：1）掌握8255方式0的工作原理及使用方法，利用直接输入输出进行控制显示；2）掌握8段数码管的动态刷新显示控制；3）分析掌握8255工作方式１时的使用及编程，进一步掌握中断处理程序的编写。
二. 实验内容实验五：必做：5-1 将计数器0设置为方式0，计数初值为N（小于等于0FH），用手动的方式逐个输入单脉冲，编程使计数值在屏幕上显示，并同时用逻辑笔观察OUT0电平变化。
（参考程序p63）5-2 将计数器0、1分别设置在方式3，计数初值设为1000，用逻辑笔观察OUT0电平的变化。
（参考程序p64）实验六：（1）8255方式 0：简单输入输出实验电路如图一，8255C口输入接逻辑电平开关K0～K7，编程A口输出接 LED显示电路L0～L7；用指令从 C口输入数据，再从A口输出。
图一 8255简单输入输出（2）编程将A口 L0-L7控制成流水灯，流水间隔时间由软件产生；流水方向由K0键在线控制，随时可切换；流水间隔时间也可由K4～K7键编码控制，如 0000对应停止，0001对应 1秒，1111对应 15秒,大键盘输入 ESC键退出。
（3）8段数码管静态显示:按图二连接好电路，将 8255的 A口PA0～PA6分别与七段数码管的段码驱动输入端a～ｇ相连，位码驱动输入端 S1接+5V（选中），S0、dp接地（关闭）。
编程从键盘输入一位十进制数字（0～9），在七段数码管上显示出来。
图二单管静态显示(4) 8段数码管动态显示：按图三连接好电路，七段数码管段码连接不变，位码驱动输入端S1、S0 接8255 C口的PC1、PC0。
实验五 四位二进制加法计数器VHDL设计
实验五四位二进制加法计数器VHDL设计一、实验目的：进一步掌握引脚锁定、硬件下载及芯片测试方法。
掌握开发板的使用。
二、实验仪器：PC机，FPGA开发板，万用表，接线若干。
三、实验内容：1、设计内容如下两张图所示：2、注意开关如处在常态，输出值为‘1’；按下开关的输出值为‘0’。
完成上面的设计，并下载观察实验现象。
开关有抖动吗？3、将20MHz 的输入频率，分频后作为计数器的时钟。
设计电路，并下载观察实验现象。
4、管脚锁定及下载的方法如5～9。
5、选定器件。
点击QuartusII菜单Assignments下的“Device”，出现选择器件系列及器件型号选择窗口。
按照实验中所给的器件型号选择器件系列及器件型号。
（请按照开发板上实际的芯片选择芯片系列，以及芯片型号）选好器件后，重新全程编译。
6、查找管脚号。
观察开发板和外围电路。
确认电路的连接方法。
观察CLK 的管脚号，并记录。
确定数码管所接的端口，记录管脚号。
7、锁定管脚。
选择菜单Assignments下的Pins出现下图。
在Location下选择对应管脚的管脚号。
将CLK锁定在开发板规定的管脚号上。
将输出端锁定在所选定的管脚号上。
所有的引脚锁定后，再次全程编译。
8、在菜单菜单Tools下选择programmer打开编程窗口，观察箭头所指的信息。
如果显示“No Hardware”，点击左边的“Hardware Setup”，双击USB-Blaster。
如下图所示。
点击“Close”，关闭上面的窗口。
此时QUARTUSII的窗口应该为：选中Program/Configure下方的框（出现勾）。
点击左边的“Start”，开始下载。
当显示100%时，下载成功。
9、硬件测试。
观察实验现象。
适当进行操作，实验现象又是什么？四、实验报告要求：1.写出你实验时的芯片系列及芯片型号2.实验箱连接在PC机的什么口上？3.简要说明实验过程中遇到的问题，及解决方法。
数电实验五：计数器的功能验证
数电实验五：计数器的功能验证1. 实验目的本实验旨在通过验证计数器的功能，加深对计数器原理的理解，让学生能够掌握计数器的使用方法和工作原理。
2. 实验器材•数字逻辑实验箱•计数器芯片•电压源•示波器•逻辑分析仪3. 实验原理计数器是一种常用的数字电路，能够实现计数功能。
常见的计数器有二进制计数器、十进制计数器等。
计数器可以用来进行时序控制、频率分频等应用。
4. 实验步骤4.1 连接电路首先将计数器芯片插入实验箱中的插槽，注意芯片的引脚方向要正确。
接下来按照以下步骤连接电路：1.将电压源的正极与实验箱的正电源线连接，将电压源的负极与实验箱的地线连接。
2.将计数器芯片的Vcc引脚连接到电压源的正极，将GND引脚连接到电压源的负极。
3.将计数器芯片的输入引脚与任意输入信号源连接，可以使用示波器或逻辑分析仪提供输入信号。
4.将计数器芯片的输出引脚与外部观察装置（示波器、数码管等）连接，以观察计数器的输出情况。
4.2 功能验证启动电路后，根据以下步骤验证计数器的功能：1.观察计数器的输出情况，注意是否按照预期进行计数。
2.调节输入信号源的频率，观察计数器的计数速度。
3.尝试改变计数器的工作模式（比如二进制计数、十进制计数等），观察输出结果的变化。
4.使用逻辑分析仪对计数器进行分析，验证计数器的工作原理。
5. 实验结果与分析通过观察实验中计数器的输出情况，我们可以得出以下结论：1.计数器能够按照预期的规律进行计数，对输入信号的边沿敏感。
2.计数器的计数速度与输入信号的频率有关，频率较高时计数速度较快，频率较低时计数速度较慢。
3.改变计数器的工作模式会导致输出结果的变化，不同的工作模式对计数器的计数规律有不同的要求。
6. 实验总结本次实验主要验证了计数器的功能，加深了对计数器的认识。
通过实验，我们学到了以下知识：1.计数器是一种常用的数字电路，能够实现计数功能。
2.计数器的输入信号可以是时钟信号或其他外部触发信号。
实验五时序逻辑电路实验报告
实验五时序逻辑电路实验报告一、实验目的1.了解时序逻辑电路的基本原理和设计方法。
2.掌握时序逻辑电路的设计方法。
3.运用Verilog语言进行时序逻辑电路的设计和仿真。
二、实验原理时序逻辑电路是指在电路中引入记忆元件（如触发器、计数器等），通过电路中的时钟信号和输入信号来控制电路的输出。
时序逻辑电路的输出不仅与当前输入有关，还与之前输入和输出的状态有关，因此对于时序逻辑电路的设计，需要考虑时钟信号的频率、输入信号的变化及当前状态之间的关系。
三、实验内容本次实验通过使用Verilog语言设计和仿真下列时序逻辑电路。
1.设计一个10进制累加器模块，实现对输入信号进行累加并输出，并在仿真中验证结果的正确性。
2.设计一个4位二进制计数器模块，实现对输入时钟信号的计数，并在仿真中验证结果的正确性。
3.设计一个4位带加载/清零控制功能的二进制计数器模块，实现对输入时钟信号的计数，并在仿真中验证结果的正确性。
四、实验步骤1.根据实验原理和要求，利用Verilog语言设计10进制累加器模块。
在设计中需要注意时钟的频率和输入信号的变化。
2.编译并运行仿真程序，验证设计的10进制累加器模块的正确性。
3.在设计时钟频率和输入信号变化的基础上，设计4位二进制计数器模块。
4.编译并运行仿真程序，验证设计的4位二进制计数器模块的正确性。
5.在设计4位二进制计数器模块的基础上，引入加载/清零控制功能，设计一个4位带加载/清零控制功能的二进制计数器模块。
6.编译并运行仿真程序，验证设计的带加载/清零控制功能的二进制计数器模块的正确性。
7.总结实验结果，撰写实验报告。
五、实验结果与分析1.经过验证实验，10进制累加器模块能够正确实现对输入信号的累加并输出正确的结果。
2.经过验证实验，4位二进制计数器模块能够正确实现对输入时钟信号的计数，并输出正确的计数结果。
3.经过验证实验，带加载/清零控制功能的二进制计数器模块能够正确实现对输入时钟信号的计数，并在加载或清零信号的控制下实现加载或清零操作。
实验五--8253方波实验
.STACK 100
.CODE
START: MOV DX,COM_ADDR
MOV AL,35H
OUT DX,AL ;计数器T0设置在模式2状态,BCD码计数
MOV DX,T0_ADDR
MOV AL,00H
OUT DX,AL
MOV AL,10H
OUT DX,AL ;CLK0/1000
MOV DX,COM_ADDR
MOV AL,77H
OUT DX,AL ;计数器T1为模式3状态，输出方波,BCD码计数
MOV DX,T1_ADDR
MOV AL,00H
OUT DX,AL
MOV AL,10H
OUT DX,AL ;CLK1/1000
JMP $ ;OUT1输出1S的方波
END START
六、实验结果
蜂鸣器间歇性蜂鸣，逻辑测试笔红绿灯交替亮灭。
七、实验总结
通过这次实验，我了解了8253的功能，即作为计时器可以输出各种不同的波形，实现
对电路的控制；了解了8253与8088的接口端，特别是片选端口及其对地址的选择；熟悉了8253的控制寄存器和初始化编程方法，熟悉了8253的6种工作模式，该实验中用的是模式
2和模式3，分别作为频率发生器和方波方波发生器。
实验五 计数器的设计——实验报告
实验五计数器的设计——实验报告一、实验目的本次实验的主要目的是设计并实现一个计数器，通过实际操作深入理解计数器的工作原理和逻辑电路的设计方法，提高对数字电路的分析和设计能力。
二、实验原理计数器是一种能够对输入脉冲进行计数的数字电路。
它可以按照不同的计数方式，如加法计数、减法计数或可逆计数，来记录脉冲的个数。
在本次实验中，我们采用的是基于数字逻辑芯片的设计方法。
通过组合逻辑门（如与门、或门、非门等）和时序逻辑元件（如触发器）来构建计数器的电路。
常见的计数器类型有二进制计数器、十进制计数器等。
二进制计数器每输入一个脉冲，计数值就增加 1，当计数值达到最大值（如 4 位二进制计数器的最大值为 15）时，再输入一个脉冲就会回到 0 重新开始计数。
十进制计数器则是按照十进制的规律进行计数。
三、实验设备与材料1、数字电路实验箱2、 74LS161 计数器芯片3、 74LS00 与非门芯片4、 74LS04 非门芯片5、导线若干四、实验内容与步骤1、设计一个 4 位二进制加法计数器首先，将 74LS161 芯片插入实验箱的插槽中。
按照芯片的引脚功能，将时钟脉冲输入端（CLK）连接到实验箱的脉冲源，将清零端（CLR）和置数端（LD）连接到高电平，使计数器处于正常计数状态。
将计数器的输出端（Q3、Q2、Q1、Q0）连接到实验箱的指示灯，以便观察计数结果。
打开脉冲源，观察指示灯的变化，验证计数器是否正常进行加法计数。
2、设计一个 4 位十进制加法计数器在上述 4 位二进制加法计数器的基础上，通过使用与非门和非门等芯片对输出进行译码，将二进制计数值转换为十进制。
具体来说，当二进制计数值达到 1001（即十进制的 9）时，产生一个进位信号，将计数器清零，从而实现十进制计数。
3、设计一个可逆计数器（可加可减）为了实现可逆计数，需要增加一个控制端（U/D）来决定计数器是进行加法计数还是减法计数。
当 U/D 为高电平时，计数器进行加法计数；当 U/D 为低电平时，计数器进行减法计数。
计数器实验原理
计数器实验原理
计数器实验的原理是基于电子数字技术实现的。
它通过将输入的电信号进行计数，并根据给定的规则输出相应的计数结果。
计数器的工作原理通常利用触发器和逻辑门电路来实现。
触发器是一种能够存储和传递信息的电子器件。
计数器中使用的触发器被称为“触发型计数器”，它能够周期性地切换输出状态，从而实现计数功能。
计数器通常有一个输入端，称为时钟输入。
时钟输入接收外部的时钟信号，根据时钟信号的变化来切换触发器的状态。
当时钟信号的边沿（上升沿或下降沿）到来时，触发器的状态会发生变化。
计数器一般有几个输出端，每个输出端对应一个计数值。
当时钟信号到来时，计数器根据规定的计数规则改变输出的计数值。
不同类型的计数器有不同的计数规则，常见的有二进制计数器、十进制计数器和BCD码计数器等。
计数器可以实现多种功能，如正向计数、负向计数、加法计数、减法计数、循环计数等。
通过不同的触发器和逻辑门的组合，可以实现各种复杂的计数功能。
计数器广泛应用于各个领域，如计算机、通信、测量等。
它们能够对事件、信号、数据等进行计数和统计，提供了有效的计数和计量手段。
数字系统设计实验报告计数器、累加器
实验五计数器设计一、实验目的：1）复习计数器的结构组成及工作原理。
2）掌握图形法设计计数器的方法。
3）掌握Verilog HDL语言设计计数器的方法。
4）进一步熟悉设计流程、熟悉数字系统实验开发箱的使用。
二、实验器材：数字系统设计试验箱、导线、计算机、USB接口线三、实验内容：1）用图形法设计一个十进制计数器，仿真设计结果。
下载，进行在线测试。
2）用Verilog HDL语言设计一个十进制的计数器（要求加法计数；时钟上升沿触发；异步清零，低电平有效；同步置数，高电平有效），仿真设计结果。
下载，进行在线测试。
四、实验截图1）原理图：2）仿真波形：3）文本程序：5）波形仿真：五、实验结果分析、体会：这次实验，，由于试验箱有抖动，故在原理图上加了去抖电路，但是在波形仿真的时候无需考虑抖动，所以我在波形仿真的时候将去抖电路消除了，方便观察实验六累加器设计一、实验目的：1）学习了解累加器工作原理;2)了解多层次结构的设计思路;3）学会综合应用原理图和文本相结合的设计方法。
二、实验器材：数字系统设计试验箱、导线、计算机、USB接口线三、实验内容：1）在文本输入方式下设计分别设计出8位的全加器和8位的寄存器，并分别存为add8_8.v和reg8.v;2）在原理图输入方式下通过调用两个模块设计出累加器电路，并存为add8.bdf, 进行功能仿真;3）下载，进行在线测试。
四、实验截图1）8位累加器原理图：2）波形仿真：3）文本输入8位加法器语言及符号：生成元器件：4）文本输入8位寄存器：生成图元：五、实验总结：通过本次实验，学习了解累加器工作原理，了解多层次结构的设计思路，学会综合应用原理图和文本相结合的设计方法。
计数器的实验报告
一、实验目的1. 理解计数器的基本原理和工作方式；2. 掌握计数器的使用方法；3. 培养动手实践能力和团队协作精神。
二、实验原理计数器是一种用于计数的电子器件，能够对输入信号进行计数。
计数器的基本原理是利用触发器来实现计数功能。
触发器是一种具有记忆功能的电子器件，可以存储0或1的状态。
通过将触发器级联，可以实现多位计数。
本实验采用一个简单的异步二进制计数器，其工作原理如下：1. 当计数器复位时，所有触发器的状态都为0；2. 当计数器收到一个时钟信号时，最低位的触发器翻转状态；3. 如果最低位的触发器状态为1，则其输出信号将触发下一位触发器翻转状态；4. 依次类推，实现计数器的计数功能。
三、实验器材1. 计数器模块；2. 电源；3. 连接线；4. 逻辑分析仪；5. 示波器。
四、实验步骤1. 连接电路：将计数器模块、电源、连线等按实验电路图连接好；2. 复位计数器：将复位按钮按下，确保计数器处于初始状态；3. 观察计数过程：打开电源，观察计数器输出端的状态变化；4. 记录数据：使用逻辑分析仪或示波器记录计数器输出端的状态变化，并记录数据；5. 分析数据：根据记录的数据，分析计数器的计数过程和结果。
五、实验结果与分析1. 实验结果：计数器模块在接收到时钟信号后，输出端的状态按二进制递增的顺序变化，实现了计数功能；2. 分析：（1）复位功能：通过复位按钮，可以将计数器模块的状态恢复到初始状态，方便进行实验；（2）计数功能：计数器模块能够对输入的时钟信号进行计数，实现计数功能；（3）稳定性：在实验过程中，计数器模块的输出端状态变化稳定，未出现异常现象。
六、实验总结通过本次实验，我们掌握了计数器的基本原理和使用方法。
实验过程中，我们学会了如何连接电路、观察计数过程、记录数据和分析数据。
同时，我们还培养了动手实践能力和团队协作精神。
在今后的学习和工作中，我们将继续努力，不断提高自己的实验技能和团队协作能力。
实验五--时序逻辑电路实验报告
实验五时序逻辑电路(计数器和寄存器)-实验报告一、实验目的1．掌握同步计数器设计方法与测试方法。
2．掌握常用中规模集成计数器的逻辑功能和使用方法。
二、实验设备设备：THHD-2型数字电子计数实验箱、示波器、信号源器件：74LS163、74LS00、74LS20等。
三、实验原理和实验电路1．计数器计数器不仅可用来计数，也可用于分频、定时和数字运算。
在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。
2．(1) 四位二进制（十六进制）计数器74LS161（74LS163）74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。
74LSl63是同步置数、同步清零的4位二进制加法计数器。
除清零为同步外，其他功能与74LSl61相同。
二者的外部引脚图也相同，如图5.1所示。
表5.1 74LSl61（74LS163）的功能表清零预置使能时钟预置数据输入输出工作模式R D LD EP ET CP A B C D Q A Q B Q C Q D0 ××××（）××××0 0 0 0 异步清零1 0 ××D A D B D C D D D A D B D C D D同步置数1 1 0 ××××××保持数据保持1 1 ×0 ×××××保持数据保持1 1 1 1 ××××计数加1计数3．集成计数器的应用——实现任意M进制计数器一般情况任意M进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。
第二类是由集成二进制计数器构成计数器。
第三类是由移位寄存器构成的移位寄存型计数器。
第一类，可利用时序逻辑电路的设计方法步骤进行设计。
EDA实验报告实验五计数器
1 / 3 实验报告 实验五：计数器一．实验目的：一．实验目的：进一步学习层次设计法设计电路进一步学习层次设计法设计电路进一步学习混合原理图及程序法设计法进一步学习混合原理图及程序法设计法二．实验内容二．实验内容设计位十进制计数器设计位十进制计数器要求用时钟源做计计数时钟输入，计数结果用实验板上个数码管显示要求用时钟源做计计数时钟输入，计数结果用实验板上个数码管显示计数器要求有清零端（，用控制）和使能端（，用控制），都是高电平有效，用实验板，设置板，设置 三．实验现象三．实验现象数码依次按十进制增计数。
上拨则清零，下拨停止计数。
改变的频率可以观看计数快慢。
慢。
四．连线与跳线四．连线与跳线数码显示数据、控制及频率源的脚对应关系见实验一数码显示数据、控制及频率源的脚对应关系见实验一，与芯片脚对应关系：，与芯片脚对应关系：， 最高位计数器进位输出可自行设计，可以引出，也可以不引出最高位计数器进位输出可自行设计，可以引出，也可以不引出五．实验内容和步骤（整个设计采用层次法，包括以下文件）五．实验内容和步骤（整个设计采用层次法，包括以下文件）1. （产生三个译码器的输入信号，以控制哪个数码管工作）；2.(选多路复用电路，用于顺序输入位数码管的显示数据)； 3. （数据与段数码管显示转换电路）；4.(十进制计数器程序)； 5. 形成顶层图形文件：六．思考题（扩展以上方法实现时钟）六．思考题（扩展以上方法实现时钟）6.6.首先修改，使得只有六个灯循环（最左两盏表示、正中间两盏表示、最右两盏表示）：7.7. (六进制计数器程序六进制计数器程序六进制计数器程序))： 8.8. (二十四进制计数器程序，是用十六进制显示部分的二十四进制计数器程序，是用十六进制显示部分的二十四进制计数器程序，是用十六进制显示部分的))：9. 形成顶层图形文件：七．实验心得：七．实验心得：好好作图，用手可以勾画出神奇的硬件世界；好好作图，用手可以勾画出神奇的硬件世界；进一步熟悉了混合原理图以及程序法设计，又学到了好东西。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验五计数器的设计——实验报告
一、实验目的和要求
1．熟悉JK触发器的逻辑功能。
2．掌握用JK触发器设计同步计数器。
二、实验仪器及器件
1、实验箱、万用表、示波器、
2、74LS73，74LS00，74LS08，74LS20
三、实验原理
1．计数器的工作原理
递增计数器----每来一个CP，触发器的组成状态按二进制代码规律增加。
递减计数器-----按二进制代码规律减少。
双向计数器-----可增可减，由控制端来决定。
2．集成J-K触发器74LS73
⑴符号：
图1 J-K触发器符号
⑵功能：
表1 J-K触发器功能表
⑶状态转换图：
图2 J-K触发器状态转换图
⑷特性方程：
⑸注意事项：
① 在J-K 触发器中，凡是要求接“1”的，一定要接高电平（例如5V ），否则会出现错误的翻转。
① 触发器的两个输出负载不能过分悬殊，否则会出现误翻。
② J-K 触发器的清零输入端在工作时一定要接高电平或连接到实验箱的清零端子。
3．时序电路的设计步骤
内容见实验预习。
四、实验内容
1．用JK 触发器设计一个16进制异步计数器，用逻辑分析仪观察CP 和各输出波形。
2．用JK 触发器设计一个16进制同步计数器，用逻辑分析仪观察CP 和各输出波形。
3．设计一个仿74LS194
4．用J-K 触发器和门电路设计一个特殊的12进制计数器，其十进制的状态转换图为： 5.考虑增加一个控制变量D ，当D=0时，计数器按自定义内容运行，当D=1时，反方向运行
五、实验设计及数据与处理
实验一
16进制异步计数器
设计原理：除最低级外，每一级触发器用上一级触发器的输出作时钟输入，JK 都接HIGH ，使得低一级的触发器从1变0时高一级触发器恰好接收下降沿信号实现输出翻转。
实验二
16进制同步计数器
设计原理：除最低级外，每一级的JK 输入都为所有低级的输出的“与”运算结果
实验三
仿74LS194
设计原理：前两个开关作选择端输入，下面四个开关模仿预置数输入，再下面两个开关模仿左移、右移的输入，最后一个开关模仿清零输入。
四个触发器用同一时钟输入作CLK 输入。
用2个非门与三个与门做成了一个简单译码器。
对于每一个触发器，JK 输入总为一对相反值，即总是让输入值作为输出值输入。
对于每一个输入，当模式“重置”输出为1时，其与预置值结果即触发器输入；当模式“右移”、“左移”输出为1时，其值为上一位或下一位对应值；当各模式输出均为0时各触发器输入为0，使输出为0。
实验四
设计原理：
在12进制同步计数器中，输出的状态只由前一周期的状态决定，而与外来输入无关，因此目标电路为Moore 型。
而数字电路只有0和1两种状态，因此目标电路要表达12种状态需要用4个变量1Q 、
2Q 、3Q 、4Q 的16种组合中的12种。
现定义十进制数01~12的对应二进制数为输出状态，可得目
标电路的状态转换表如下：
表2 12进制同步计数器状态状态转换表
本实验选择J-K 触发器，根据状态转换表以及J-K 触发器特性方程： 得到目标电路方程如下：
输出方程：n n Q Y 00=、n n Q Y 11=、n
n Q Y 22=、n n Q Y 33=
驱动方程：Q 0一个CP 发生一次变化，因此
100==K J 。
Q 1每当Q 0为1时，发生变化，因此
n Q K J 011==。
Q 2在Q 1Q 0都为1以及12（即1100的时候）发生变化，因此 J 2 = K 2 =Q 1n Q 0n +Q 3n Q 2n
Q 3在Q 2 Q 1Q 0都为1的时候，以及12的时候发生变化，因此 J 3=K 3=Q 0n Q 1n Q 2n +Q 3n Q 2n 。
状态方程：n n n Q K Q J Q 0
00010+=+ （2）由以上三种方程可以画出逻辑图如下： 实验五
由于电脑重装原来打的文件没了，照一下实验报告里的
五、实验心得与体会
1、通过此次实验对于触发器的逻辑功能有了更深的了解，学会了用J—K触发器实现同步电路或者异步电路，并且可以用多种方法完成这次实验。
除了上述方法，也可以采用四个触发器实现1——15计数的电路，并对其进行改进，使其在13（即1101的时候），
Q
3Q
2
进行清零。
当然，达到相同目的的J和K也是不唯一的。
2、在使用触发器前，要对其进行检查。
具体方法是将J、K以及清零端接高电平，
C1接CP，将Q接led灯，若灯每次状态都发生改变，则证明触发器没有问题。
在实验中若是出现了问题，要进行故障检查。
有以下的检查方法
⑴查线法
由于在实验中大部分故障都是由于布线错误引起的，因此，在故障发生时，复查电路连线为排除故障的有效方法。
应着重注意：有无漏线、错线，导线与插孔接触是否可靠，集成电路各脚是否与插座插牢、集成电路是否插反等。
⑵观察法
用万用表直接测量各集成块的Vcc端是否加上电源电压；输入信号、时钟脉冲等是否加到实验电路上，观察输出端有无反应。
重复测试观察故障现象，然后对某一故障状态，用万用表测试各输入/输出端的直流电平，从而判断出故障是否由插座、集成块引脚连接线等原因造成的故障。
3、在此次实验中，最容易发生的错误就是弄混了Q与Q反向。
在实验前一定要观察触发器的结构，使其与功能图相对应。
作为端口输出的时候，也一定要检查，输出的是Q 还是Q反。