电子技术基础(数字部分 第五版 康华光)华中科大课件第六章第3节
电子技术基础康华光版(ppt)
1
X
X
高阻
0
1
0
数据输出
0
0
X
数据输入
0
1
1
高阻
1. RAM存储单元
• 静态SRAM(Static RAM)
Xi (行 选 择 线 )
来自列地址译码 器的输出
位 线
B
T3
T5 T1
VDD VGG
T4
T6 T2
存储 单元
位 线 B
数 据D 线
T7
T8
数
Yj (列 选 择 线 )
列存储单元公用的门
据 D线
按写入情况划分
三极管ROM
MOS管ROM
固定ROM
PROM
可编程ROM EPROM
E2PROM
7.1.1 ROM的定义与基本 结构
入地 址 输
器地 址 译 码
控制信号输 入
存储矩阵
输出控制电路
数据输出
1）ROM（二极管PROM）结构示M意=图44
+5V
R
R
R
R
Y0
A1
ቤተ መጻሕፍቲ ባይዱ
A1
Y1
A0
A0
Y2
2 线 -4 线
Q1 Q0
A1 A0
写地
丛发控
址寄
制逻辑
存器
数据选择器
地址译码
输
存储阵列
出 放
大
读写控制
输入驱动
CE
逻辑
WE
输入
寄存器
I /O
OE
ADV=0:普通模式读写
WE =0:写操作 WE =1:读操作
普通模式读写模式:在每个时钟有效沿锁存输入信号,在一 个时钟周期内,由内部电路完成数据的读(写)操作。
电子技术基础模拟部分第五版康华光课件
3.2.2 PN结的形成
电子技术基础模拟部分第五版康华 光课件
3.2.2 PN结的形成
电子技术基础模拟部分第五版康华 光课件
在一块本征半导体两侧通过扩散不同的杂质,分 别形成N型半导体和P型半导体。此时将在N型半 导体和P型半导体的结合面上形成如下物理过程:
因浓度差
多子的扩散运动 由杂质离子形成空间电荷区
电子技术基础模拟部分第五版康华 光课件
end
3.2 PN结的形成及特性
3.2.1 载流子的漂移与扩散 3.2.2 PN结的形成 3.2.3 PN结的单向导电性 3.2.4 PN结的反向击穿 3.2.5 PN结的电容效应
电子技术基础模拟部分第五版康华 光课件
3.2.1 载流子的漂移与扩散
漂移运动：
电子技术基础模拟部分第五版康华 光课件
3.3.1 半导体二极管的结构
在PN结上加上引线和封装，就成为一个二极管。 二极管按结构分有点接触型、面接触型两大类。
(1) 点接触型二极管
PN结面积小，结电 容小，用于检波和变 频等高频电路。
二极管的结构示意图
(a)点接触型
电子技术基础模拟部分第五版康华 光课件
(μA)
IS: 反向饱和电流
【可参见教材P6电4子图技术3基.2础.模4拟】部分第五版康华
光课件
3. PN结V-I特性的表达式
u
i IS(e UT1)
i/mA － ＋
❖ 当加正向电压时：
u为正值，表达 式等效成 ：
＋－
u
i IS e U T
指数 关系
IF ❖ 当加反向电压时：
i=-IS UBR
－ － － － － + + + 多+子+电子
电子技术基础(数字部分)_数电_(第五版)康华光主编
由上得 (37)D=(100101)B
当十进制数较大时，有什么方法使转换过程简化?
例1.2.3 将(133)D转换为二进制数 解：由于27为128，而133－128=5=22＋20， 所以对应二进制数b7=1，b2=1，b0=1，其余各 系数均为0，所以得 (133)D=(10000101)B
b. 小数的转换: 对于二进制的小数部分可写成
3、模拟信号的数字表示
由于数字信号便于存储、分析和传输，通常都将模拟信号转换为数字信号.
模数转换的实现
3 V
模拟信号
模数转换器 00000011 数字输出
1.1.4 数字信号的描述方法
1、二值数字逻辑和逻辑电平 二值数字逻辑 0、1数码---表示数量时称二进制数
---表示事物状态时称二值逻辑 表示方式 a 、在电路中用低、高电平表示0、1两种逻辑状态
q 6ms 16ms 100% 37.5%
(3)实际脉冲波形及主要参数 非理想脉冲波形
几个主要参数:
周期 (T)
----
表示两个相邻脉冲之间的时间间隔
脉冲宽度 (tw )---- 脉冲幅值的50%的两个时间所跨越的时间
占空比 Q ----表示脉冲宽度占整个周期的百分比
上升时间tr 和下降时间tf ----从脉冲幅值的10%到90% 上升 下降所经历的时间( 典型值ns )
( N ) D b 1 2 1 b 2 2 2 b (n 1) 2 (n 1) b n 2 n
将上式两边分别乘以2，得
2 ( N ) D b 1 2 0 b 2 2 1 b (n 1) 2 (n 2) b n 2 (n 1)
康华光《电子技术基础-数字部分》(第5版)笔记和课后习题(含考研真题)详解
第1章 数字逻辑概论1.1 复习笔记一、模拟信号与数字信号 1．模拟信号和数字信号 （1）模拟信号在时间上连续变化，幅值上也连续取值的物理量称为模拟量，表示模拟量的信号称为模拟信号，处理模拟信号的电子电路称为模拟电路。
（2）数字信号 与模拟量相对应，在一系列离散的时刻取值，取值的大小和每次的增减都是量化单位的整数倍，即时间离散、数值也离散的信号。
表示数字量的信号称为数字信号，工作于数字信号下的电子电路称为数字电路。
（3）模拟量的数字表示①对模拟信号取样，通过取样电路后变成时间离散、幅值连续的取样信号； ②对取样信号进行量化即数字化；③对得到的数字量进行编码，生成用0和1表示的数字信号。
2．数字信号的描述方法（1）二值数字逻辑和逻辑电平在数字电路中，可以用0和1组成的二进制数表示数量的大小，也可以用0和1表示两种不同的逻辑状态。
在电路中，当信号电压在3.5～5 V 范围内表示高电平；在0～1.5 V 范围内表示低电平。
以高、低电平分别表示逻辑1和0两种状态。
（2）数字波形①数字波形的两种类型非归零码：在一个时间拍内用高电平代表1，低电平代表0。
归零码：在一个时间拍内有脉冲代表1，无脉冲代表0。
②周期性和非周期性周期性数字波形常用周期T 和频率f 来描述。
脉冲波形的脉冲宽度用W t 表示，所以占空比100%t q T=⨯W③实际数字信号波形在实际的数字系统中，数字信号并不理想。
当从低电平跳变到高电平，或从高电平跳到低电平时，边沿没有那么陡峭，而要经历一个过渡过程。
图1-1为非理想脉冲波形。
图1-1 非理想脉冲波形④时序图：表示各信号之间时序关系的波形图称为时序图。
二、数制 1．十进制以10为基数的计数体制称为十进制，其计数规律为“逢十进一”。
任意十进制可表示为：()10iDii N K ∞=-∞=⨯∑式中，i K 可以是0～9中任何一个数字。
如果将上式中的10用字母R 代替，则可以得到任意进制数的表达式：()iR ii N K R ∞=-∞=⨯∑2．二进制（1）二进制的表示方法以2为基数的计数体制称为二进制，其只有0和1两个数码，计数规律为“逢二进一”。
康华光电子技术基础数字部分第五版
2. 反演规则：
对于任意一个逻辑表达式L，若将其中所有的与（• ）换成或（+），或（+）换 成与（•）；原变量换为反变量，反变量换为原变量；将1换成0，0换成1；则得 到的结果就是原函数的反函数。
例2.1.1 试求
LABCD 0 的非函数
解：按照反演规则，得
L ( A B (C ) D )1 (A B )C ( D )
2、基本公式的证明
(真值表证明法)
例 证明 A B A B ， AB A B
列出等式、右边的函数值的真值表
A B A B A+B
00 01 10 11
11 10 01 00
0+0=1 0+1=0 1+0=0 1+1=0
A B AB A+B
1 0·0 = 1 1 0 0·1 = 1 1 0 1·0 = 1 1 0 1·1 = 0 0
康华光电子技术基础数字部分第五版
2.1.3 逻辑函数的代数法化简
1、逻辑函数的最简与-或表达式
在若干个逻辑关系相同的与-或表达式中，将其中包含的与项数 最少，且每个与项中变量数最少的表达式称为最简与-或表达式。
LACCD = A CC D
(AC)(CD)
“与-或” 表达式 “与非-与非”表达式 “或-与”表达式
康华光电子技术基础数字部分第五版
3. 对偶规则：
对于任何逻辑函数式，若将其中的与（• ）换成或（+），或（+）换成与（•）；并将1
换成0，0换成1；那么，所得的新的函数式就是L的对偶式，记作 L。
例: 逻辑函数 L ( A B)( A C) 的对偶式为
L AB AC
数电课件康华光电子技术基础-数字部分(第五版)完全
只读存储器是一种只能写入一次数据的存储器，写入后数据无法修改或删除。
ROM的优点是可靠性高、集成度高、功耗低等。
ROM的分类：根据编程方式的不同，可以分为掩膜编程ROM和紫外线擦除编程ROM。
RAM的分类
根据存储单元的连接方式不同，可以分为静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）。
门电路的定义
门电路的分类
门电路的作用
根据工作原理和应用领域，门电路可分为与门、或门、非门、与非门、或非门等。
门电路在数字电路中起到信号传输、逻辑控制和状态转换等作用。
03
02
01
CMOS（Complementary Metal-Oxide Semiconductor）门电路采用互补晶体管实现逻辑运算，具有低功耗和高可靠性的特点。
发展趋势
随着微电子技术和计算机技术的不断发展，数字电路正朝着高速、高可靠性、低功耗、微型化的方向发展。同时，随着物联网、云计算、大数据等新兴技术的兴起，数字电路的应用领域将进一步拓展。
PART
02
数字逻辑基础
REPORTING
逻辑变量只有0和1两种取值，表示真和假、开和关等对立的概念。
逻辑变量
包括逻辑与、逻辑或、逻辑非等基本逻辑运算，以及与非、或非、异或等常用逻辑运算。
详细描述
THANKS
感谢观看
REPORTING
公式化简法
利用卡诺图的特点，通过圈0和填1的方式对逻辑函数进行化简。
卡诺图化简法
利用吸收律对逻辑函数进行化简，如A+A↛B=A+B。
吸收法
将多个相同或相似的项合并为一个项，如A+AB=A。
合并法
PART
03
电子技术基础数字部分第五版康光华主编第1~6章章节详细习题答案
第一章习题答案一周期性信号的波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比012（ms）图题1.1.4解：周期T=10ms频率f=1/T=100Hz占空比q=t w/T×100%=1ms/10ms×100%=10%将下列十进制数转换为二进制数、八进制数和十六进制数，要求误差不大于2-4：（1）43 （2）127 （3）（4）解：1. 转换为二进制数：（1）将十进制数43转换为二进制数，采用“短除法”，其过程如下：2 43 ………………………余1……b 02 21 ………………………余1……b 12 1 ………………………余1……b 52 2 ………………………余0……b 42 5 ………………………余1……b 32 10 ………………………余0……b20高位低位从高位到低位写出二进制数，可得（43）D =（101011）B（2）将十进制数127转换为二进制数，除可用“短除法”外，还可用“拆分比较法”较为简单： 因为27=128，因此（127）D=128-1=27-1=（1000 0000）B -1=（111 1111）B（3）将十进制数转换为二进制数，整数部分（254）D =256-2=28-2=（1 0000 0000）B -2=（1111 1110）B小数部分（）D =（）B （）D =（1111 ）B（4）将十进制数转换为二进制数 整数部分（2）D =（10）B 小数部分（）D =（）B演算过程如下：0.718×2=1.436……1……b-1 0.436×2=0.872……0……b-2 0.872×2=1.744……1……b-3 0.744×2=1.488……1……b-4 0.488×2=0.976……0……b-5 0.976×2=1.952……1……b-6高位低位要求转换误差小于2-4，只要保留小数点后4位即可，这里算到6位是为了方便转换为8进制数。
电子技术基础 康华光版第6章
时序逻辑电路
教学内容
§6.1 概述
§6.2 时序逻辑电路的分析方法
§6.3 若干常用的时序逻辑电路 §6.4 时序逻辑电路的设计方法
教学要求
一.重点掌握的内容：
（1）时序逻辑电路的概念及电路结构特点； （2）同步时序电路的一般分析方法；
（3）同步计数器的一般分析方法；
（4）会用置零法和置数法构成任意进制计数器。
4 位寄存器 0，异步 （1）清零。RD
清零。即有：
Q3 Q2 Q1 Q0 0000
（2）送数。 RD 1 时， CLK 上升沿送数。即有：
* * * * Q3 Q2Q1 Q0 D3 D2 D1D0
1 （3）保持。在 RD
、
CLK 上升沿以外时间，寄 存器内容将保持不变。 同步触发器构成 边沿触发器构成
这四种方法从不同侧面突出了时序电路逻 辑功能的特点，它们在本质上是相同的，可以
互相转换。
6.2 时序逻辑电路的分析方法
时序电路的分析步骤：
电路图
1
时钟方程、 驱动方程和 输出方程
2 将驱动方 程代入特 性方程 4
状态方程
3 计算
判断电路逻 辑功能,检查 自启动
5
时序图
状态图、 状态表
几个概念
有效状态：在时序电路中，凡是被利用了的状态。
二.一般掌握的内容：
（1）同步、异步的概念，电路现态、次态、有效 状态、无效状态、有效循环、无效循环、自启动的 概念，寄存的概念； （2）同步时序逻辑电路设计方法。
6.1 概述
一、组合电路与时序电路的区别
1. 组合电路： 电路的输出只与电路的输入有关， 与电路的前一时刻的状态无关。 2. 时序电路：
电子技术基础(数字部分)第五版答案康华光电子技术基础第五版康华光课后答案
电子技术基础(数字部分)第五版答案康华光电子技术基础第五版康华光课后答案第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSBLSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于 42.（2）127 （4）2.718解：（2）（127）D=-1=（10000000）B-1=（1111111）B=（177）O=（7F）H 72（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1 在图题 1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与非， (b)为同或非，即异或第二章逻辑代数习题解答2.1.1 用真值表证明下列恒等式(3)ABABAB?=+（A?B）=AB+AB解：真值表如下ABAB?ABABAB?AB+AB 111111111111由最右边2栏可知，与AB+AB的真值表完全相同。
电子技术基础(数字部分)第五版课件第六章
数字系统的设计举例
计数器设计
利用触发器和门电路设计一个计 数器，实现二进制数的加法运算。
序列检测器设计
利用寄存器和门电路设计一个序 列检测器，检测输入数据中是否
出现某一特定序列。
数字钟设计
利用计数器、寄存器、译码器等 设计一个数字钟，显示当前时间。
THANKS FOR WATCHING
感谢您的观看
。
译码器
将二进制码转换为输出信号的 电路，常用于数据解码和显示
。
数据选择器
根据输入信号选择输出信号的 电路，常用于多路复用和数据
选择。
加法器
实现二进制加法的电路，常用 于数字计算和数据处理。
03
时序逻辑电路
时序逻辑电路概述
时序逻辑电路是一种具有记忆功 能的电路，其输出不仅取决于当 前的输入，还与电路的过去状态
可编程阵列逻辑的应 用
可编程阵列逻辑在数字系统设计中也 具有广泛的应用，如数字信号处理、 图像处理、通信等领域。通过编程， 可编程阵列逻辑可以实现各种数字逻 辑功能，从而简化数字系统的设计过 程。与可编程逻辑器件相比，可编程 阵列逻辑的灵活性更高，可以实现更 复杂的数字逻辑功能。
05
数字系统设计初步
逻辑门电路的实现
介绍如何利用晶体管等元件实现逻辑门电路，包括基本元件的选择 和电路设计的基本原则。
逻辑函数的表示方法
01
02
03
真值表
通过真值表表示逻辑函数， 可以直观地看出函数的输 入和输出之间的关系。
逻辑表达式
使用逻辑代数的基本运算 来表示逻辑函数，可以方 便地进行函数的化简和分 析。
卡诺图
通过卡诺图来表示逻辑函 数，可以直观地看出函数 的最简形式，便于分析和 设计数字电路。
电子技术基础数字部分(第五版)(康华光)全书总结归纳
1. 掌握单稳态触发器、施密特触发器、多谐振荡器的逻辑功能；
2. 掌握单稳态触发器、施密特触发器MSI器件的逻辑功能和应用；
3. 理解555定时器的工作原理，掌握由555定时器组成的单稳态触 发器、施密特触发器、多谐振荡器的电路结构、工作原理和参数 计算。
8. 脉冲波形的变换与产生
知识点
1. 单稳态触发器：单稳态触发器的工作特点，可重复触发和不
7. 存储器
教学要求
1. 掌握半导体存储器字、位、存储容量、地址、等基本概念；
2. 理解半导体存储器芯片的关键引脚的意义，掌握半导体存储
器的典型应用；
3. 掌握半导体存储器的扩展方法；
4. 了解存储器的组成及工作原理； 5. 了解CPLD和FPGA的基本结构及实现逻辑功能的原理。
7. 存储器
知识点
可重复触发单稳态触发器，单稳态触发器的应用。
2. 施密特触发器：同相输出和反相输出的施密特触发器，正向
阈值电压 VT+和负向阈值电压 VT-的意义。
3. 多器谐振荡：多器谐振荡的功能。 4. 555定时器：由555定时器组成的多谐、单稳、施密特触发器 的电路、工作原理。
9. 模数与数模转换器
章节内容
2. 掌握三态门、OD门、OC门和传输门的逻辑功能和应用；
3. 掌握CMOS、TTL逻辑门电路的输入与输出电路结构，输入 端高低电平判断。 4. 掌握逻辑门的主要参数及在应用中的接口问题； 5. 了解半导体器件的开关特性以及逻辑门内部电路结构。
3. 逻辑门电路
知识点 1. CMOS电路功耗低，抗干扰能力强，广泛应用。
消除的方法。
3. 典型组合逻辑集成电路：各种 MSI 器件的功能，阅读其功能
电子技术基础(康华光版)PPT.03讲解
Hengyang normal university
数字电子技术
作图分析： P沟道MOS管输出特性曲线坐标变换
输入高电平时的工作情况
输入低电平时的工作情况
QYY
Department of P.&E.I.S
Hengyang normal university
数字电子技术
2. 电压传输特性和电流传输特性
Hengyang normal university
数字电子技术
4.输入保护电路和缓冲电路
采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路 具有相同的输入和输出特性。
vi
基本逻辑
vo
功能电路
输入保护缓冲电路 基本逻辑功能电路 输出缓冲电路
QYY
Department of P.&E.I.S
Hengyang normal university
t
f
90%
50% 10%
tr
QYY
Department of P.&E.I.S
Hengyang normal university
数字电子技术
4. 功耗
静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时 电源总电流ID与电源电压VDD的乘积。 动态功耗：指的是电路在输出状态转换时的功耗， 对于TTL门电路来说，静态功耗是主要的。 CMOS电路的静态功耗非常低，CMOS门电路有动态功耗
＋5
45 5×10－3 225 ×10－3 2.2 3.4
5
CMOS
VDD=15V ＋15 12 15×10－3 180 ×10－3 6.5 9.0
15
高速CMOS
＋5
8 1×10－3 8 ×10－3 1.0 1.5
电子技术基础数字部分第五版康光华主编第6章习题答案
第六章作业答案解：根据状态表作出对应的状态图如下：6.1.3 已知状态图如题图6.1.3所示，试列出其状态表。
00/010/06.1.8已知状态表如表题6.1.8所示，若电路的初始状态为Q 1Q 0=00，输入信号A 的波形如图题6.1.8所示，输出信号为Z ，试画出Q 1Q 0的波形（设触发器对下降沿敏感）。
解：根据已知的状态表及输入信号A=011001，该电路将从初始状态Q1Q0=00开始，按照下图所示的顺序改变状态：Q1Q0的波形图如下：CPAQQ16.2.1试分析图题6.2.1（a）所示时序电路，画出其状态表和状态图。
设电路的初始状态为0，试画出在图题6.2.1（b）所示波形的作用下，Q和Z的波形图。
CP AZ解：由电路图可写出该电路的状态方程和输出方程分别为：1n n Q A Q Z AQ+=⊕=状态图如下所示：0/1Q 和Z 的波形如下所示：CP A Q Z6.2.4分析图题6.2.4所示电路，写出它的激励方程组、状态方程组和输出方程，画出状态表和状态图。
A CPZ解：电路的激励方程组为：10101011J Q K AQ J Q K ==== 状态方程组为：()11101101100nn n nnnnnn n Q Q Q QQ Q AQ Q Q Q A ++==+=+输出方程为： 10Z AQ Q =根据状态方程组和输出方程可列出状态表如下：状态图如下：6.3.2 某同步时序电路的状态图如图题6.3.2所示，试写出用D 触发器设计时的最简激励方程组。
解：由状态图可知，要实现该时序电路需要用3个D 触发器。
（2）画出各激励信号的卡诺图，在状态转换真值表中未包含的状态为不可能出现的，可作无关项处理。
（3）由卡诺图得到各激励信号的最简方程如下：22110nnnD Q D Q D Q === 6.3.5试用下降沿触发的JK 触发器和最少的门电路实现图6.3.5所示的Z 1和Z 2输出波形。
Z Z解：从Z 1和Z 2输出波形可以看出，对于每一个Z 1或Z 2周期，均可等分为4段时间间隔相等的状态，即Z 2 Z 1=00、Z 2 Z 1=01、Z 2 Z 1=11和Z 2 Z 1=01，因此要设计的时序电路可以有4个状态,分别用00、01、10、11来表示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
0 0 0 0 0 0 0 1 1 0
0 0 0 1 1 1 1 0 0 0
0 1 1 0 0 1 1 0 0 0
1 0 1 0 1 0 1 0 1 0
0 0 0 0 0 0 0 1 1 0
0 0 0 1 1 1 1 0 0 0
0 1 1 0 0 1 1 0 0 0
1 0 1 0 1 0 1 0 1 0
Y 0 Q1
n
Qn 1
0 0 0 0 1 1
n Q0 A
n Qn+1 Q0 +1 1
Y
激励信号 J1 K1 J0 K0
Q0 0 ×
n
n
0 0 1 1 1 1
n Q0
0 1 0 1 0 1
0 0 A
0 1
×
0 0 0 1 0 1
0 1 0 1 0 1
0 0 0 0 1 0
0 0 0 1 × ×
× 0 × × 1 × × × 1 × 0 × 1 × 1 0 × 0
计数脉 冲CP的 的 顺序 现 态 次 态
n n n n n n n n Q 3 Q 2 Q1 Q 0 Q 3 +1 Q2 +1 Q1 +1 Q0 +1
0 1 2 3 4 5 6 7 8 9
0 0 0 0 0 0 0 0 1 1
0 0 0 0 1 1 1 1 0 0
0 0 1 1 0 0 1 1 0 0
S3 1/ S0 0/ 1/ 1/ S1 0/ 0/ S2 1/
3、状态编码（状态分配）； 、状态编码（状态分配）； 给每个状态赋以二进制代码的过程。 给每个状态赋以二进制代码的过程。 根据状态数确定触发器的个数， 根据状态数确定触发器的个数，
2n−1 ≤ M ≤ 2n
状态数;n:触发器的个数 （M:状态数 触发器的个数） 状态数 触发器的个数）
D3、 D2、 D1、 D0、是触发器初态还是次态的函数？ 、是触发器初态还是次态的函数 D3、 D2、 D1、 D0是触发器初态的函数 是触发器初态的函数
计数脉 冲CP的 的 Q 顺序
现
n 3
态
n 2
次 态
n 0
激励信号
Q
n+1 0
Q
Q 1n Q
Q
n+1 3
n Q 2 +1
Q
n+1 1D3D2D1 D
现
n 3
态
n 2
次 态
n 0
激励信号
Q
n+1 0
Q
Q 1n Q
Q
n+1 3
n Q 2 +1
Q
n+1 1
D
3
D
2
D1 D
0
0 1 2 3 4 5 6 7 8 9
0 0 0 0 0 0 0 0 1 1
D1
0 0 0 0 1 1 1 1 0 0
0 0 1 1 0 0 1 1 0 0
0 1 0 1 0 1 0 1 0 1
n n n n n n n D2 = Q 2 Q1 + Q 2 Q0 + Q 2 Q1 Q0
n n n n n D1 = Q 1 Q 0 + Q 3 Q 1 Q 0
n D0 = Q0
& ≥1
& ≥1
& ≥1
CP RESE
＞ ＞ ＞
＞ ＞ ＞ ＞
＞ ＞ ＞ ＞ C1
＞ ＞ ＞ ＞
R
1D
R
C1
1D
R
C1
0 1 0 1 0 1 0 1 0 1
0 0 0 0 0 0 0 1 1 0
0 0 0 1 1 1 1 0 0 0
0 1 1 0 0 1 1 0 0 0
1 0 1 0 1 0 1 0 1 0
D=1 D=0 0 D=0 1 D=1
(2) 确定激励方程组
计数脉 冲CP的 的 顺序 现 态 次 态
激励信号
5. 求激励方程和输出方程
′
现态 Q1Q0
Q1n+1 Q0n+1 ／Y
A=0 00 / 0 00 / 0 00 / 1
A=1 01 /0 11 /0 11 /0
00
J=1 K=× × J=0 K=× × 0 J=× × K=1 1 J=× × K=0
01 11
状态转换真值表及激励信号
Q
n +1 1
6.3 同步时序逻辑电路的设计
时序逻辑电路的设计是分析的逆过程, 时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑 问题的要求，设计出能实现给定逻辑功能的电路。 问题的要求，设计出能实现给定逻辑功能的电路。
X “1” CP Q1 1J =1 1J Q2
设计结果的主要表现形式: 设计结果的主要表现形式: 根据所给器件求出电路的
0/0
a
1/0
b
1/0
00 0/1
1/0
1/0 0/0 1/0 01
0/1
c
11 1/0
4、选择触发器的类型 、
触发器个数: 两个。 触发器个数: 两个。 类型：采用对 类型：采用对 CP 下降沿敏感的 JK 触发器。 触发器。
现态 Q1Q0 00 01 11
Q1n+1 Q0n+1 ／Y A=0 00 / 0 00 / 0 00 / 1 A=1 01 /0 11 /0 11 /0
Y &
＞C
1 1K FF1 Q1
＞C
1 1K FF2 Q2
激励方程组和输出方程
6.2.1 设计同步时序逻辑电路的一般步骤
逻辑抽象 建立原始 建立原始 状态图和 状态图和 状态表
确定激励 确定激励 状态 化简 状态 分配 选择 触发器 类型 方程组和 方程组和 输出方程 组 画出 逻辑图并 检查自启 动能力
激励方程 输出方程
J =Q A
1 0
K =A
1
Y = Q A
1
J =A
0
K =A
0
FF0 A 1 1J Q0
&
FF1 1J Q1 &
J1
0 Q1 ×
J0 0
n Q1
Q0
0 1
K1 ×
n Q1
卡诺图化简得
× 1
0
× × A
× × ×
× 0
输出方程
n
×
A
1 × A
×
n Q0
×
×
Y
= Q
1
A
K0 × ×
n Q1
n Q0
激励方程
1 1
× ×
0 0 A
J1 = Q0 A
×
×
K = A
1
J0 = A
K
0
= A
6. 根据激励方程和输出方程画出逻辑图,并检查自 根据激励方程和输出方程画出逻辑图, 启动能力
0000 0001 0010 0011
1011
n n n n n 1010 Q3 +1 = D3 = Q3 Q0 + Q2 Q1nQ0
1100
1001
Q3Q2Q1Q0
0100
1101
1000
0111
0110
0101
现
态
次 态
n n n n n n n Q 3 Q 2 Q1 Q 0 Q 3 +1 Q2 +1 Q1 +1 Q n+1 0
1D
R
C1
1D
Q FF Q3 FF3 Q3 Q3
FF Q2 FF2 Q2 Q2
Q FF Q1 FF1 Q1 Q1
Q FF Q0 FF0 Q0 Q0
n n Q0 + 1 = D0 = Q0
画出完全状态图
n n n Q1n + 1 = D1 = Q1n Q0 + Q3 Q1n Q0
n n n n n n Q2 +1 = D2 = Q2 Q1n + Q2 Q0 + Q2 Q1nQ0
0/0
3）按题意画出状态转换图或列出电路的状态表。 ）按题意画出状态转换图或列出电路的状态表。 原始状态图 A CP 数据 检测
0/0
a
1/0
b
1/0
>器
Z
0/0 1/0
d
0/1
c
1/0
列出原始状态表
0/0 0/0 现态
次态/输出 次态 输出 A=0 a/ 0 a/ 0 d/ 1 a/ 0 A=1 b/ 0 c/ 0 c/ 0 b/ 0
0
0 1 2 3 4 5 6 7 8 9
0 0 0 0 0 0 0 0 1 1
0 0 0 0 1 1 1 1 0 0
0 0 1 1 0 0 1 1 0 0
0 1 0 1 0 1 0 1 0 1
0 0 0 0 0 0 0 1 1 0
0 0 0 1 1 1 1 0 0 0
0 1 1 0 0 1 1 0 0 0
0 0 0 0 0 0 0 1 1 0
Q1
n
0 0 0 1 1 1 1 0 0 0
0 1 1 0 0 1 1 0 0 0
D0 1
n n
1 0 1 0 1 0 1 0 1 0
0 0 0 0 0 0 0 1 1 0
0 0 0 1 1 1 1 0 0 0
Q1
n
0 1 1 0 0 1 1 0 0 0
1 0 1 0 1 0 1 0 1 0
1111 1110
电路具有自启动能力
1 1 1 1 1 1
0 0 1 1 1 1
1 1 0 0 1 1
0 1 0 1 0 1