数字下变频仿真实例

-20
-40
-60
-80
-100
-120
0
10
20
30
40 MHz
50
60
70
80
混频后零中频信号频谱
CIC频 响 0 -10 -20 -30 -40 -50 -60 -70 -80
10
20
30
40 Mhz
50
60
70
80
CIC滤波器频响
CIC后 的 信 号 频 谱 ， 抽 取 因 子 为 2 0 -10 -20 -30 -40 -50 -60 -70 -80
经过64阶FIR滤波器信号频谱
数字下变频仿真实例B
设输入中频信号频率范围为：25 M ~ 35MHz ，ADC采样率为40MSPS，经过混频、CIC滤 波器2倍抽取、FIR滤波器的2倍抽取，采样率 变为10MSPS，其仿真结果如下图所示。
输入 ISL5416信号的频谱
0 -10 -20 -30 -40 -50 -60 -70 -80
ISL5416的结构框图
数字下变频系统设计
通过以上的结构框图，我们可以把ISL5416 根据其功能和数据流分成两个部分： ①数字下变频. ②抽取滤波和成形滤波。 对下变频器件ISL5416中滤波器的设计，即 各种滤波器参数的选取和设置，成为整个 数字接收系统设计的关键之一。
ISL5416和FPGA的接口
0
5
10
15
20 MHz
25
30
35
40
经过CIC2倍抽取后信号频谱
FIR滤 波 器 频 响 0
-20
-40
-60
-80
-100
-120
0
5
10
15
20 Mhz
25
30
35
FIR1滤波器频率响应
32阶 FIR滤 波 器 后 信 号 频 谱 ,抽 取 因 子 为 4 0 -10 -20 -30 -40 -50 -60 -70 -80 -90 -100 -110 0 1 2 3 4 5 MHz 6 7 8 9
数字下变频仿真实例
数字下变频仿真实例A
设中频信号频率范围为：67.5MHz~72.5MHz，ADC采样率为80MSPS 。在设计DDC的滤波器时，按照6MHz带宽设计（工程上通常将接收机 的带宽设计的大于实际信号带宽，此处设计为1.2倍）。经过混频、CIC f
s
滤波器2倍抽取、FIR滤波器1的4倍抽取、FIR滤波器2的1倍抽取后，采 样率变为10MSPS，其仿真结果如图3~7所示。
经过32阶FIR滤波器4倍抽取后信号频谱
FIR滤 波 器 频 响 0
-20
-40
-60
-80
-100
-120
0
1
2
3
4
5 Mhz
6
7
8
9
FIR2滤波器频响
64阶 FIR滤 波 器 后 信 号 频 谱 ,抽 取 因 子 为 1 0 -10 -20 -30 -40 -50 -60 -70 -80 -90 -100 -110 0 1 2 3 4 5 MHz 6 7 8 9
数字下变频的实现
由于数字下变频是一种运算密集的算法， 在实现中大多采用专用ASIC芯片或者 FPGA实现，很少采用通用的DSP芯片完 成。众多的厂商推出了多种高性能的DDC 专用芯片。尽管如此，数字下变频的运算 速度与模拟下变频相比还有较大差距，运 算速度的限制最终限制了中频带通中ADC 的最高采样率。
，
2f u 2f l ≤ fs ≤ N N −1
⎛f ⎞ 1 ≤ N ≤ fix ⎜ u ⎟ = N max ⎝B⎠
输入 ISL5416信号的频谱
0 -10 -20 -30 -40 -50 -60 -70 -80
0
10
20
30
40
50 MHz
60
70
80
90
输入DDC的实信号频谱
ddc后 信 号 频 谱 0
32bit 可编程的数控本振,无失真动态范围大于110dB ; FIR 滤波器的带外衰减可达110dB ; 抽取因子从1～4096 ;（降采样率倍数） 滤波器模块包括1～5 级CIC 滤波器、半带抽取滤波器 、可编程FIR 滤波器和重采样FIR 滤波器; FIR滤波器类型包括：对称抽取滤波器，非对称抽取滤 波器，复数滤波器 4 路16-bit并行接口输出、16-bitμP口输出或串行输出 ，其输出具有灵活的多路复用方式 输出包括I、Q 输出和AGC输出。 输出时钟为输入时钟的1~16倍分频
ADC
cos( ωc n)
滤波 抽取 Q
基带 信号 输出
sin ( ωc n) NCO
数字下变频结构方框图
ISL5416介绍
ISL5416 是INTERSIL 公司生产的可编程四通道 数字下变频器(PDDC) ,它的基本功能是从输入 的宽带信号中提取窄带信号,并将其下变频为数 字基带信号,以便后续DSP 处理。 ISL5416 的主要特点如下: 输入速率高达95MSPS 集成了4 路独立可编程的下变频器; 4 路并行的16 位数据输入,输入格式可以定点的 ,也可以是浮点的;（ADC输出14bit，可以进行 硬线的位扩展）
数字变频器性能
影响数字变频器性能的因素有两个： 一是表示数字本振、输入信号以及混频乘 法运算的样本数值的有限字长所引起的误 差； 二是数字本振相位分辨率不够大而引起的 数字本振样本数值的近似取值。
数字下变频器由数字混频器、数字控制振 荡器（NCO）和低通滤波器三部分组成 ，如下图所示。
DDC
滤波 抽取 I
0
5
10
15
20 MHz
25
30
35
40
45
输入DDC的实信号频谱
ddc后 信 号 频 谱 0 -10 -20 -30 -40 -50 -60 -70 -80 -90
0
5
10
15
20 MHz
25
30
35
40
混频后零中频信号频谱
CIC后 的 信 号 频 谱 ， 抽 取 因 子 为 2 0
-20
-40
uP口/
I S L 5 4 1 6
DOUT/
CLKO/
channel A:D 输出并口
RST和SYNC等控制信号
Biblioteka BaiduFPGA
JTAG（不接出来）
由于ISL5416的输出形式灵活，包括4通道并口、uP口和串口三 种方式，而4路输出并口又具有通道复用的模式，所以设计其与 FPGA的硬件接口时做如下考虑：将多种输出接口都连接到FPGA 上，而通过FPGA设计的灵活性，在硬件搭建完成后可以灵活选择 输出方式而不失通用性和灵活性。FPGA通过uP口配置ISL5416 ，而DDC采用4通道并口的模式并行输出数据。
-60
-80
-100
-120
0
2
4
6
8
10 MHz
12
14
16
18
20
经过CIC的2倍抽取后信号频谱
60阶 FIR滤波器后信号频谱 ,抽取因子为 2 0 -10 -20 -30 -40 -50 -60 -70 -80 -90 -100
0
1
2
3
4
5 MHz
6
7
8
9
10
经过60阶FIR滤波器2倍抽取后信号频谱